CN112445418A - 存储器控制方法、存储器存储装置及存储器控制电路单元 - Google Patents

Abstract

本发明的范例实施例提供一种存储器控制方法，其包括：根据第一管理单元中的第一数据的数据分散程度来决定读取第一数据的模式是第一模式或第二模式；若读取第一数据的模式被决定为第一模式，根据第一数据的实体分布来从第一管理单元中读取第一数据；以及若读取第一数据的模式被决定为第二模式，根据第一数据的逻辑分布来从第一管理单元中读取第一数据。此外，本发明的范例实施例也提供一种存储器存储装置与存储器控制电路单元。

Description

存储器控制方法、存储器存储装置及存储器控制电路单元

技术领域

本发明涉及一种存储器控制技术，尤其涉及一种存储器控制方法、存储器存储装置及存储器控制电路单元。

背景技术

数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritable non-volatilememory module)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。

一般来说，存储器存储装置可通过数据整并操作(例如垃圾回收程序)来释放出新的闲置实体单元。新的闲置实体单元可用以存储来自主机系统的新数据。但是，在数据整并操作中，若存储于来源单元的有效数据的逻辑分布太分散，则从来源单元收集有效数据的操作会花费太多时间，进而降低整体的数据整并操作的执行效率。

发明内容

本发明提供一种存储器控制方法、存储器存储装置及存储器控制电路单元，可通过动态决定或调整数据读取模式来提高数据整并操作的执行效率。

本发明的范例实施例提供一种存储器控制方法，其用于可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个管理单元。所述存储器控制方法包括：根据所述多个管理单元中的第一管理单元中的第一数据的数据分散程度来决定读取所述第一数据的模式是第一模式或第二模式；若读取所述第一数据的所述模式被决定为所述第一模式，根据所述第一数据的实体分布来从所述第一管理单元中读取所述第一数据；以及若读取所述第一数据的所述模式被决定为所述第二模式，根据所述第一数据的逻辑分布来从所述第一管理单元中读取所述第一数据。

在本发明的一范例实施例中，根据所述第一数据的所述实体分布来从所述第一管理单元中读取所述第一数据的步骤包括：根据所述第一数据在所述第一管理单元中的实体存储位置来决定所述第一管理单元中多个实体节点的第一读取顺序；以及根据所述第一读取顺序来读取所述多个实体节点以获得所述第一数据。

在本发明的一范例实施例中，根据所述第一数据的所述逻辑分布来从所述第一管理单元中读取所述第一数据的步骤包括：根据所述第一数据所属的至少一逻辑范围来决定所述多个实体节点的第二读取顺序；以及根据所述第二读取顺序来读取所述多个实体节点以获得所述第一数据。

在本发明的一范例实施例中，根据所述第一数据的所述数据分散程度来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的步骤包括：根据计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式，其中所述计数信息反映所述第一数据所对应的至少一管理表格的总数。

在本发明的一范例实施例中，根据所述计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的步骤包括：若所述计数信息大于临界值，将读取所述第一数据的所述模式决定为所述第一模式；以及若所述计数信息小于所述临界值，将读取所述第一数据的所述模式决定为所述第二模式。

在本发明的一范例实施例中，所述的存储器控制方法还包括：根据所述第一管理单元中的实体节点的总数来决定所述临界值。

在本发明的一范例实施例中，所述的存储器控制方法还包括：获得对应于所述第一管理单元的表格比特映射信息；统计所述表格比特映射信息中的第一比特的总数；以及根据所述第一比特的所述总数来决定所述计数信息。

在本发明的一范例实施例中，所述的存储器控制方法还包括：在读取所述第一数据后，根据读取所述第一数据的所述模式将所读取的所述第一数据程序化至所述多个管理单元中的一第二管理单元；以及抹除所述第一管理单元。

本发明的范例实施例另提供一种存储器存储装置，其包括连接接口单元、可复写式非易失性存储器模块及存储器控制电路单元。所述连接接口单元用以连接至主机系统。所述可复写式非易失性存储器模块包括多个管理单元。所述存储器控制电路单元连接至所述连接接口单元与所述可复写式非易失性存储器模块。所述存储器控制电路单元用以根据所述多个管理单元中的第一管理单元中的第一数据的数据分散程度来决定读取所述第一数据的模式是第一模式或第二模式。若读取所述第一数据的所述模式被决定为所述第一模式，所述存储器控制电路单元还用以发送第一读取指令序列以指示根据所述第一数据的实体分布来从所述第一管理单元中读取所述第一数据。若读取所述第一数据的所述模式被决定为所述第二模式，所述存储器控制电路单元还用以发送第二读取指令序列以指示根据所述第一数据的逻辑分布来从所述第一管理单元中读取所述第一数据。

在本发明的一范例实施例中，所述存储器控制电路单元发送所述第一读取指令序列以指示根据所述第一数据的所述实体分布来从所述第一管理单元中读取所述第一数据的操作包括：根据所述第一数据在所述第一管理单元中的实体存储位置来决定所述第一管理单元中多个实体节点的第一读取顺序；以及根据所述第一读取顺序来读取所述多个实体节点以获得所述第一数据。

在本发明的一范例实施例中，所述存储器控制电路单元发送所述第二读取指令序列以指示根据所述第一数据的所述逻辑分布来从所述第一管理单元中读取所述第一数据的操作包括：根据所述第一数据所属的至少一逻辑范围来决定所述多个实体节点的第二读取顺序；以及根据所述第二读取顺序来读取所述多个实体节点以获得所述第一数据。

在本发明的一范例实施例中，所述存储器控制电路单元根据所述第一数据的所述数据分散程度来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的操作包括：根据一计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式，其中所述计数信息反映所述第一数据所对应的至少一管理表格的总数。

在本发明的一范例实施例中，所述存储器控制电路单元根据所述计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的操作包括：若所述计数信息大于临界值，将读取所述第一数据的所述模式决定为所述第一模式；以及若所述计数信息小于所述临界值，将读取所述第一数据的所述模式决定为所述第二模式。

在本发明的一范例实施例中，所述存储器控制电路单元还用以根据所述第一管理单元中的实体节点的总数来决定所述临界值。

在本发明的一范例实施例中，所述存储器控制电路单元还用以：获得对应于所述第一管理单元的表格比特映射信息；统计所述表格比特映射信息中的第一比特的总数；以及根据所述第一比特的所述总数来决定所述计数信息。

在本发明的一范例实施例中，在读取所述第一数据后，所述存储器控制电路单元还用以发送写入指令序列以指示根据读取所述第一数据的所述模式将所读取的所述第一数据程序化至所述多个管理单元中的第二管理单元，并且所述存储器控制电路单元还用以发送抹除指令序列以指示抹除所述第一管理单元。

本发明的范例实施例另提供一种存储器控制电路单元，其用于控制可复写式非易失性存储器模块。所述可复写式非易失性存储器模块包括多个管理单元。所述存储器控制电路单元包括主机接口、存储器接口及存储器管理电路。所述主机接口用以连接至主机系统。所述存储器接口用以连接至所述可复写式非易失性存储器模块。所述存储器管理电路连接至所述主机接口与所述存储器接口。所述存储器管理电路用以根据所述多个管理单元中的第一管理单元中的第一数据的数据分散程度来决定读取所述第一数据的模式是第一模式或第二模式。若读取所述第一数据的所述模式被决定为所述第一模式，所述存储器管理电路还用以发送第一读取指令序列以指示根据所述第一数据的实体分布来从所述第一管理单元中读取所述第一数据。若读取所述第一数据的所述模式被决定为所述第二模式，所述存储器管理电路还用以发送第二读取指令序列以指示根据所述第一数据的逻辑分布来从所述第一管理单元中读取所述第一数据。

在本发明的一范例实施例中，所述存储器管理电路发送所述第一读取指令序列以指示根据所述第一数据的所述实体分布来从所述第一管理单元中读取所述第一数据的操作包括：根据所述第一数据在所述第一管理单元中的实体存储位置来决定所述第一管理单元中多个实体节点的第一读取顺序；以及根据所述第一读取顺序来读取所述多个实体节点以获得所述第一数据。

在本发明的一范例实施例中，所述存储器管理电路发送所述第二读取指令序列以指示根据所述第一数据的所述逻辑分布来从所述第一管理单元中读取所述第一数据的操作包括：根据所述第一数据所属的至少一逻辑范围来决定所述多个实体节点的第二读取顺序；以及根据所述第二读取顺序来读取所述多个实体节点以获得所述第一数据。

在本发明的一范例实施例中，所述存储器管理电路根据所述第一数据的所述数据分散程度来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的操作包括：根据计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式，其中所述计数信息反映所述第一数据所对应的至少一管理表格的总数。

在本发明的一范例实施例中，所述存储器管理电路根据所述计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的操作包括：若所述计数信息大于临界值，将读取所述第一数据的所述模式决定为所述第一模式；以及若所述计数信息小于所述临界值，将读取所述第一数据的所述模式决定为所述第二模式。

在本发明的一范例实施例中，所述存储器管理电路还用以根据所述第一管理单元中的实体节点的总数来决定所述临界值。

在本发明的一范例实施例中，所述存储器管理电路还用以：获得对应于所述第一管理单元的表格比特映射信息；统计所述表格比特映射信息中的第一比特的总数；以及根据所述第一比特的所述总数来决定所述计数信息。

在本发明的一范例实施例中，在读取所述第一数据后，所述存储器管理电路还用以发送写入指令序列以指示根据读取所述第一数据的所述模式将所读取的所述第一数据程序化至所述多个管理单元中的第二管理单元，并且所述存储器管理电路还用以发送抹除指令序列以指示抹除所述第一管理单元。

基于上述，根据存储于第一管理单元的第一数据的数据分散程度，第一管理单元的数据读取模式可被决定为第一模式或第二模式。接着，若所述数据读取模式被决定为第一模式，第一管理单元中的第一数据可根据第一数据的实体分布来读取。或者，若所述数据读取模式被决定为第二模式，则第一管理单元中的第一数据可根据第一数据的逻辑分布来读取。换言之，通过动态决定或调整对于第一数据的数据读取模式，可有效提高数据整并操作的执行效率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图；

图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图；

图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图；

图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图；

图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图；

图6是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图；

图7是根据本发明的一范例实施例所示出的主机写入操作与数据整并操作的示意图；

图8A是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图；

图8B是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图；

图9是根据本发明的一实施例所示出的基于第一模式来读取第一数据的示意图；

图10是根据本发明的一实施例所示出的基于第二模式来读取第一数据的示意图；

图11是根据本发明的一范例实施例所示出的根据第一模式来存储第一数据的示意图；

图12是根据本发明的一范例实施例所示出的根据第二模式来存储第一数据的示意图；

图13是根据本发明的一范例实施例所示出的存储器控制方法的流程图；

图14是根据本发明的一范例实施例所示出的存储器控制方法的流程图。

附图标记说明

10、30：存储器存储装置

11、31：主机系统

110：系统总线

111：处理器

112：随机存取存储器

113：只读存储器

114：数据传输接口

12：输入/输出(I/O)装置

20：主机板

201：U盘

202：存储卡

203：固态硬盘

204：无线存储器存储装置

205：全球定位系统模块

206：网络接口卡

207：无线传输装置

208：键盘

209：屏幕

210：喇叭

32：SD卡

33：CF卡

34：嵌入式存储装置

341：嵌入式多媒体卡

342：嵌入式多芯片封装存储装置

402：连接接口单元

404：存储器控制电路单元

406：可复写式非易失性存储器模块

502：存储器管理电路

504：主机接口

506：存储器接口

508：错误检查与校正电路

510：缓冲存储器

512：电源管理电路

601：存储区

602：闲置区

603：系统区

610(0)～610(B)：实体节点

612(0)～612(C)：逻辑单元

701、702：数据

710：主机单元

720：来源单元

730：回收单元

80(1)～80(m)：通道

81(1)、81(2)～81(n)：管理单元

CE(1)、CE(2)：芯片致能

PL(1)、PL(2)：平面

PU(1)～PU(7)：实体单元

901、1001：指令阵列

1101、1201：缓冲区

S1301：步骤(根据第一管理单元中的第一数据的数据分散程度决定读取第一数据的模式是第一模式或第二模式)

S1302：步骤(根据第一数据的实体分布来从第一管理单元中读取第一数据)

S1303：步骤(根据第一数据的逻辑分布来从第一管理单元中读取第一数据)

S1401：步骤(启动数据整并操作)

S1402：步骤(选择第一管理单元作为有效数据的来源单元)

S1403：步骤(第一管理单元的计数信息是否大于临界值)

S1404：步骤(根据第一数据的实体分布来从第一管理单元中读取第一数据)

S1405：步骤(根据第一数据的逻辑分布来从第一管理单元中读取第一数据)

S1406：步骤(将第一数据存储至回收单元)

具体实施方式

一般而言，存储器存储装置(亦称，存储器存储系统)包括可复写式非易失性存储器模块(rewritable non-volatile memory module)与控制器(亦称，控制电路)。通常存储器存储装置是与主机系统一起使用，以使主机系统可将数据写入至存储器存储装置或从存储器存储装置中读取数据。

图1是根据本发明的一范例实施例所示出的主机系统、存储器存储装置及输入/输出(I/O)装置的示意图。图2是根据本发明的另一范例实施例所示出的主机系统、存储器存储装置及I/O装置的示意图。

请参照图1与图2，主机系统11一般包括处理器111、随机存取存储器(randomaccess memory,RAM)112、只读存储器(read only memory,ROM)113及数据传输接口114。处理器111、随机存取存储器112、只读存储器113及数据传输接口114皆连接至系统总线(system bus)110。

在本范例实施例中，主机系统11是通过数据传输接口114与存储器存储装置10连接。例如，主机系统11可经由数据传输接口114将数据存储至存储器存储装置10或从存储器存储装置10中读取数据。此外，主机系统11是通过系统总线110与I/O装置12连接。例如，主机系统11可经由系统总线110将输出信号传送至I/O装置12或从I/O装置12接收输入信号。

在本范例实施例中，处理器111、随机存取存储器112、只读存储器113及数据传输接口114可设置在主机系统11的主机板20上。数据传输接口114的数目可以是一或多个。通过数据传输接口114，主机板20可以经由有线或无线方式连接至存储器存储装置10。存储器存储装置10可例如是U盘201、存储卡202、固态硬盘(Solid State Drive,SSD)203或无线存储器存储装置204。无线存储器存储装置204可例如是近距离无线通讯(Near FieldCommunication,NFC)存储器存储装置、无线传真(WiFi)存储器存储装置、蓝牙(Bluetooth)存储器存储装置或低功耗蓝牙存储器存储装置(例如，iBeacon)等以各式无线通讯技术为基础的存储器存储装置。此外，主机板20也可以通过系统总线110连接至全球定位系统(Global Positioning System,GPS)模块205、网络接口卡206、无线传输装置207、键盘208、屏幕209、喇叭210等各式I/O装置。例如，在一范例实施例中，主机板20可通过无线传输装置207存取无线存储器存储装置204。

在一范例实施例中，所提及的主机系统为可实质地与存储器存储装置配合以存储数据的任意系统。虽然在上述范例实施例中，主机系统是以电脑系统来作说明，然而，图3是根据本发明的另一范例实施例所示出的主机系统与存储器存储装置的示意图。请参照图3，在另一范例实施例中，主机系统31也可以是数码相机、摄影机、通讯装置、音频播放器、视频播放器或平板电脑等系统，而存储器存储装置30可为其所使用的安全数字(SecureDigital,SD)卡32、小型快闪(Compact Flash,CF)卡33或嵌入式存储装置34等各式非易失性存储器存储装置。嵌入式存储装置34包括嵌入式多媒体卡(embedded Multi MediaCard,eMMC)341和/或嵌入式多芯片封装(embedded Multi Chip Package,eMCP)存储装置342等各类型将存储器模块直接连接于主机系统的基板上的嵌入式存储装置。

图4是根据本发明的一范例实施例所示出的存储器存储装置的概要方块图。请参照图4，存储器存储装置10包括连接接口单元402、存储器控制电路单元404与可复写式非易失性存储器模块406。

连接接口单元402用以将存储器存储装置10连接至主机系统11。存储器存储装置10可通过连接接口单元402与主机系统11通讯。在本范例实施例中，连接接口单元402是相容于串行高级技术附件(Serial Advanced Technology Attachment,SATA)标准。然而，必须了解的是，本发明不限于此，连接接口单元402亦可以是符合并行高级技术附件(Parallel Advanced Technology Attachment,PATA)标准、电气和电子工程师协会(Institute of Electrical and Electronic Engineers,IEEE)1394标准、高速周边零件连接接口(Peripheral Component Interconnect Express,PCI Express)标准、通用串行总线(Universal Serial Bus,USB)标准、SD接口标准、超高速一代(Ultra High Speed-I,UHS-I)接口标准、超高速二代(Ultra High Speed-II,UHS-II)接口标准、存储棒(MemoryStick,MS)接口标准、MCP接口标准、MMC接口标准、eMMC接口标准、通用快闪存储器(Universal Flash Storage,UFS)接口标准、eMCP接口标准、CF接口标准、整合式驱动电子接口(Integrated Device Electronics,IDE)标准或其他适合的标准。连接接口单元402可与存储器控制电路单元404封装在一个芯片中，或者连接接口单元402是布设于一包含存储器控制电路单元404的芯片外。

存储器控制电路单元404用以执行以硬件型式或固件型式实作的多个逻辑门或控制指令并且根据主机系统11的指令在可复写式非易失性存储器模块406中进行数据的写入、读取与抹除等运作。

可复写式非易失性存储器模块406是连接至存储器控制电路单元404并且用以存储主机系统11所写入的数据。可复写式非易失性存储器模块406可以是单阶存储单元(Single Level Cell,SLC)NAND型快闪存储器模块(即，一个存储单元中可存储1个比特的快闪存储器模块)、多阶存储单元(Multi Level Cell,MLC)NAND型快闪存储器模块(即，一个存储单元中可存储2个比特的快闪存储器模块)、三阶存储单元(Triple Level Cell,TLC)NAND型快闪存储器模块(即，一个存储单元中可存储3个比特的快闪存储器模块)、四阶存储单元(Quad Level Cell,QLC)NAND型快闪存储器模块(即，一个存储单元中可存储4个比特的快闪存储器模块)、其他快闪存储器模块或其他具有相同特性的存储器模块。

可复写式非易失性存储器模块406中的每一个存储单元是以电压(以下亦称为临界电压)的改变来存储一或多个比特。具体来说，每一个存储单元的控制栅极(controlgate)与通道之间有一个电荷捕捉层。通过施予一写入电压至控制栅极，可以改变电荷补捉层的电子量，进而改变存储单元的临界电压。此改变存储单元的临界电压的操作亦称为“把数据写入至存储单元”或“程序化(programming)存储单元”。随着临界电压的改变，可复写式非易失性存储器模块406中的每一个存储单元具有多个存储状态。通过施予读取电压可以判断一个存储单元是属于哪一个存储状态，藉此取得此存储单元所存储的一或多个比特。

在本范例实施例中，可复写式非易失性存储器模块406的存储单元可构成多个实体程序化单元，并且此些实体程序化单元可构成多个实体抹除单元。具体来说，同一条字线上的存储单元可组成一或多个实体程序化单元。若每一个存储单元可存储2个以上的比特，则同一条字线上的实体程序化单元可至少可被分类为下实体程序化单元与上实体程序化单元。例如，一存储单元的最低有效比特(Least Significant Bit，LSB)是属于下实体程序化单元，并且一存储单元的最高有效比特(Most Significant Bit，MSB)是属于上实体程序化单元。一般来说，在MLC NAND型快闪存储器中，下实体程序化单元的写入速度会大于上实体程序化单元的写入速度，和/或下实体程序化单元的可靠度是高于上实体程序化单元的可靠度。

在本范例实施例中，实体程序化单元为程序化的最小单元。即，实体程序化单元为写入数据的最小单元。例如，实体程序化单元可为实体页面(page)或是实体扇(sector)。若实体程序化单元为实体页面，则此些实体程序化单元可包括数据比特区与冗余(redundancy)比特区。数据比特区包含多个实体扇，用以存储使用者数据，而冗余比特区用以存储系统数据(例如，错误更正码等管理数据)。在本范例实施例中，数据比特区包含32个实体扇，且一个实体扇的大小为512字节(byte,B)。然而，在其他范例实施例中，数据比特区中也可包含8个、16个或数目更多或更少的实体扇，并且每一个实体扇的大小也可以是更大或更小。另一方面，实体抹除单元为抹除的最小单位。亦即，每一实体抹除单元含有最小数目之一并被抹除的存储单元。例如，实体抹除单元为实体区块(block)。

图5是根据本发明的一范例实施例所示出的存储器控制电路单元的概要方块图。请参照图5，存储器控制电路单元404包括存储器管理电路502、主机接口504及存储器接口506。

存储器管理电路502用以控制存储器控制电路单元404的整体运作。具体来说，存储器管理电路502具有多个控制指令，并且在存储器存储装置10运作时，此些控制指令会被执行以进行数据的写入、读取与抹除等运作。以下说明存储器管理电路502的操作时，等同于说明存储器控制电路单元404的操作。

在本范例实施例中，存储器管理电路502的控制指令是以固件型式来实作。例如，存储器管理电路502具有微处理器单元(未示出)与只读存储器(未示出)，并且此些控制指令是被烧录至此只读存储器中。当存储器存储装置10运作时，此些控制指令会由微处理器单元来执行以进行数据的写入、读取与抹除等运作。

在另一范例实施例中，存储器管理电路502的控制指令亦可以程序码型式存储于可复写式非易失性存储器模块406的特定区域(例如，存储器模块中专用于存放系统数据的系统区)中。此外，存储器管理电路502具有微处理器单元(未示出)、只读存储器(未示出)及随机存取存储器(未示出)。特别是，此只读存储器具有开机码(boot code)，并且当存储器控制电路单元404被致能时，微处理器单元会先执行此开机码来将存储于可复写式非易失性存储器模块406中的控制指令载入至存储器管理电路502的随机存取存储器中。之后，微处理器单元会运转此些控制指令以进行数据的写入、读取与抹除等运作。

此外，在另一范例实施例中，存储器管理电路502的控制指令亦可以一硬件型式来实作。例如，存储器管理电路502包括微控制器、存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路。存储单元管理电路、存储器写入电路、存储器读取电路、存储器抹除电路与数据处理电路是连接至微控制器。存储单元管理电路用以管理可复写式非易失性存储器模块406的存储单元或存储单元群组。存储器写入电路用以对可复写式非易失性存储器模块406下达写入指令序列以将数据写入至可复写式非易失性存储器模块406中。存储器读取电路用以对可复写式非易失性存储器模块406下达读取指令序列以从可复写式非易失性存储器模块406中读取数据。存储器抹除电路用以对可复写式非易失性存储器模块406下达抹除指令序列以将数据从可复写式非易失性存储器模块406中抹除。数据处理电路用以处理欲写入至可复写式非易失性存储器模块406的数据以及从可复写式非易失性存储器模块406中读取的数据。写入指令序列、读取指令序列及抹除指令序列可各别包括一或多个程序码或指令码并且用以指示可复写式非易失性存储器模块406执行相对应的写入、读取及抹除等操作。在一范例实施例中，存储器管理电路502还可以下达其他类型的指令序列给可复写式非易失性存储器模块406以指示执行相对应的操作。

主机接口504是连接至存储器管理电路502。存储器管理电路502可通过主机接口504与主机系统11通讯。主机接口504可用以接收与识别主机系统11所传送的指令与数据。例如，主机系统11所传送的指令与数据可通过主机接口504来传送至存储器管理电路502。此外，存储器管理电路502可通过主机接口504将数据传送至主机系统11。在本范例实施例中，主机接口504是相容于SATA标准。然而，必须了解的是本发明不限于此，主机接口504亦可以是相容于PATA标准、IEEE 1394标准、PCI Express标准、USB标准、SD标准、UHS-I标准、UHS-II标准、MS标准、MMC标准、eMMC标准、UFS标准、CF标准、IDE标准或其他适合的数据传输标准。

存储器接口506是连接至存储器管理电路502并且用以存取可复写式非易失性存储器模块406。也就是说，欲写入至可复写式非易失性存储器模块406的数据会经由存储器接口506转换为可复写式非易失性存储器模块406所能接受的格式。具体来说，若存储器管理电路502要存取可复写式非易失性存储器模块406，存储器接口506会传送对应的指令序列。例如，这些指令序列可包括指示写入数据的写入指令序列、指示读取数据的读取指令序列、指示抹除数据的抹除指令序列、以及用以指示各种存储器操作(例如，改变读取电压电平或执行垃圾回收操作等等)的相对应的指令序列。这些指令序列例如是由存储器管理电路502产生并且通过存储器接口506传送至可复写式非易失性存储器模块406。这些指令序列可包括一或多个信号，或是在总线上的数据。这些信号或数据可包括指令码或程序码。例如，在读取指令序列中，会包括读取的识别码、存储器地址等信息。

在一范例实施例中，存储器控制电路单元404还包括错误检查与校正电路508、缓冲存储器510与电源管理电路512。错误检查与校正电路508是连接至存储器管理电路502并且用以执行错误检查与校正操作以确保数据的正确性。具体来说，当存储器管理电路502从主机系统11中接收到写入指令时，错误检查与校正电路508会为对应此写入指令的数据产生对应的错误更正码(error correcting code,ECC)和/或错误检查码(error detectingcode，EDC)，并且存储器管理电路502会将对应此写入指令的数据与对应的错误更正码和/或错误检查码写入至可复写式非易失性存储器模块406中。之后，当存储器管理电路502从可复写式非易失性存储器模块406中读取数据时会同时读取此数据对应的错误更正码和/或错误检查码，并且错误检查与校正电路508会依据此错误更正码和/或错误检查码对所读取的数据执行错误检查与校正操作。

缓冲存储器510是连接至存储器管理电路502并且用以暂存来自于主机系统11的数据与指令或来自于可复写式非易失性存储器模块406的数据。电源管理电路512是连接至存储器管理电路502并且用以控制存储器存储装置10的电源。

在一范例实施例中，图4的可复写式非易失性存储器模块406亦称为快闪(flash)存储器模块，存储器控制电路单元404亦称为用于控制快闪存储器模块的快闪存储器控制器，和/或图5的存储器管理电路502亦称为快闪存储器管理电路。

图6是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图6，存储器管理电路502可将可复写式非易失性存储器模块406的实体节点610(0)～610(C)逻辑地分组至存储区601、闲置(spare)区602及系统区603。存储区601中的实体节点610(0)～610(A)存储有数据。例如，存储区601中的实体节点610(0)～610(A)可存储有效(valid)数据与无效(invalid)数据。闲置区602中的实体节点610(A+1)～610(B)尚未用来存储数据(例如有效数据)。系统区603中的实体节点610(B+1)～610(C)用以存储系统数据，例如逻辑至实体映射表、坏块管理表、装置型号或其他类型的管理数据。

一个实体节点可包含一或多个实体地址。一个实体地址可由多个存储单元组成。当欲存储数据时，存储器管理电路502可从闲置区602的实体节点610(A+1)～610(B)中选择至少一个实体节点并且将来自主机系统11或来自存储区601中至少一实体节点的数据存储至所选的实体节点中。同时，所选的实体节点会被关联至存储区601。此外，在抹除存储区601中的某一个实体节点后，所抹除的实体节点会被重新关联至闲置区602。

存储器管理电路502可配置逻辑单元612(0)～612(D)以映射存储区601中的实体节点610(0)～610(A)。一个逻辑单元可包含一或多个逻辑地址。逻辑单元612(0)～612(D)中的每一者可被映射至一或多个实体节点。须注意的是，存储器管理电路502可不配置映射至系统区603的逻辑单元，以防止存储于系统区603的系统数据被使用者修改。

存储器管理电路502可将逻辑单元与实体节点之间的映射关系(亦称为逻辑至实体映射信息或映射信息)记录于至少一逻辑至实体映射表。逻辑至实体映射表是存储于系统区603的实体节点610(B+1)～610(C)中。当主机系统11欲从存储器存储装置10读取数据或写入数据至存储器存储装置10时，存储器管理电路502可根据此逻辑至实体映射表来执行对于存储器存储装置10的数据存取操作。

存储器管理电路502可基于管理单元来管理与存取可复写式非易失性存储器模块406中的实体节点。一个管理单元亦称为一个虚拟区块(VB)。一个管理单元可包含多个实体节点。例如，一个管理单元可涵盖属于可复写式非易失性存储器模块406中的一或多个平面(亦称为存储器平面)和/或一或多个芯片致能(CE)中的多个实体节点。此外，一个管理单元可以被关联至存储区601、闲置区602或系统区603。属于闲置区602的管理单元亦称为闲置管理单元。属于存储区601的管理单元亦称为非闲置管理单元。

须注意的是，有效数据是属于某一个逻辑单元的最新数据，而无效数据则不是属于任一个逻辑单元的最新数据。例如，若主机系统11将一笔新数据存储至某一逻辑单元而覆盖掉此逻辑单元原先存储的旧数据(即，更新属于此逻辑单元的数据)，则存储至存储区601中的此笔新数据即为属于此逻辑单元的最新数据并且会被标记为有效，而被覆盖掉的旧数据可能仍然存储在存储区601中但被标记为无效。

在本范例实施例中，若属于某一逻辑单元的数据被更新，则此逻辑单元与存储有属于此逻辑单元的旧数据的实体节点之间的映射关系会被移除，并且此逻辑单元与存储有属于此逻辑单元的最新数据的实体节点之间的映射关系会被建立。然而，在另一范例实施例中，若属于某一逻辑单元的数据被更新，则此逻辑单元与存储有属于此逻辑地址的旧数据的实体节点之间的映射关系仍可被维持。

当存储器存储装置10出厂时，属于闲置区602的管理单元的总数会是一个预设数目(例如，30)。在存储器存储装置10的运作中，越来越多的管理单元会被从闲置区602选择并且被关联至存储区601以存储数据(例如，来自主机系统11的使用者数据)。因此，属于闲置区602的管理单元的总数会随着存储器存储装置10的使用而逐渐减少。

在存储器存储装置10的运作中，存储器管理电路502可持续更新属于闲置区602的管理单元的总数。存储器管理电路502可根据闲置区602中的管理单元的数目(即，闲置管理单元的总数)执行数据整并操作。例如，存储器管理电路502可判断属于闲置区602的管理单元的总数是否小于或等于一个门槛值(亦称为第一门槛值)。此第一门槛值例如是2或者更大的值(例如，10)，本发明不加以限制。若属于闲置区602的管理单元的总数小于或等于第一门槛值，存储器管理电路502可执行数据整并操作。在一范例实施例中，数据整并操作亦称为垃圾收集操作。

在数据整并操作中，存储器管理电路502可从存储区601中选择至少一个管理单元作为来源单元并且从闲置区602中选择至少一个管理单元作为回收单元。存储器管理电路502可发送至少一指令序列以指示可复写式非易失性存储器模块406将有效数据从作为来源单元的管理单元复制到作为回收单元的管理单元。作为回收单元而被有效数据写满的管理单元可被关联至存储区601。若某一个管理单元所存储的有效数据皆已被复制至回收单元，则此管理单元可被抹除并且被关联至闲置区602。在一范例实施例中，将某一个管理单元从存储区601重新关联回闲置区602的操作(或抹除某一个管理单元的操作)亦称为释放一个闲置管理单元。通过执行数据整并操作，一或多个闲置管理单元会被释放并且使得属于闲置区602的管理单元的总数逐渐增加。

在开始执行数据整并操作后，若属于闲置区602的管理单元符合一特定条件，数据整并操作可被停止。例如，存储器管理电路502可判断属于闲置区602的管理单元的总数是否大于或等于一个门槛值(以下亦称为第二门槛值)。例如，第二门槛值可以大于或等于第一门槛值。若属于闲置区602的管理单元的总数大于或等于第二门槛值，存储器管理电路502可停止数据整并操作。须注意的是，停止数据整并操作是指结束当前执行中的数据整并操作。在停止一个数据整并操作之后，若属于闲置区602的管理单元的总数再次小于或等于第一门槛值，则下一个数据整并操作可再次被执行，以尝试释放新的闲置管理单元。

图7是根据本发明的一范例实施例所示出的主机写入操作与数据整并操作的示意图。请参照图7，在主机写入操作中，主机系统11可发送至少一个写入指令以指示将数据701写入至一或多个逻辑单元(或逻辑地址)。根据此写入指令，存储器管理电路502可指示将数据701存储至映射至所述逻辑单元(或逻辑地址)的主机单元710。例如，主机单元710可包含从图6的闲置区602中选择的某一管理单元。

另一方面，存储器管理电路502可启动一个数据整并操作，以释放新的闲置管理单元。例如，在数据整并操作中，数据702可被从作为来源单元720的至少一个管理单元收集并且被写入至作为回收单元730的至少一个管理单元。数据702包括存储于来源单元720的有效数据。若作为来源单元720的某一管理单元所存储的有效数据已被完全复制到回收单元730，则此管理单元可被抹除而成为新的闲置管理单元。藉此，可逐渐增加图6的闲置区602中的闲置管理单元的数量。

图8A是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图8A，可复写式非易失性存储器模块406包括管理单元81(1)～81(n)。管理单元81(1)～81(n)中的每一者皆包含芯片致能(亦称为芯片致能群组)CE(1)与CE(2)。芯片致能CE(1)与CE(2)分别包含多个实体节点。存储器管理电路502可通过通道80(1)～80(m)来存取管理单元81(1)～81(n)。例如，存储器管理电路502可通过通道80(1)～80(m)中的至少两个通道来平行(或称为交错)存取管理单元81(1)～81(n)中的至少两个管理单元(例如管理单元81(1)与81(2))。

图8B是根据本发明的一范例实施例所示出的管理可复写式非易失性存储器模块的示意图。请参照图8B，相较于图8A，在本范例实施例中，每一个芯片致能CE(1)进一步被划分为两个平面PL(1)与PL(2)，且每一个芯片致能CE(2)也进一步被划分为两个平面PL(1)与PL(2)。平面PL(1)与PL(2)分别包含多个实体结点。存储器管理电路502可通过通道80(1)～80(n)中的至少两个通道来平行(或交错)存取管理单元81(1)中的2、4或8个平面等等。

在一范例实施例中，在启动数据整并操作后，存储器管理电路502可选择管理单元81(1)(亦称为第一管理单元)作为有效数据的来源单元(例如图7的来源单元720)。在从管理单元81(1)收集有效数据之前，存储器管理电路502可获得对应于管理单元81(1)的计数信息。此计数信息可不反映存储于管理单元81(1)中的有效数据的数据量。

在一范例实施例中，对应于管理单元81(1)的计数信息可反映管理单元81(1)中的有效数据(亦称为第一数据)所对应的至少一管理表格的总数。例如，每一个管理表格可包括一个逻辑至实体映射表。每一个管理表格可对应至一个逻辑范围。例如，一个逻辑范围可包含图6的逻辑单元612(0)～612(D)中的多个连续的逻辑单元所属的逻辑范围。例如，假设第一数据所对应的管理表格包括第一管理表格与第二管理表格，则第一管理表格可用于记载与图6的逻辑单元612(0)～612(3)有关的映射信息，而第二管理表格可用于记载与图6的逻辑单元612(4)～612(7)有关的映射信息。此外，所述管理表格可存储于图6的系统区603。

在数据整并操作中，存储器管理电路502可从图6的系统区603读取所述第一数据所对应的管理表格。存储器管理电路502可根据所读取的管理表格所记载的映射信息来读取管理单元81(1)中的有效数据(即第一数据)。

在一范例实施例中，存储器管理电路502可根据对应于管理单元81(1)的计数信息将管理单元81(1)的数据读取模式决定为第一模式(亦称为第一读取模式)或第二模式(亦称为第二读取模式)。若管理单元81(1)的数据读取模式被决定为第一模式，存储器管理电路502可发送一读取指令序列(亦称为第一读取指令序列)以指示可复写式非易失性存储器模块406根据第一数据的实体分布来从管理单元81(1)中读取第一数据。例如，第一数据的实体分布可反映第一数据在管理单元81(1)中的实体存储位置。或者，若管理单元81(1)的数据读取模式被决定为第二模式，存储器管理电路502可发送一读取指令序列(亦称为第二读取指令序列)以指示可复写式非易失性存储器模块406根据第一数据的逻辑分布来从管理单元81(1)中读取第一数据。例如，第一数据的逻辑分布可反映第一数据所属的至少一逻辑范围。

在一范例实施例中，若管理单元81(1)的数据读取模式被决定为第一模式，存储器管理电路502可根据第一数据在管理单元81(1)中的实体存储位置来决定管理单元81(1)中多个实体节点的一读取顺序(亦称为第一读取顺序)。例如，此些实体节点分别存储第一数据的一部分数据。然后，存储器管理电路502可根据第一读取顺序来读取所述多个实体节点以获得第一数据。

图9是根据本发明的一实施例所示出的基于第一模式来读取第一数据的示意图。请参照图9，假设管理单元81(1)中的芯片致能CE(1)至少包括实体单元PU(1)～PU(4)。实体单元PU(1)与PU(3)属于平面PL(1)。实体单元PU(2)与PU(4)属于平面PL(2)。在一范例实施例中，实体单元PU(1)～PU(4)中的每一者可视为一个实体程序化单元。然而，在另一范例实施例中，一个实体程序化单元可包含跨平面的多个实体单元(例如实体单元PU(1)与PU(2))。

在本范例实施例中，假设待收集的第一数据包括数据A(1)～D(1)、A(2)～D(2)及A(3)～D(3)。数据A(1)～D(1)分别存储于实体单元PU(1)中的多个实体节点。数据A(2)～D(2)分别存储于实体单元PU(2)中的多个实体节点。数据A(3)～D(3)分别存储于实体单元PU(3)中的多个实体节点。此外，实体单元PU(4)则未存储有效数据。

在本范例实施例中，响应于管理单元81(1)的数据读取模式被决定为第一模式，用于读取第一数据的多个读取指令序列可根据第一数据在管理单元81(1)中的实体存储位置而在指令阵列901中进行排序。指令阵列901可位于图5的缓冲存储器510中。例如，所决定的读取顺序(即第一读取顺序)可反映数据A(1)～D(1)、A(2)～D(2)及A(3)～D(3)将依序从实体单元PU(1)～PU(3)进行读取，如图9所示。例如，存储于实体单元PU(1)中的数据A(1)～D(1)与存储于实体单元PU(2)中的数据A(2)～D(2)可平行地被读取出来。接着，存储于实体单元PU(3)中的数据A(3)～D(3)可接续被读取出来。

在一范例实施例中，若管理单元81(1)的数据读取模式被决定为第二模式，存储器管理电路502可根据第一数据所属的至少一逻辑范围来决定管理单元81(1)中多个实体节点的一读取顺序(亦称为第二读取顺序)。然后，存储器管理电路502可根据第二读取顺序来读取所述多个实体节点以获得第一数据。

图10是根据本发明的一实施例所示出的基于第二模式来读取第一数据的示意图。请参照图10，在本范例实施例中，同样假设待收集的第一数据包括数据A(1)～D(1)、A(2)～D(2)及A(3)～D(3)。数据A(1)～D(1)分别存储于实体单元PU(1)中的多个实体节点。数据A(2)～D(2)分别存储于实体单元PU(2)中的多个实体节点。数据A(3)～D(3)分别存储于实体单元PU(3)中的多个实体节点。

在本范例实施例中，响应于管理单元81(1)的数据读取模式被决定为第二模式，用于读取第一数据的多个读取指令序列可根据第一数据中的各部分数据所属的逻辑范围在指令阵列1001中进行排序。指令阵列1001可位于图5的缓冲存储器510中。例如，假设数据A(1)～A(3)属于逻辑范围R1、数据B(1)～B(3)属于逻辑范围R2、数据、C(1)～C(3)属于逻辑范围R3、且数据D(1)～D(3)属于逻辑范围R4，则所决定的读取顺序(即第二读取顺序)可反映数据A(1)～A(3)、B(1)～B(3)、C(1)～C(3)及D(1)～D(3)将依序从相应的实体节点进行读取，如图10所示。例如，属于逻辑范围R1的数据A(1)～A(3)可先被读取，接着属于逻辑范围R2的数据B(1)～B(3)可被读取，接着属于逻辑范围R3的数据C(1)～C(3)可被读取，接着属于逻辑范围R4的数据D(1)～D(3)可被读取。

在一范例实施例中，若管理单元81(1)中待收集的第一数据所属的逻辑范围很分散(即第一数据所对应的管理表格较多)，则基于第一模式来从管理单元81(1)中收集第一数据的速度(或效率)应可高于基于第二模式来从管理单元81(1)中收集第一数据的速度(或效率)。然而，在一范例实施例中，若管理单元81(1)中待收集的第一数据所属的逻辑范围较集中(即第一数据所对应的管理表格较少)，则基于第二模式来从管理单元81(1)中收集第一数据的速度(或效率)应可高于基于第一模式来从管理单元81(1)中收集第一数据的速度(或效率)。

在一范例实施例中，计数信息可反映管理单元81(1)中待收集的第一数据的数据分散程度。例如，此数据分散程度可以是指第一数据所属的逻辑范围(或逻辑单元)的分散程度。在一范例实施例中，存储器管理电路502可根据第一数据的数据分散程度来决定读取所述第一数据的模式是第一模式或第二模式。

在一范例实施例中，存储器管理电路502可根据第一数据所对应的至少一管理表格的总数来决定对应于管理单元81(1)的计数信息。例如，此计数信息可等于或正相关于第一数据所对应的至少一管理表格的总数。存储器管理电路502可判断对应于管理单元81(1)的计数信息是否大于一个临界值。若对应于管理单元81(1)的计数信息大于此临界值(例如所述)，存储器管理电路502可将管理单元81(1)的数据读取模式决定为第一模式。或者，若对应于管理单元81(1)的计数信息不大于(例如等于或小于)此临界值，存储器管理电路502可将管理单元81(1)的数据读取模式决定为第二模式。

在一范例实施例中，存储器管理电路502可根据管理单元81(1)中的所有实体节点的总数来决定此临界值。例如，此临界值可等于或正相关于管理单元81(1)中的所有实体节点的总数。在一范例实施例中，存储器管理电路502可将管理单元81(1)中的所有实体节点的总数乘上一个比例值以获得此临界值。例如，假设管理单元81(1)总共包含6144个实体节点，则存储器管理电路502可将6144乘上一个比例值(例如80％)以获得临界值(例如4915)。此外，此比例值还可以是其他数值(例如70％或90％等)，本发明不加以限制。

在一范例实施例中，存储器管理电路502可获得对应于第一管理单元的表格比特映射信息。以管理单元81(1)为例，对应于管理单元81(1)的表格比特映射信息可存储于管理单元81(1)中的某一个实体单元。此表格比特映射信息可反映当前存储于管理单元81(1)中的有效数据(即第一数据)所属的逻辑范围。例如，此表格比特映射信息中可记载多个比特，且每一个比特对应一个逻辑范围(或一个管理表格(例如逻辑至实体映射表))。

若表格比特映射信息中的某一个比特为第一比特(例如比特“1”)，表示第一数据所属的逻辑范围包含此比特所对应的逻辑范围。尔后，当欲从第一管理单元读取第一数据时，对应此逻辑范围的管理表格(例如逻辑至实体映射表)可被存取以获得存取第一数据所需的映射信息。此外，若表格比特映射信息中的某一个比特非为第一比特(例如比特“0”)，表示第一数据所属的逻辑范围不包含此比特所对应的逻辑范围。尔后，当欲从第一管理单元读取第一数据时，对应此逻辑范围的管理表格(例如逻辑至实体映射表)可不被存取。换言之，表格比特映射信息中的第一比特的总数可反映第一数据所属的逻辑范围的分布状态和/或第一数据所对应的管理表格的总数。

在一范例实施例中，存储器管理电路502可统计所述表格比特映射信息中的第一比特的总数。存储器管理电路502可根据第一比特的总数来决定对应于第一管理单元的计数信息。若此计数信息的数值越大，表示第一管理单元中的第一数据所属的逻辑范围越分散。因此，类似于图9的范例实施例，基于第一模式来读取第一管理单元中的第一数据可具有较好的效率。反之，若此计数信息的数值越小，表示第一管理单元中的第一数据所属的逻辑范围越集中。因此，类似于图10的范例实施例，基于第二模式来读取第一管理单元中的第一数据可具有较好的效率。

在一范例实施例中，在读取第一数据后，存储器管理电路502还可发送写入指令序列以指示可复写式非易失性存储器模块406根据所决定的数据读取模式将所读取的第一数据程序化至作为回收单元的至少一管理单元。例如，存储器管理电路502可从图6的闲置区602中选择管理单元81(2)作为回收单元，以存储经由数据整并操作所收集的有效数据。此外，在完整收集第一数据后，存储器管理电路502可发送一个抹除指令序列，以指示可复写式非易失性存储器模块406抹除第一管理单元。经抹除的第一管理单元可被释放为一个新的闲置管理单元。

图11是根据本发明的一范例实施例所示出的根据第一模式来存储第一数据的示意图。请参照图11，接续于图9的范例实施例，基于第一模式从第一管理单元收集的第一数据可根据第一读取顺序排序于缓冲区1101中。缓冲区1101可位于图5的缓冲存储器510中。接着，缓冲区1101中的第一数据可同样依照第一读取顺序来程序化至管理单元81(2)中的实体单元PU(5)、PU(6)及PU(7)。

图12是根据本发明的一范例实施例所示出的根据第二模式来存储第一数据的示意图。请参照图12，接续于图10的范例实施例，基于第二模式从第一管理单元收集的第一数据可根据第二读取顺序排序于缓冲区1201中。缓冲区1201可位于图5的缓冲存储器510中。接着，缓冲区1201中的第一数据可同样依照第二读取顺序来程序化至管理单元81(2)中的实体单元PU(5)、PU(6)及PU(7)。

图13是根据本发明的一范例实施例所示出的存储器控制方法的流程图。请参照图13，在步骤S1301中，根据第一管理单元中的第一数据的数据分散程度来决定读取所述第一数据的模式是第一模式或第二模式。若读取所述第一数据的模式被决定为第一模式，在步骤S1302中，根据第一数据的实体分布来从第一管理单元中读取第一数据。此外，若读取所述第一数据的模式被决定为第二模式，在步骤S1303中，根据第一数据的逻辑分布来从第一管理单元中读取第一数据。

图14是根据本发明的一范例实施例所示出的存储器控制方法的流程图。请参照图14，在步骤S1401中，启动数据整并操作。在步骤S1402中，选择第一管理单元作为有效数据的来源单元。在步骤S1403中，判断第一管理单元的计数信息是否大于临界值。此计数信息可反映第一数据的数据分散程度和/或第一数据所对应的管理表格的总数。若第一管理单元的计数信息大于临界值，在步骤S1404中，将第一管理单元的数据读取模式决定为第一模式，并根据第一数据的实体分布来从第一管理单元中读取第一数据。若第一管理单元的计数信息不大于临界值，在步骤S1405中，将第一管理单元的数据读取模式决定为第二模式，并根据第一数据的逻辑分布来从第一管理单元中读取第一数据。在步骤S1406中，将所收集的第一数据存储至作为回收单元的第二管理单元，并且第一管理单元可被抹除。

然而，图13与图14中各步骤已详细说明如上，在此便不再赘述。值得注意的是，图13与图14中各步骤可以实作为多个程序码或是电路，本发明不加以限制。此外，图13与图14的方法可以搭配以上范例实施例使用，也可以单独使用，本发明不加以限制。

综上所述，通过动态决定当前要使用哪一种模式来收集有效数据，无论第一管理单元中待收集的有效数据的逻辑分布如何，有效数据在数据整并操作中的读取效率皆可被提高。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (24)

1.一种存储器控制方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个管理单元，且所述存储器控制方法包括：

根据所述多个管理单元中的第一管理单元中的第一数据的数据分散程度来决定读取所述第一数据的模式是第一模式或第二模式；

若读取所述第一数据的所述模式被决定为所述第一模式，根据所述第一数据的实体分布来从所述第一管理单元中读取所述第一数据；以及

若读取所述第一数据的所述模式被决定为所述第二模式，根据所述第一数据的逻辑分布来从所述第一管理单元中读取所述第一数据。

2.根据权利要求1所述的存储器控制方法，其中根据所述第一数据的所述实体分布来从所述第一管理单元中读取所述第一数据的步骤包括：

根据所述第一数据在所述第一管理单元中的实体存储位置来决定所述第一管理单元中多个实体节点的第一读取顺序；以及

根据所述第一读取顺序来读取所述多个实体节点以获得所述第一数据。

3.根据权利要求2所述的存储器控制方法，其中根据所述第一数据的所述逻辑分布来从所述第一管理单元中读取所述第一数据的步骤包括：

根据所述第一数据所属的至少一逻辑范围来决定所述多个实体节点的第二读取顺序；以及

根据所述第二读取顺序来读取所述多个实体节点以获得所述第一数据。

4.根据权利要求1所述的存储器控制方法，其中根据所述第一数据的所述数据分散程度来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的步骤包括：

根据计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式，其中所述计数信息反映所述第一数据所对应的至少一管理表格的总数。

5.根据权利要求4所述的存储器控制方法，其中根据所述计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的步骤包括：

若所述计数信息大于临界值，将读取所述第一数据的所述模式决定为所述第一模式；以及

若所述计数信息小于所述临界值，将读取所述第一数据的所述模式决定为所述第二模式。

6.根据权利要求5所述的存储器控制方法，还包括：

根据所述第一管理单元中的实体节点的总数来决定所述临界值。

7.根据权利要求4所述的存储器控制方法，还包括：

获得对应于所述第一管理单元的表格比特映射信息；

统计所述表格比特映射信息中的第一比特的总数；以及

根据所述第一比特的所述总数来决定所述计数信息。

8.根据权利要求1所述的存储器控制方法，还包括：

在读取所述第一数据后，根据读取所述第一数据的所述模式将所读取的所述第一数据程序化至所述多个管理单元中的第二管理单元；以及

抹除所述第一管理单元。

9.一种存储器存储装置，包括：

连接接口单元，用以连接至主机系统；

可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个管理单元；以及

存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，

其中所述存储器控制电路单元用以根据所述多个管理单元中的第一管理单元中的第一数据的数据分散程度来决定读取所述第一数据的模式是第一模式或第二模式，

若读取所述第一数据的所述模式被决定为所述第一模式，所述存储器控制电路单元还用以发送第一读取指令序列以指示根据所述第一数据的实体分布来从所述第一管理单元中读取所述第一数据，并且

若读取所述第一数据的所述模式被决定为所述第二模式，所述存储器控制电路单元还用以发送第二读取指令序列以指示根据所述第一数据的逻辑分布来从所述第一管理单元中读取所述第一数据。

10.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元发送所述第一读取指令序列以指示根据所述第一数据的所述实体分布来从所述第一管理单元中读取所述第一数据的操作包括：

根据所述第一数据在所述第一管理单元中的实体存储位置来决定所述第一管理单元中多个实体节点的第一读取顺序；以及

根据所述第一读取顺序来读取所述多个实体节点以获得所述第一数据。

11.根据权利要求10所述的存储器存储装置，其中所述存储器控制电路单元发送所述第二读取指令序列以指示根据所述第一数据的所述逻辑分布来从所述第一管理单元中读取所述第一数据的操作包括：

根据所述第一数据所属的至少一逻辑范围来决定所述多个实体节点的第二读取顺序；以及

根据所述第二读取顺序来读取所述多个实体节点以获得所述第一数据。

12.根据权利要求9所述的存储器存储装置，其中所述存储器控制电路单元根据所述第一数据的所述数据分散程度来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的操作包括：

根据计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式，其中所述计数信息反映所述第一数据所对应的至少一管理表格的总数。

13.根据权利要求12所述的存储器存储装置，其中所述存储器控制电路单元根据所述计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的操作包括：

若所述计数信息大于临界值，将读取所述第一数据的所述模式决定为所述第一模式；以及

若所述计数信息小于所述临界值，将读取所述第一数据的所述模式决定为所述第二模式。

14.根据权利要求13所述的存储器存储装置，其中所述存储器控制电路单元还用以根据所述第一管理单元中的实体节点的总数来决定所述临界值。

15.根据权利要求12所述的存储器存储装置，其中所述存储器控制电路单元还用以：

获得对应于所述第一管理单元的表格比特映射信息；

统计所述表格比特映射信息中的第一比特的总数；以及

根据所述第一比特的所述总数来决定所述计数信息。

16.根据权利要求9所述的存储器存储装置，其中在读取所述第一数据后，所述存储器控制电路单元还用以发送写入指令序列以指示根据读取所述第一数据的所述模式将所读取的所述第一数据程序化至所述多个管理单元中的第二管理单元，并且

所述存储器控制电路单元还用以发送抹除指令序列以指示抹除所述第一管理单元。

17.一种存储器控制电路单元，用于控制可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个管理单元，其中所述存储器控制电路单元包括：

主机接口，用以连接至主机系统；

存储器接口，用以连接至所述可复写式非易失性存储器模块；以及

存储器管理电路，连接至所述主机接口与所述存储器接口，

其中所述存储器管理电路用以根据所述多个管理单元中的第一管理单元中的第一数据的数据分散程度来决定读取所述第一数据的模式是第一模式或第二模式，

若读取所述第一数据的所述模式被决定为所述第一模式，所述存储器管理电路还用以发送第一读取指令序列以指示根据所述第一数据的实体分布来从所述第一管理单元中读取所述第一数据，并且

若读取所述第一数据的所述模式被决定为所述第二模式，所述存储器管理电路还用以发送一第二读取指令序列以指示根据所述第一数据的逻辑分布来从所述第一管理单元中读取所述第一数据。

18.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路发送所述第一读取指令序列以指示根据所述第一数据的所述实体分布来从所述第一管理单元中读取所述第一数据的操作包括：

根据所述第一数据在所述第一管理单元中的实体存储位置来决定所述第一管理单元中多个实体节点的第一读取顺序；以及

根据所述第一读取顺序来读取所述多个实体节点以获得所述第一数据。

19.根据权利要求18所述的存储器控制电路单元，其中所述存储器管理电路发送所述第二读取指令序列以指示根据所述第一数据的所述逻辑分布来从所述第一管理单元中读取所述第一数据的操作包括：

根据所述第一数据所属的至少一逻辑范围来决定所述多个实体节点的第二读取顺序；以及

根据所述第二读取顺序来读取所述多个实体节点以获得所述第一数据。

20.根据权利要求17所述的存储器控制电路单元，其中所述存储器管理电路根据所述第一数据的所述数据分散程度来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的操作包括：

根据计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式，其中所述计数信息反映所述第一数据所对应的至少一管理表格的总数。

21.根据权利要求20所述的存储器控制电路单元，其中所述存储器管理电路根据所述计数信息来决定读取所述第一数据的所述模式是所述第一模式或所述第二模式的操作包括：

若所述计数信息大于临界值，将读取所述第一数据的所述模式决定为所述第一模式；以及

若所述计数信息小于所述临界值，将读取所述第一数据的所述模式决定为所述第二模式。

22.根据权利要求21所述的存储器控制电路单元，其中所述存储器管理电路还用以根据所述第一管理单元中的实体节点的总数来决定所述临界值。

23.根据权利要求20所述的存储器控制电路单元，其中所述存储器管理电路还用以：

获得对应于所述第一管理单元的表格比特映射信息；

统计所述表格比特映射信息中的第一比特的总数；以及

根据所述第一比特的所述总数来决定所述计数信息。

24.根据权利要求17所述的存储器控制电路单元，其中在读取所述第一数据后，所述存储器管理电路还用以发送写入指令序列以指示根据读取所述第一数据的所述模式将所读取的所述第一数据程序化至所述多个管理单元中的第二管理单元，并且

所述存储器管理电路还用以发送抹除指令序列以指示抹除所述第一管理单元。

Images