CN112433973B - 固态硬盘簇jbof的链路协商方法、装置、设备及存储介质 - Google Patents

固态硬盘簇jbof的链路协商方法、装置、设备及存储介质 Download PDF

Info

Publication number
CN112433973B
CN112433973B CN202011261764.8A CN202011261764A CN112433973B CN 112433973 B CN112433973 B CN 112433973B CN 202011261764 A CN202011261764 A CN 202011261764A CN 112433973 B CN112433973 B CN 112433973B
Authority
CN
China
Prior art keywords
jbof
solid state
disk cluster
state disk
cable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011261764.8A
Other languages
English (en)
Other versions
CN112433973A (zh
Inventor
朱绍霞
张中云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011261764.8A priority Critical patent/CN112433973B/zh
Publication of CN112433973A publication Critical patent/CN112433973A/zh
Application granted granted Critical
Publication of CN112433973B publication Critical patent/CN112433973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Abstract

本发明公开了一种固态硬盘簇JBOF的链路协商方法、装置、设备及存储介质。所述方法包括：检测机头端线缆的第一在位状态，并根据所述第一在位状态配置机头端的下行口打开或关闭；检测固态硬盘簇JBOF端线缆的第二在位状态，并根据所述第二在位状态配置固态硬盘簇JBOF端上电或下电；响应于确认机头端的下行口打开且固态硬盘簇JBOF端上电，则对机头端与固态硬盘簇JBOF端之间的线缆进行PCIE链路协商。本发明的方案实现了仅在下行口打开且固态硬盘簇JBOF端供电时对线缆进行PCIE链路协商，从而无需对线缆插拔的限制或者人工的干预，降低了机头或者JBOF的PCIE状态机进入异常无法跳出的风险，显著的提高了链路协商的成功率。

Description

固态硬盘簇JBOF的链路协商方法、装置、设备及存储介质
技术领域
本发明涉及存储技术领域，更具体地涉及一种固态硬盘簇JBOF的链路协商方法、装置、设备及存储介质。
背景技术
随着信息科技的发展，存储系统的应用需求越来越大，日益增加的业务量对存储系统的稳定性、可靠性、安全性、传输效率等方面要求越来越高。而存储所支持的盘有机械硬盘，SAS(Serial Attached SCSI，串行连接SCSI接口)盘和目前速率最快的NVMe(Non-Volatile Memory express，非易失性高速传输总线)盘。目前机械硬盘和SAS盘都有成熟的方案做了机头和支持热拔插的JBOD(Just a Bunch Of Disks，磁盘簇)，而速率更快的NVMe盘都有推出机头，而固态硬盘簇JBOF((Just Bunch of Flash SSD) 只有部分厂商做了，并且很多不支持热拔插，或者对于线缆的拔插做了各种限制来保证机头和JBOF之间的PCIE(Peripheral Component Interconnect Express，高速串行计算机扩展总线)链路能够协商成功。
现有JBOF的协商方式导致了JBOF的热拔插很不方便，或者说是片面的支持了热拔插，这主要是由于PCIE协议的特性和目前的技术决定的。 JBOF和机头的带宽一般设计都会在X16以上，而一根线缆最大带宽是X4 的，这就要求至少要设计4根线缆。线缆热插入时，只能一根一根的插入，机头驱动和JBOF的pcie switch检测到可以协商链路之后，就会进行链路协商，所以即便手速快，也最多只能协商到X8。而如果机头驱动干预重新协商，这时又不能知道JBOF端的线缆全部插入，所以由部分是在用户手册中规定线缆必须先插入JBOF端，操作不便。此外，还有一种方案是几根线缆就协商几个x4链路，但是这样就必须把JBOF端的盘平均分配给4个链路，其实是降低了机头与PCIE switch之间的带宽，降低了效率。
发明内容
有鉴于此，有必要针对以上技术问题给出一种无需做线缆拔插的限制或者线缆拔插后不需要人工的干预的一种固态硬盘簇JBOF的链路协商方法、装置、设备及存储介质。
根据本发明的第一方面，提供了一种固态硬盘簇JBOF的链路协商方法，所述方法包括：
检测机头端线缆的第一在位状态，并根据所述第一在位状态配置机头端的下行口打开或关闭；
检测固态硬盘簇JBOF端线缆的第二在位状态，并根据所述第二在位状态配置固态硬盘簇JBOF端上电或下电；
响应于确认机头端的下行口打开且固态硬盘簇JBOF端上电，则对机头端与固态硬盘簇JBOF端之间的线缆进行PCIE链路协商。
在其中一个实施例中，所述机头与固态硬盘簇JBOF之间的线缆为多根。
在其中一个实施例中，所述检测机头端线缆的第一在位状态，并根据所述第一在位状态配置机头端的下行口打开或关闭的步骤包括：
获取机头端每根线缆的在位状态；
响应于机头端的多根线缆均在位，则将机头端的下行口配置为打开；
响应于机头端的至少一根线缆不在位，则将机头端的下行口配置为关闭。
在其中一个实施例中，所述检测固态硬盘簇JBOF端线缆的第二在位状态，并根据所述第二在位状态配置固态硬盘簇JBOF端上电或下电的步骤包括：
获取固态硬盘簇JBOF端每根线缆的在位状态；
响应于固态硬盘簇JBOF端的多根线缆均在位，则将固态硬盘簇JBOF 端的主板配置为上电；
响应于固态硬盘簇JBOF端的至少一根线缆不在位，则将固态硬盘簇 JBOF端的主板配置为下电。
在其中一个实施例中，所述方法还包括：
通过机头端监测所述PCIE链路协商状态；
响应于机头端监测到协商状态异常，则机头端强制重新训练PCIE链路。
在其中一个实施例中，所述方法还包括：
分别监测机头端和固态硬盘簇JBOF端的多根线缆是否存在热拔出；
响应于机头端的至少一根线缆热拔出，则将机头端的下行口配置为关闭；
响应于固态硬盘簇JBOF端的至少一根线缆热拔出，则将固态硬盘簇 JBOF端的主板配置为下电。
在其中一个实施例中，每根线缆的带宽为X1、X2或X4。
根据本发明的第二方面，提供了一种固态硬盘簇JBOF的链路协商装置，所述装置包括：
机头端检测模块，用于检测机头端线缆的第一在位状态，并根据所述第一在位状态配置机头端的下行口打开或关闭；
固态硬盘簇JBOF端检测模块，用于检测固态硬盘簇JBOF端线缆的第二在位状态，并根据所述第二在位状态配置固态硬盘簇JBOF端上电或下电；
链路协商模块，用于在确认所述机头端的下行口打开且固态硬盘簇 JBOF端上电时，则对机头端与固态硬盘簇JBOF端之间的线缆进行PCIE 链路协商。
根据本发明的第三方面，还提供了一种计算机设备，该计算机设备包括：
至少一个处理器；以及
存储器，存储器存储有可在处理器上运行的计算机程序，处理器执行程序时执行前述的固态硬盘簇JBOF的链路协商方法。
根据本发明的第四方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有计算机程序，计算机程序被处理器执行时执行前述的固态硬盘簇JBOF的链路协商方法。
上述一种固态硬盘簇JBOF的链路协商方法，通过分别检测机头端和固态硬盘簇JBOF端的线缆在位状态，并根据检测的机头端和固态硬盘簇 JBOF端各自的线缆在位状态分别配置机头端的下行口和固态硬盘簇JBOF 端的供电，从而实现了仅在下行口打开且固态硬盘簇JBOF端供电时对线缆进行PCIE链路协商，从而无需对线缆插拔的限制或者人工的干预，降低了机头或者JBOF的PCIE状态机进入异常无法跳出的风险，显著的提高了链路协商的成功率。
此外，本发明还提供了一种固态硬盘簇JBOF的链路协商装置、一种计算机设备和一种计算可读存储介质，同样能实现上述技术效果，这里不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为本发明一个实施例中提供的一种固态硬盘簇JBOF的链路协商方法的流程示意图；
图2为本发明另一个实施例中提供的四根线缆连接机头与固态硬盘簇 JBOF的拓扑结构示意图；
图3为本发明另一个实施例中提供的一种固态硬盘簇JBOF的链路协商装置的结构示意图；
图4为本发明另一个实施例中算机设备的内部结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
在一个实施例中，请参照如图1所示，提供了一种固态硬盘簇JBOF 的链路协商方法，具体地该方法包括以下步骤：
S100，检测机头端线缆的第一在位状态，并根据所述第一在位状态配置机头端的下行口打开或关闭；
S200，检测固态硬盘簇JBOF端线缆的第二在位状态，并根据所述第二在位状态配置固态硬盘簇JBOF端上电或下电；
S300，响应于确认机头端的下行口打开且固态硬盘簇JBOF端上电，则对机头端与固态硬盘簇JBOF端之间的线缆进行PCIE链路协商。
上述一种固态硬盘簇JBOF的链路协商方法，通过分别检测机头端和固态硬盘簇JBOF端的线缆在位状态，并根据检测的机头端和固态硬盘簇 JBOF端各自的线缆在位状态分别配置机头端的下行口和固态硬盘簇JBOF 端的供电，从而实现了仅在下行口打开且固态硬盘簇JBOF端供电时对线缆进行PCIE链路协商，从而无需对线缆插拔的限制或者人工的干预，降低了机头或者JBOF的PCIE状态机进入异常无法跳出的风险，显著的提高了链路协商的成功率。
在又一个实施例中，所述机头与固态硬盘簇JBOF之间的线缆为多根。举例来说，请参照图2，图2示出了四根线缆连接机头与固态硬盘簇JBOF 的拓扑结构示意图，机头端与固态硬盘簇JBOF端的PCIE链路即由四根线缆共同组成；较佳的，每根线缆的带宽为X1、X2或X4。可以理解的是以上四根线缆仅用于举例说明，在具体实施过程中线缆的数量可根据用户的需求设定，不应理解为对本发明实施例的限制。
在又一个实施例中，在前述实施例的基础上，前述步骤100具体包括以下子步骤：
S110，获取机头端每根线缆的在位状态；
S120，响应于机头端的多根线缆均在位，则将机头端的下行口配置为打开；
S130，响应于机头端的至少一根线缆不在位，则将机头端的下行口配置为关闭。
在又一个实施例中，在前述实施例的基础上，前述步骤200具体包括以下子步骤：
S210，获取固态硬盘簇JBOF端每根线缆的在位状态；
S220，响应于固态硬盘簇JBOF端的多根线缆均在位，则将固态硬盘簇 JBOF端的主板配置为上电；
S230，响应于固态硬盘簇JBOF端的至少一根线缆不在位，则将固态硬盘簇JBOF端的主板配置为下电。
在另一个实施例中，在前述实施例的基础上，本发明提供的一种固态硬盘簇JBOF的链路协商方法还包括以下步骤：
S410，通过机头端监测所述PCIE链路协商状态；
S420，响应于机头端监测到协商状态异常，则机头端强制重新训练PCIE 链路。
在另一个实施例中，本发明提供的一种固态硬盘簇JBOF的链路协商方法还包括以下步骤：
S510，分别监测机头端和固态硬盘簇JBOF端的多根线缆是否存在热拔出；
S520，响应于机头端的至少一根线缆热拔出，则将机头端的下行口配置为关闭；
S530，响应于固态硬盘簇JBOF端的至少一根线缆热拔出，则将固态硬盘簇JBOF端的主板配置为下电。
上述一种固态硬盘簇JBOF的链路协商方法，通过在持续监测机头端和固态硬盘簇JBOF端的多根线缆是否存在热拔出，并在存在线缆热拔出及时断掉链路，以便重新连接时能够再次进行链路协商，能够很好的支持热拔插。
在又一个实施例中，请继续参照图2所示，为了便于理解本发明的技术方案，下面以固态硬盘簇JBOF与机头间采用X16带宽为进行举例说明，每根线缆采用X4带宽，即使用线缆1、线缆2、线缆3和线缆4连接机头和固态硬盘簇JBOF，具体可以采用以下方式实施：
步骤一，机头的系统软件或者驱动检测机头侧线缆1至线缆4的在位情况，假设有线缆不在位时，默认下行口是关闭disable。
步骤二，JBOF端的CPLD检测线缆1至线缆4在位情况，线缆不全时 (线缆1至线缆4中至少有一个不在位)，默认JBOF的主板是不上电的。
步骤三，机头检测到线缆1至线缆4全都在位，则将下行口打开enable， JBOF端检测到线缆1至线缆4全都在位后，则对JBOF的主板进行上电。
步骤四，JBOF端上电和机头的下行口打开enable两个条件都满足后，则进行PCIE链路的协商。
步骤五，PCIE链路开始协商后，机头的驱动开始监测链路的协商情况，在协商出问题时，机头驱动主动干预下链路协商，强制将机头PCIE状态机拉至retraining进行重新训练链路(例如进行1到3次的retraining)，确保链路训练达到设计要求。
步骤六，机头和JBOF端继续监测线缆1至线缆4的在位情况，如检测到任意一根线缆有热拔出，则机头进行下行口的关闭disable，JBOF将主板断电，等待线缆1至线缆4全部在位后再进行链路协商，避免有些PCIE switch芯片不支持中间lane、不支持热断开而导致状态机进入无法修复的状态，最终短时间产生海量的状态，将系统内核打死。
本发明方法采用了机头和JBOF共同检测两台设备之间的线缆在位情况，来控制机头PCIE的下行口打开/关闭，以及JBOF主板的上/下电来干预PCIE链路协商的时机；一方面，在机头侧检测到线缆在位不全时，下行口置为关闭，线缆全部在位时下行口置为打开，另一方面，在JBOF侧检测到线缆在位不全时，给JBOF主板断电，线缆全部在位时给JBOF主板上电。机头下行口处于打开且JBOF处于上电状态时，PCIE链路才会进行协商。确保PCIE链路在进行协商时，线缆插入处于稳定状态。此外，机头的驱动再进行链路协商情况的监控，如链路协商不满足设计需求，再进行retraining 尝试将链路进行修复，这样多根线缆的PCIE链路协商能够一次完成。
在另一个实施例中，请参照图3所示，本发明还提供了一种固态硬盘簇JBOF的链路协商装置60，所述装置包括：
机头端检测模块61，用于检测机头端线缆的第一在位状态，并根据所述第一在位状态配置机头端的下行口打开或关闭；
固态硬盘簇JBOF端检测模块62，用于检测固态硬盘簇JBOF端线缆的第二在位状态，并根据所述第二在位状态配置固态硬盘簇JBOF端上电或下电；
链路协商模块63，用于在确认所述机头端的下行口打开且固态硬盘簇 JBOF端上电时，则对机头端与固态硬盘簇JBOF端之间的线缆进行PCIE 链路协商。
需要说明的是，关于基于固态硬盘簇JBOF的链路协商装置的具体限定可以参见上文中对于基于固态硬盘簇JBOF的链路协商方法的限定，在此不再赘述。上述基于固态硬盘簇JBOF的链路协商装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
根据本发明的另一方面，提供了一种计算机设备，该计算机设备可以是服务器，其内部结构图请参照图4所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口和数据库。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时实现以上所述的基于固态硬盘簇JBOF的链路协商方法。
根据本发明的又一方面，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以上所述的基于固态硬盘簇JBOF的链路协商方法。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM (EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种固态硬盘簇JBOF的链路协商方法，其特征在于，所述方法包括：
检测机头端线缆的第一在位状态，并根据所述第一在位状态配置机头端的下行口打开或关闭；
检测固态硬盘簇JBOF端线缆的第二在位状态，并根据所述第二在位状态配置固态硬盘簇JBOF端上电或下电；
响应于确认机头端的下行口打开且固态硬盘簇JBOF端上电，则对机头端与固态硬盘簇JBOF端之间的线缆进行PCIE链路协商；
所述机头与固态硬盘簇JBOF之间的线缆为多根；
所述检测机头端线缆的第一在位状态，并根据所述第一在位状态配置机头端的下行口打开或关闭的步骤包括：
获取机头端每根线缆的在位状态；
响应于机头端的多根线缆均在位，则将机头端的下行口配置为打开；
响应于机头端的至少一根线缆不在位，则将机头端的下行口配置为关闭；
所述检测固态硬盘簇JBOF端线缆的第二在位状态，并根据所述第二在位状态配置固态硬盘簇JBOF端上电或下电的步骤包括：
获取固态硬盘簇JBOF端每根线缆的在位状态；
响应于固态硬盘簇JBOF端的多根线缆均在位，则将固态硬盘簇JBOF端的主板配置为上电；
响应于固态硬盘簇JBOF端的至少一根线缆不在位，则将固态硬盘簇JBOF端的主板配置为下电。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
通过机头端监测所述PCIE链路协商状态；
响应于机头端监测到协商状态异常，则机头端强制重新训练PCIE链路。
3.根据权利要求1所述的方法，其特征在于，所述方法还包括：
分别监测机头端和固态硬盘簇JBOF端的多根线缆是否存在热拔出；
响应于机头端的至少一根线缆热拔出，则将机头端的下行口配置为关闭；
响应于固态硬盘簇JBOF端的至少一根线缆热拔出，则将固态硬盘簇JBOF端的主板配置为下电。
4.根据权利要求1-3任意一项所述的方法，其特征在于，每根线缆的带宽为X1、X2或X4。
5.一种固态硬盘簇JBOF的链路协商装置，其特征在于，所述装置包括：
机头端检测模块，用于检测机头端线缆的第一在位状态，并根据所述第一在位状态配置机头端的下行口打开或关闭；
固态硬盘簇JBOF端检测模块，用于检测固态硬盘簇JBOF端线缆的第二在位状态，并根据所述第二在位状态配置固态硬盘簇JBOF端上电或下电；
链路协商模块，用于在确认所述机头端的下行口打开且固态硬盘簇JBOF端上电时，则对机头端与固态硬盘簇JBOF端之间的线缆进行PCIE链路协商；
所述机头与固态硬盘簇JBOF之间的线缆为多根；
所述机头端检测模块进一步用于：
获取机头端每根线缆的在位状态；
响应于机头端的多根线缆均在位，则将机头端的下行口配置为打开；
响应于机头端的至少一根线缆不在位，则将机头端的下行口配置为关闭；
所述固态硬盘簇JBOF端检测模块进一步用于：
获取固态硬盘簇JBOF端每根线缆的在位状态；
响应于固态硬盘簇JBOF端的多根线缆均在位，则将固态硬盘簇JBOF端的主板配置为上电；
响应于固态硬盘簇JBOF端的至少一根线缆不在位，则将固态硬盘簇JBOF端的主板配置为下电。
6.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器中运行的计算机程序，所述处理器执行所述程序时执行权利要求1-4任意一项所述的方法。
7.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求1-4任意一项所述的方法。
CN202011261764.8A 2020-11-12 2020-11-12 固态硬盘簇jbof的链路协商方法、装置、设备及存储介质 Active CN112433973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011261764.8A CN112433973B (zh) 2020-11-12 2020-11-12 固态硬盘簇jbof的链路协商方法、装置、设备及存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011261764.8A CN112433973B (zh) 2020-11-12 2020-11-12 固态硬盘簇jbof的链路协商方法、装置、设备及存储介质

Publications (2)

Publication Number Publication Date
CN112433973A CN112433973A (zh) 2021-03-02
CN112433973B true CN112433973B (zh) 2022-12-09

Family

ID=74699903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011261764.8A Active CN112433973B (zh) 2020-11-12 2020-11-12 固态硬盘簇jbof的链路协商方法、装置、设备及存储介质

Country Status (1)

Country Link
CN (1) CN112433973B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113282449A (zh) * 2021-05-08 2021-08-20 山东英信计算机技术有限公司 一种jbof管理方法、装置、设备及可读介质
CN113868181B (zh) * 2021-09-30 2023-07-21 苏州浪潮智能科技有限公司 一种存储设备pcie链路协商方法、系统、设备及介质

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109710025A (zh) * 2019-01-07 2019-05-03 深圳忆联信息系统有限公司 一种固态硬盘的pcie时钟兼容方法、装置、计算机设备及存储介质

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109710025A (zh) * 2019-01-07 2019-05-03 深圳忆联信息系统有限公司 一种固态硬盘的pcie时钟兼容方法、装置、计算机设备及存储介质

Also Published As

Publication number Publication date
CN112433973A (zh) 2021-03-02

Similar Documents

Publication Publication Date Title
CN112433973B (zh) 固态硬盘簇jbof的链路协商方法、装置、设备及存储介质
JP5936498B2 (ja) Ｕｓｂ３．０デバイス及び制御方法
US20040003082A1 (en) System and method for prevention of boot storms in a computer network
WO2021170086A1 (zh) 无线耳机和无线耳机系统
US20210318738A1 (en) Methods and apparatus for enhanced power delivery between devices
CN106032619B (zh) 洗衣机通信方法
US10042800B2 (en) Active USB device and switching method for operating mode thereof
CN105739668A (zh) 一种笔记本电脑的电源管理方法及电源管理系统
CN103577362B (zh) 改善数据传输的方法及其相关计算机系统
WO2023029375A1 (zh) 一种四路服务器电源功耗管理装置
CN106101032B (zh) 一种combo接口自适应以太网接口的方法及装置
CN110370288A (zh) 机器人安全控制方法、装置、设备和存储介质
CN109491486A (zh) 一种切换输出功率的供电方法和供电电路及电子设备
CN108694051A (zh) 基于双系统的升级方法、装置以及存储装置
CN103870564A (zh) 一种数据更新方法及电子设备
WO2017049973A1 (zh) 数据传输控制方法、主机设备、usb设备及系统
CN108254694A (zh) 一种电池工作数据采集方法、系统及存储介质
CN111147401B (zh) 一种phy卡热插拔方法与装置
CN112882759A (zh) 一种控制方法、装置及电子设备
CN103984657A (zh) 接口控制器、外接式电子装置及其控制方法
CN104657318A (zh) 与主机端通信的方法、装置及移动终端
CN113190184B (zh) 一种硬件集群装置及一种存储设备管理方法
JP7211051B2 (ja) ネットワークスイッチおよび回線監視装置
CN114461559A (zh) 热插拔方法、片上系统及计算机设备
JP4432975B2 (ja) パケット通信デバイス、パケット通信方法、およびパケット通信プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant