CN112424941B - 微发光二极管、阵列基板、显示设备和制造阵列基板的方法 - Google Patents

微发光二极管、阵列基板、显示设备和制造阵列基板的方法 Download PDF

Info

Publication number
CN112424941B
CN112424941B CN201980000887.5A CN201980000887A CN112424941B CN 112424941 B CN112424941 B CN 112424941B CN 201980000887 A CN201980000887 A CN 201980000887A CN 112424941 B CN112424941 B CN 112424941B
Authority
CN
China
Prior art keywords
electrode
doped semiconductor
type doped
layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980000887.5A
Other languages
English (en)
Other versions
CN112424941A (zh
Inventor
张振华
汪杨鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN112424941A publication Critical patent/CN112424941A/zh
Application granted granted Critical
Publication of CN112424941B publication Critical patent/CN112424941B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Abstract

提供了一种微发光二极管。微发光二极管包括：基底基板；第一电极，其位于基底基板上；第一类型掺杂半导体层，其位于第一电极的远离基底基板的一侧；量子阱层，其位于第一类型掺杂半导体层的远离第一电极的一侧；第二类型掺杂半导体层，其位于量子阱层的远离第一类型掺杂半导体层的一侧；以及，第二电极，其位于第二类型掺杂半导体层的远离量子阱层的一侧。

Description

微发光二极管、阵列基板、显示设备和制造阵列基板的方法
技术领域
本发明涉及显示技术，更具体地，涉及微发光二极管、阵列基板、显示设备和制造阵列基板的方法。
背景技术
近年来，提出和开发了小型化的光电器件，包括微发光二极管(micro LED，微LED)。基于微LED的显示面板具有高亮度、高对比度、快速响应以及低功耗的优点。基于微LED的显示技术在显示领域中获得了广泛的应用，包括智能电话和智能手表。
发明内容
一方面，本发明提供了一种有机发光二极管(微LED)，包括：
基底基板(base substrate)；第一电极，其位于基底基板上；第一类型掺杂半导体层，其位于第一电极的远离基底基板的一侧；量子阱层，其位于第一类型掺杂半导体层的远离第一电极的一侧；第二类型掺杂半导体层，其位于量子阱层的远离第一类型掺杂半导体层的一侧；以及，第二电极，其位于第二类型掺杂半导体层的远离量子阱层的一侧；其中，第一类型掺杂半导体层在基底基板上的正投影覆盖并且面积大于第一电极在基底基板上的正投影；量子阱层在基底基板上的正投影覆盖并且面积大于第一类型掺杂半导体层在基底基板上的正投影；第二类型掺杂半导体层在基底基板上的正投影覆盖并且面积大于量子阱层在基底基板上的正投影；并且，第二电极在基底基板上的正投影覆盖并且面积大于第二类型掺杂半导体层在基底基板上的正投影。
可选地，微LED沿与第一电极、第一类型掺杂半导体层、量子阱层、第二类型掺杂半导体层和第二电极中的每一个的相交且实质上垂直的平面的截面具有实质上倒梯形的形状。
可选地，微LED还包括保护层，其中保护层位于第一类型掺杂半导体层的周界(perimeter)、量子阱层的周界、第二类型掺杂半导体层的周界和第二电极的周界中的至少一个上。
可选地，保护层位于第一类型掺杂半导体层的外围侧(outer peripheral side)、量子阱层的外围侧、第二类型掺杂半导体层的外围侧和第二电极的外围侧中的每一个上。
可选地，保护层的第一部分位于第一电极的远离量子阱层的一侧，并且保护层的第二部分位于第二电极的远离量子阱层的一侧。
另一方面，本发明提供了一种阵列基板，包括：位于基底基板上的多个微发光二极管(微LED)的阵列；其中，所述多个微LED中的对应一个包括：第一电极，其位于基底基板上；第一类型掺杂半导体层，其位于第一电极的远离基底基板的一侧；量子阱层，其位于第一类型掺杂半导体层的远离第一电极的一侧；第二类型掺杂半导体层，其位于量子阱层的远离第一类型掺杂半导体层的一侧；以及，第二电极，其位于第二类型掺杂半导体层的远离量子阱层的一侧；其中，第一类型掺杂半导体层在基底基板上的正投影覆盖并且面积大于第一电极在基底基板上的正投影；量子阱层在基底基板上的正投影覆盖并且面积大于第一类型掺杂半导体层在基底基板上的正投影；第二类型掺杂半导体层在基底基板上的正投影覆盖并且面积大于量子阱层在基底基板上的正投影；并且，第二电极在基底基板上的正投影覆盖并且面积大于第二类型掺杂半导体层在基底基板上的正投影。
可选地，阵列基板还包括：接合焊盘，其与第一电极接触并且位于第一电极与基底基板之间；其中，在所述多个微LED中的对应一个中，接合焊盘的体积不大于第一电极、第一类型掺杂半导体层、量子阱层、第二类型掺杂半导体层和第二电极的总体积的一半。
可选地，在所述多个微LED中的对应一个中，微LED沿与第一电极、第一类型掺杂半导体层、量子阱层、第二类型掺杂半导体层和第二电极中的每一个的相交且实质上垂直的平面的截面具有实质上倒梯形的形状。
可选地，阵列基板还包括：多个薄膜晶体管的阵列，其位于基底基板上；像素限定层，其限定多个子像素孔；绝缘层，其位于像素限定层的远离基底基板的一侧；以及，公共电极层，其位于绝缘层的远离基底基板的一侧；其中，所述多个薄膜晶体管中的对应一个的漏电极电连接至所述多个微LED中的对应一个的第一电极；并且，公共电极层是电连接至所述多个微LED中的对应一个的第二电极的单一层(unitary layer)。
另一方面，本发明提供了一种显示设备，其包括本文所述的或通过本文所述方法制造的阵列基板以及与阵列基板电连接的一个或多个集成电路。
另一方面，本发明提供了一种制造阵列基板的方法，包括：在基底基板上形成多个微发光二极管(微LED)；其中，形成所述多个微LED中的对应一个包括：在基底基板上形成第一电极；在第一电极的远离基底基板的一侧形成第一类型掺杂半导体层；在第一类型掺杂半导体层的远离第一电极的一侧形成量子阱层；在量子阱层的远离第一类型掺杂半导体层的一侧形成第二类型掺杂半导体层；以及，在第二类型掺杂半导体层的远离量子阱层的一侧形成第二电极；其中，第一类型掺杂半导体层在基底基板上的正投影覆盖并且面积大于第一电极在基底基板上的正投影；量子阱层在基底基板上的正投影覆盖并且面积大于第一类型掺杂半导体层在基底基板上的正投影；第二类型掺杂半导体层在基底基板上的正投影覆盖并且面积大于量子阱层在基底基板上的正投影；并且，第二电极在基底基板上的正投影覆盖并且面积大于第二类型掺杂半导体层在基底基板上的正投影。
可选地，在形成所述多个微LED之前，所述方法还包括：通过提供生长层来形成第一中间基板；在生长层上形成第二类型掺杂半导体材料层；在第二类型掺杂半导体材料层的远离生长层的一侧形成量子阱材料层；在量子阱材料层的远离第二类型掺杂半导体材料层的一侧形成第一类型掺杂半导体材料层；以及，在第一类型掺杂半导体材料层的远离量子阱材料层的一侧形成第一电极材料层。
可选地，在形成第一中间基板之后，所述方法还包括：将第一中间基板附接至支承件，使得第一电极材料层附接至支承件的表面，并且生长层位于第一电极材料层的远离支承件的一侧；移除生长层从而暴露第二类型掺杂半导体材料层的表面；以及，在第二类型掺杂半导体材料层的远离量子阱材料层的一侧形成第二电极材料层，从而形成第二中间基板。
可选地，所述方法还包括：蚀刻第二中间基板以形成所述多个微LED；其中，蚀刻第二中间基板以使得：第一类型掺杂半导体层在支承件上的正投影覆盖并且面积大于第一电极在支承件上的正投影；量子阱层在支承件上的正投影覆盖并且面积大于第一类型掺杂半导体层在支承件上的正投影；第二类型掺杂半导体层在支承件上的正投影覆盖并且面积大于量子阱层在支承件上的正投影；并且第二电极在支承件上的正投影覆盖并且面积大于第二类型掺杂半导体层在支承件上的正投影。
可选地，支承件包括牺牲层，第一中间基板附接至支承件以使得第一电极材料层附接至牺牲层的表面，并且生长层位于第一电极材料层的远离牺牲层的一侧；在蚀刻第二中间基板之后，所述方法还包括：蚀刻牺牲层以部分地移除牺牲层以形成减小牺牲层，牺牲层的位于所述多个微LED中的相邻微LED之间的部分被移除，第二电极在支承件上的正投影覆盖并且面积大于减小牺牲层在支承件上的正投影；以及，形成保护层，所述保护层实质上覆盖第一类型掺杂半导体层的周界、量子阱层的周界和第二类型掺杂半导体层的周界的全部，并且至少部分地覆盖第一电极和第二电极。
可选地，所述方法还包括：在第一电极的远离支承件的一侧形成致密金属块；其中，致密金属块电连接至第一电极；并且，在所述多个微LED中的对应一个中，致密金属块的重量大于第一电极、第一类型掺杂半导体层、量子阱层、第二类型掺杂半导体层和第二电极的总重量的至少两倍；并且，在所述多个微LED中的对应一个中，致密金属块的体积不大于第一电极、第一类型掺杂半导体层、量子阱层、第二类型掺杂半导体层和第二电极的总体积的一半。
可选地，在形成致密金属块之后，所述方法还包括：从支承件移除所述多个微LED；提供目标基板；以及，将所述多个微LED布置至目标基板上。
可选地，将所述多个微LED布置至目标基板上包括：在目标基板上方提供引导板，所述引导板具有分别与目标基板中的多个目标区域对准的多个开口；以及，将所述多个微LED布置在引导板上以将所述多个微LED分别引导通过所述多个开口，并引导至所述多个目标区域上。
可选地，所述多个微LED中的对应一个布置在目标基板上，以使得致密金属块与目标基板中的所述多个目标区域中的对应一个中的接触焊盘直接接触。
可选地，所述方法还包括：加热目标基板以将致密金属块转换为与接触焊盘焊接的接合焊盘；其中，接合焊盘与第一电极直接接触并且位于第一电极与目标基板之间；并且，在所述多个微LED中的对应一个中，接合焊盘的体积不大于第一电极、第一类型掺杂半导体层、量子阱层、第二类型掺杂半导体层和第二电极的总体积的一半。
可选地，布置所述多个微LED中的错位的微LED，以使得错位的微LED的致密金属块不与所述多个目标区域中的相应一个中的接触焊盘直接接触；并且，在加热目标基板之后，所述方法还包括：从目标基板移除错位的微LED。
另一方面，本发明提供了一种显示基板，其包括通过本文所述方法制造的阵列基板以及与阵列基板连接的一个或多个集成电路。
附图说明
以下附图仅为根据所公开的各种实施例的用于示意性目的的示例，而不旨在限制本发明的范围。
图1是根据本公开的一些实施例中的微发光二极管的截面图。
图2是根据本公开的一些实施例中的微发光二极管的截面的示意表示。
图3是根据本公开的一些实施例中的阵列基板的截面图。
图4是根据本公开的一些实施例中的围绕阵列基板中的多个微发光二极管中的对应一个的结构的放大图。
图5A至图5N示出了根据本公开的一些实施例中的制造阵列基板的方法。
图6A至图6F示出了根据本公开的一些实施例中的制造阵列基板的方法。
具体实施方式
现在将参照以下实施例更具体地描述本公开。需注意，以下对一些实施例的描述仅针对示意和描述的目的而呈现于此。其不旨在是穷尽性的或者受限为所公开的确切形式。
在制造微发光二极管(微LED)显示面板时，需要将每个微LED从生长基板转移到目标基板。考虑到显示面板包括数千个至数百万个微LED，取放转移过程(pick-and-placetransfer process)是极其耗时的，因此而不适于大规模制造微LED显示面板。对取放转移的一种改进是使用打印头来一次转移多个微LED。然而，使用打印头转移大量微LED的过程相当复杂且耗时。此外，在取放转移或利用打印头的转移过程中，频繁地出现微LED与目标基板中的接合触点对不准，导致显示面板的缺陷。
因此，本公开特别提供了微发光二极管、阵列基板、显示设备和制造阵列基板的方法，其实质上消除了由于相关技术的限制和缺陷而导致的问题中的一个或多个。一方面，本公开提供了一种微发光二极管(微LED)。在一些实施例中，微发光二极管包括：基底基板；第一电极，其位于基底基板上；第一类型掺杂半导体层，其位于第一电极的远离基底基板的一侧；量子阱层，其位于第一类型掺杂半导体层的远离第一电极的一侧；第二类型掺杂半导体层，其位于量子阱层的远离第一类型掺杂半导体层的一侧；以及，第二电极，其位于第二类型掺杂半导体层的远离量子阱层的一侧。可选地，第一类型掺杂半导体层在基底基板上的正投影覆盖并且面积大于第一电极在基底基板上的正投影。可选地，量子阱层在基底基板上的正投影覆盖并且面积大于第一类型掺杂半导体层在基底基板上的正投影。可选地，第二类型掺杂半导体层在基底基板上的正投影覆盖并且面积大于量子阱层在基底基板上的正投影。可选地，第二电极在基底基板上的正投影覆盖并且面积大于第二类型掺杂半导体层在基底基板上的正投影。可选地，基底基板是具有多个薄膜晶体管的阵列基板的基底基板。可选地，第一类型掺杂半导体层是p掺杂半导体层，并且第二类型掺杂半导体层是n掺杂半导体层。可选地，第一类型掺杂半导体层是n掺杂半导体层，并且第二类型掺杂半导体层是p掺杂半导体层。可选地，p掺杂半导体层是p掺杂GaN层，并且n掺杂半导体层是n掺杂GaN层。
图1是根据本公开的一些实施例中的微发光二极管的截面图。参照图1，在一些实施例中，微LED包括：基底基板10；第一电极20，其位于基底基板10上；第一类型掺杂半导体层30，其位于第一电极20的远离基底基板10的一侧；量子阱层40(例如，多量子阱层)，其位于第一类型掺杂半导体层30的远离第一电极20的一侧；第二类型掺杂半导体层50，其位于量子阱层40的远离第一类型掺杂半导体层30的一侧；以及，第二电极60，其位于第二类型掺杂半导体层50的远离量子阱层40的一侧。可选地，第一类型掺杂半导体层30在基底基板10上的正投影覆盖并且面积大于第一电极20在基底基板10上的正投影。可选地，量子阱层40在基底基板10上的正投影覆盖并且面积大于第一类型掺杂半导体层30在基底基板10上的正投影。可选地，第二类型掺杂半导体层50在基底基板10上的正投影覆盖并且面积大于量子阱层40在基底基板10上的正投影。可选地，第二电极60在基底基板10上的正投影覆盖并且面积大于第二类型掺杂半导体层50在基底基板10上的正投影。
图1是沿与第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60中的每一个的相交且实质上垂直的平面的截面图。该截面可具有各种适当形状。图2是根据本公开的一些实施例中的微发光二极管的截面的示意表示。参照图2，该截面具有：第一侧S1，其靠近基底基板10；第二侧S2，其与第一侧S1相对并且位于第一侧的远离基底基板10的一侧；第三侧S3，其连接第一侧S1和第二侧S2；以及第四侧S4，其连接第一侧S1和第二侧S2。第三侧S3和第四侧S4是该截面的侧部侧。第二侧S2大于第一侧S1。可选地，第一侧S1和第三侧S3之间形成的第一夹角α1是钝角。可选地，第一侧S1和第四侧S4之间形成的第二夹角α2是钝角。可选地，第二侧S2和第三侧S3之间形成的第三夹角α3是锐角。可选地，第二侧S2和第四侧S4之间形成的第四夹角α4是锐角。可选地，第三侧S3和基底基板10的表面S之间形成的第五夹角α5是锐角。可选地，第四侧S4和基底基板10的表面S之间形成的第六夹角α6是锐角。可选地，如图1所示，微LED沿与第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60中的每一个的相交且实质上垂直的平面的截面具有实质上倒梯形的形状。然而，截面的形状不限于实质上倒梯形的形状。
图3是根据本公开的一些实施例中的阵列基板的截面图。图4是根据本公开的一些实施例中的围绕阵列基板中的多个微发光二极管中的对应一个的结构的放大图。参照图3，在一些实施例中，阵列基板包括多个微发光二极管2。参照图1和图2，在一些实施例中，所述多个微发光二极管2中的对应一个包括：基底基板10；第一电极20，其位于基底基板10上；第一类型掺杂半导体层30，其位于第一电极20的远离基底基板10的一侧；量子阱层40，其位于第一类型掺杂半导体层30的远离第一电极20的一侧；第二类型掺杂半导体层50，其位于量子阱层40的远离第一类型掺杂半导体层30的一侧；以及，第二电极60，其位于第二类型掺杂半导体层50的远离量子阱层40的一侧。可选地，第一类型掺杂半导体层30在基底基板10上的正投影覆盖并且面积大于第一电极20在基底基板10上的正投影。可选地，量子阱层40在基底基板10上的正投影覆盖并且面积大于第一类型掺杂半导体层30在基底基板10上的正投影。可选地，第二类型掺杂半导体层50在基底基板10上的正投影覆盖并且面积大于量子阱层40在基底基板10上的正投影。可选地，第二电极60在基底基板10上的正投影覆盖并且面积大于第二类型掺杂半导体层50在基底基板10上的正投影。
参照图3和图4，在一些实施例中，所述多个微发光二极管2中的对应一个还包括：接合焊盘70，其与第一电极20直接接触并且位于第一电极20与基底基板10之间。可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的体积不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总体积(例如，不大于所述总体积的90％、不大于所述总体积的80％、不大于所述总体积的70％、不大于所述总体积的60％、不大于所述总体积的50％、不大于所述总体积的40％、不大于所述总体积的30％、不大于所述总体积的20％、不大于所述总体积的10％、不大于所述总体积的5％、或不大于所述总体积的1％)。可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的体积不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总体积的一半。可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的体积不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总体积的四分之一。
可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的重量大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总重量(例如，大于所述总重量的1.1倍、大于所述总重量的2倍、大于所述总重量的3倍、大于所述总重量的4倍、大于所述总重量的5倍、大于所述总重量的6倍、大于所述总重量的7倍、大于所述总重量的8倍、大于所述总重量的9倍、大于所述总重量的10倍、或大于所述总重量的20倍)。可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的重量大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总重量的至少两倍。
可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的第一厚度t1不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总厚度t2(例如，不大于总厚度t2的90％、不大于总厚度t2的80％、不大于总厚度t2的70％、不大于总厚度t2的60％、不大于总厚度t2的50％、不大于总厚度t2的40％、不大于总厚度t2的30％、不大于总厚度t2的20％、不大于总厚度t2的10％、不大于总厚度t2的5％、或不大于总厚度t2的1％)。在所述多个微LED 2中的对应一个中，第一厚度t1指的是接合焊盘70沿着实质上垂直于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60中的每一个的方向上的厚度。类似地，在所述多个微LED 2中的对应一个中，总厚度t2是关于实质上垂直于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60中的每一个的方向上的厚度。可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的第一厚度t1不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总厚度t2的一半。可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的第一厚度t1不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总厚度t2的四分之一。
可选地，接合焊盘70的第一宽度w1不大于所述多个微LED 2中的对应一个的最大宽度w2(例如，所述多个微LED 2中的对应一个中的第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60之中的最大宽度)(例如，不大于最大宽度w2的90％、不大于最大宽度w2的80％、不大于最大宽度w2的70％、不大于最大宽度w2的60％、不大于最大宽度w2的50％、不大于最大宽度w2的40％、不大于最大宽度w2的30％、不大于最大宽度w2的20％、不大于最大宽度w2的10％、不大于最大宽度w2的5％、或不大于最大宽度w2的1％)。第一宽度w1指的是接合焊盘70沿着实质上平行于第一电极20与接合焊盘70之间的界面的方向上的宽度。类似地，最大宽度w2是关于实质上平行于第一电极20与接合焊盘70之间的界面的方向上的宽度。可选地，接合焊盘70的第一宽度w1不大于所述多个微LED 2中的对应一个的最大宽度w2(例如，所述多个微LED 2中的对应一个中的第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60之中的最大宽度)的一半。可选地，接合焊盘70的第一宽度w1不大于所述多个微LED 2中的对应一个的最大宽度w2(例如，所述多个微LED 2中的对应一个中的第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60之中的最大宽度)的四分之一。
再次参照图3和图4，在一些实施例中，阵列基板还包括：保护层80，其实质上覆盖第一类型掺杂半导体层30的周界、量子阱层40的周界和第二类型掺杂半导体层50的周界的全部并且至少部分地覆盖第一电极20和第二电极60。可选地，保护层80覆盖第一电极20的周界和第二电极60的周界的全部。可选地，保护层80还覆盖第一电极20的底表面的一部分。可选地，保护层80还覆盖第二电极60的顶表面的一部分。可选地，保护层80位于第一类型掺杂半导体层30的周界、量子阱层40的周界、第二类型掺杂半导体层50的周界和第二电极60的周界中的至少一个上。可选地，保护层80位于第一类型掺杂半导体层30的外围侧、量子阱层40的外围侧、第二类型掺杂半导体层50的外围侧和第二电极60的外围侧中的每一个上。可选地，保护层80的第一部分位于第一电极20的远离量子阱层40的一侧。可选地，保护层80的第二部分位于第二电极60的远离量子阱层40的一侧。
在一些实施例中，阵列基板还包括：位于基底基板10上的多个薄膜晶体管4的阵列；像素限定层5，其限定多个子像素孔SAP；绝缘层6，其位于像素限定层5的远离基底基板10的一侧；以及，公共电极层7，其位于绝缘层6的远离基底基板10的一侧。在一个示例中，基底基板10是薄膜晶体管背板3的基底基板。所述多个薄膜晶体管4中的对应一个的漏电极电连接至所述多个微发光二极管2中的对应一个的第一电极20。可选地，如图3所示，公共电极层7是电连接至所述多个微发光二极管2中的对应一个的第二电极60的单一层。
另一方面，本公开提供了一种制造阵列基板的方法。在一些实施例中，所述方法包括：在基底基板上形成多个微发光二极管(微LED)。在一些实施例中，形成所述多个微LED中的对应一个包括：在基底基板上形成第一电极；在第一电极的远离基底基板的一侧形成第一类型掺杂半导体层；在第一类型掺杂半导体层的远离第一电极的一侧形成量子阱层；在量子阱层的远离第一类型掺杂半导体层的一侧形成第二类型掺杂半导体层；以及，在第二类型掺杂半导体层的远离量子阱层的一侧形成第二电极。可选地，第一类型掺杂半导体层在基底基板上的正投影覆盖并且面积大于第一电极在基底基板上的正投影。可选地，量子阱层在基底基板上的正投影覆盖并且面积大于第一类型掺杂半导体层在基底基板上的正投影。可选地，第二类型掺杂半导体层在基底基板上的正投影覆盖并且面积大于量子阱层在基底基板上的正投影。可选地，第二电极在基底基板上的正投影覆盖并且面积大于第二类型掺杂半导体层在基底基板上的正投影。
图5A至图5N示出了根据本公开的一些实施例中的制造阵列基板的方法。参照图5A，在一些实施例中，所述方法包括：在晶圆100上形成生长层200。可选地，生长层200是用于微LED层的外延生长的氮化镓(GaN)基板。参照图5B，所述方法还包括：在生长层200上形成第二类型掺杂半导体材料层300；在第二类型掺杂半导体材料层300的远离生长层200的一侧形成量子阱材料层400；在量子阱材料层400的远离第二类型掺杂半导体材料层300的一侧形成第一类型掺杂半导体材料层500；以及，在第一类型掺杂半导体材料层500的远离量子阱材料层400的一侧形成第一电极材料层600。形成了第一中间基板IS1。
可使用各种适当材料来制作生长层200。适当的生长层材料的示例包括：硅、蓝宝石、石英、GaN、SiC、和氧化铝。在一个示例中，生长层200由诸如硅的半导体材料制成。
参照图5C，在一些实施例中，将第一中间基板IS1翻转并附接至支承件SP。具体地，在形成第一中间基板IS1之后，所述方法还包括：将第一中间基板IS1附接至支承件SP，使得第一电极材料层600附接至支承件SP的表面，并且生长层200位于第一电极材料层600的远离支承件SP的一侧。可选地，如图5C所示，支承件SP包括牺牲层700，第一中间基板IS1附接至支承件SP以使得第一电极材料层600附接至牺牲层700的表面，并且生长层200位于第一电极材料层600的远离牺牲层700的一侧。
参照图5D，在一些实施例中，所述方法还包括：移除晶圆100，并且移除生长层200(例如，通过蚀刻移除)以暴露第二类型掺杂半导体材料层300的表面。
参照图5E，在一些实施例中，所述方法还包括：在第二类型掺杂半导体材料层300的远离量子阱材料层400的一侧形成第二电极材料层800，从而形成第二中间基板IS2。
参照图5E和图5F，在一些实施例中，所述方法还包括：蚀刻第二中间基板IS2以形成所述多个微发光二极管2。各种适当的蚀刻方法可用于蚀刻第二中间基板IS2。蚀刻方法的示例包括但不限于：反应离子蚀刻(RIE)、深反应离子蚀刻(DRIE)、电感耦合等离子体蚀刻(ICP)、电子回旋共振蚀刻(ECR)、离子束蚀刻和激光加工。各种蚀刻气体可用于干法蚀刻。等离子体蚀刻气体的示例包括但不限于氯化硼(BCl3)和氯(Cl2)。在一些实施例中，利用电感耦合等离子体蚀刻工艺来执行蚀刻第二中间基板IS2的步骤。用于执行电感耦合等离子体刻蚀工艺的等离子体蚀刻气体的示例包括氯化硼(BCl3)、氟化碳(CF4)和氯(Cl2)。
可选地，蚀刻第二中间基板IS2以使得第一类型掺杂半导体层30在基底基板10上的正投影覆盖并且面积大于第一电极20在基底基板10上的正投影。可选地，蚀刻第二中间基板IS2以使得量子阱层40在基底基板10上的正投影覆盖并且面积大于第一类型掺杂半导体层30在基底基板10上的正投影。可选地，蚀刻第二中间基板IS2以使得第二类型掺杂半导体层50在基底基板10上的正投影覆盖并且面积大于量子阱层40在基底基板10上的正投影。可选地，蚀刻第二中间基板IS2以使得第二电极60在基底基板10上的正投影覆盖并且面积大于第二类型掺杂半导体层50在基底基板10上的正投影。
参照图5F和图5G，在一些实施例中，在蚀刻第二中间基板IS2之后，所述方法还包括：蚀刻牺牲层700以部分地移除牺牲层700，从而形成减小牺牲层900。如图5F和图5G所示，牺牲层700的位于所述多个微发光二极管2中的相邻微发光二极管之间的部分被移除。可选地，第二电极60在支承件SP上的正投影覆盖并且面积大于减小牺牲层900在支承件SP上的正投影。将牺牲层700蚀刻成减小牺牲层900使得在后续过程中更易于将所述多个微发光二极管2从支承件SP移除。
参照图5H，在一些实施例中，所述方法还包括：形成保护层80，以实质上覆盖第一类型掺杂半导体层30的周界、量子阱层40的周界和第二类型掺杂半导体层50的周界的全部，并且至少部分地覆盖第一电极20和第二电极60。可选地，保护层80形成为覆盖第一电极20的周界和第二电极60的周界的全部。可选地，保护层80形成为还覆盖第一电极20的底表面的一部分。可选地，保护层80形成为还覆盖第二电极60的顶表面的一部分。可选地，保护层80形成于第一类型掺杂半导体层30的周界、量子阱层40的周界、第二类型掺杂半导体层50的周界和第二电极60的周界中的至少一个上。可选地，保护层80形成于第一类型掺杂半导体层30的外围侧、量子阱层40的外围侧、第二类型掺杂半导体层50的外围侧和第二电极60的外围侧中的每一个上。可选地，保护层80的第一部分形成于第一电极20的远离量子阱层40的一侧。可选地，保护层80的第二部分形成于第二电极60的远离量子阱层40的一侧。
参照图5I，所述方法还包括：在第一电极20的远离支承件SP的一侧形成致密金属块90。致密金属块90形成为电连接至第一电极20。可选地，在所述多个微LED 2中的对应一个中，致密金属块90的重量大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总重量(例如，大于所述总重量的1.1倍、大于所述总重量的2倍、大于所述总重量的3倍、大于所述总重量的4倍、大于所述总重量的5倍、大于所述总重量的6倍、大于所述总重量的7倍、大于所述总重量的8倍、大于所述总重量的9倍、大于所述总重量的10倍、或大于所述总重量的20倍)。可选地，在所述多个微LED 2中的对应一个中，致密金属块90的重量大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总重量的至少两倍。
可选地，在所述多个微LED 2中的对应一个中，致密金属块90的体积不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总体积(例如，不大于所述总体积的90％、不大于所述总体积的80％、不大于所述总体积的70％、不大于所述总体积的60％、不大于所述总体积的50％、不大于所述总体积的40％、不大于所述总体积的30％、不大于所述总体积的20％、不大于所述总体积的10％、不大于所述总体积的5％、或不大于所述总体积的1％)。可选地，在所述多个微LED 2中的对应一个中，致密金属块90的体积不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总体积的一半。可选地，在所述多个微LED 2中的对应一个中，致密金属块90的体积不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总体积的四分之一。
可选地，在所述多个微LED 2中的对应一个中，致密金属块90的第一厚度t1'不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总厚度t2'(例如，不大于总厚度t2的90％、不大于总厚度t2的80％、不大于总厚度t2的70％、不大于总厚度t2的60％、不大于总厚度t2的50％、不大于总厚度t2的40％、不大于总厚度t2的30％、不大于总厚度t2的20％、不大于总厚度t2的10％、不大于总厚度t2的5％、或不大于总厚度t2的1％)。在所述多个微LED 2中的对应一个中，第一厚度t1'指的是致密金属块90沿着实质上垂直于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60中的每一个的方向上的厚度。类似地，在所述多个微LED 2中的对应一个中，总厚度t2'是关于实质上垂直于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60中的每一个的方向上的厚度。可选地，在所述多个微LED 2中的对应一个中，致密金属块90的第一厚度t1'不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总厚度t2'的一半。可选地，在所述多个微LED 2中的对应一个中，致密金属块90的第一厚度t1'不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总厚度t2'的四分之一。
可选地，致密金属块90的第一宽度w1'不大于所述多个微LED 2中的对应一个的最大宽度w2'(例如，所述多个微LED 2中的对应一个中的第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60之中的最大宽度)(例如，不大于最大宽度w2的90％、不大于最大宽度w2的80％、不大于最大宽度w2的70％、不大于最大宽度w2的60％、不大于最大宽度w2的50％、不大于最大宽度w2的40％、不大于最大宽度w2的30％、不大于最大宽度w2的20％、不大于最大宽度w2的10％、不大于最大宽度w2的5％、或不大于最大宽度w2的1％)。第一宽度w1'指的是致密金属块90沿着实质上平行于第一电极20与致密金属块90之间的界面的方向上的宽度。类似地，最大宽度w2'是关于实质上平行于第一电极20与致密金属块90之间的界面的方向上的宽度。可选地，致密金属块90的第一宽度w1'不大于所述多个微LED 2中的对应一个的最大宽度w2'(例如，所述多个微LED 2中的对应一个中的第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60之中的最大宽度)的一半。可选地，致密金属块90的第一宽度w1'不大于所述多个微LED 2中的对应一个的最大宽度w2'(例如，所述多个微LED 2中的对应一个中的第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60之中的最大宽度)的四分之一。
参照图5I和图5J，在一些实施例中，所述方法还包括：从支承件SP移除所述多个微LED 2，例如，通过蚀刻减小牺牲层900或通过使用剥离方法来从支承件SP移除所述多个微LED 2。
参照图5K和图5L，在一些实施例中，所述方法还包括：提供目标基板TS；以及，将所述多个微LED 2布置至目标基板TS上。参照图5K，在一些实施例中，所述方法包括：在目标基板TS上方提供引导板GP(例如，振动筛(shaking sieve))，引导板GP具有分别与目标基板TS中的多个目标区域TR对准的多个开口OP。可选地，所述多个目标区域TR由像素限定层5限定。
参照图5K和图5L，在一些实施例中，所述方法还包括：将所述多个微LED 2布置在引导板GP上以将所述多个微LED 2分别引导通过所述多个开口OP并引导至所述多个目标区域TR上。所述多个微LED 2中的对应一个布置在目标基板TS上以使得致密金属块90与目标基板TS中的所述多个目标区域TR中的对应一个中的接触焊盘CP直接接触。
参照图5L和图5M，在一些实施例中，所述方法还包括：加热目标基板TS以将致密金属块90转换为与接触焊盘CP焊接的接合焊盘70。接合焊盘70与第一电极20直接接触并且位于第一电极20与目标基板TS之间。可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的体积不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总体积(例如，不大于所述总体积的90％、不大于所述总体积的80％、不大于所述总体积的70％、不大于所述总体积的60％、不大于所述总体积的50％、不大于所述总体积的40％、不大于所述总体积的30％、不大于所述总体积的20％、不大于所述总体积的10％、不大于所述总体积的5％、或不大于所述总体积的1％)。可选地，在所述多个微LED2中的对应一个中，接合焊盘70的体积不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总体积的一半。可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的体积不大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总体积的四分之一。
可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的重量大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总重量(例如，大于所述总重量的1.1倍、大于所述总重量的2倍、大于所述总重量的3倍、大于所述总重量的4倍、大于所述总重量的5倍、大于所述总重量的6倍、大于所述总重量的7倍、大于所述总重量的8倍、大于所述总重量的9倍、大于所述总重量的10倍、或大于所述总重量的20倍)。可选地，在所述多个微LED 2中的对应一个中，接合焊盘70的重量大于第一电极20、第一类型掺杂半导体层30、量子阱层40、第二类型掺杂半导体层50和第二电极60的总重量的至少两倍。随后，形成了阵列基板。
参照图5N，在一些实施例中，所述方法还包括：在所述多个微LED 2上形成绝缘层6；以及，在绝缘层6的远离所述多个微LED 2的一侧形成公共电极层7。在一个示例中，目标基板TS是薄膜晶体管阵列基板。可选地，如图5N所示，公共电极层7是电连接至所述多个微发光二极管2中的对应一个的单一层。
图6A至图6F示出了根据本公开的一些实施例中的制造阵列基板的方法。参照图6A，在一些实施例中，在将所述多个微LED 2布置在目标基板TS上的过程中，一些微LED可能错位，使得致密金属块无法与接触焊盘焊接。可选地，如图6A所示，布置所述多个微LED中的错位的微LED 2'以使得错位的微LED 2'的致密金属块不与所述多个目标区域TR中的相应一个中的接触焊盘CP直接接触。
参照图6B，加热目标基板TS以将未错位的微LED的致密金属块90转换为接合焊盘70，并且将该接合焊盘70与接触焊盘CP焊接。接合焊盘70与第一电极20直接接触并且位于第一电极20与目标基板TS之间。对于错位的微LED 2'，错位的微LED 2'的致密金属块90不与接触焊盘CP直接接触，并且未被转换为接合焊盘70。
在一些实施例中，在加热目标基板TS之后，所述方法还包括：从目标基板TS移除错位的微LED 2'。参照图6C，在一个示例中，将目标基板TS翻转倒置。由于错位的微LED 2'未与接合焊盘焊接，因此会从目标基板TS掉落。
参照图6D，在缺失微LED的目标区域中，可以将具有致密金属块90的替换微LED 2”转移(例如，单独地转移)到目标基板TS上。
参照图6E，再次加热目标基板TS以将替换微LED 2”的致密金属块90转换为接合焊盘70，并且将该接合焊盘70与接触焊盘CP焊接。接合焊盘70与替换微LED 2”的第一电极20直接接触并且位于第一电极20与目标基板TS之间。
参照图6F，在一些实施例中，所述方法还包括：在所述多个微LED 2上形成绝缘层6；以及，在绝缘层6的远离所述多个微LED 2的一侧形成公共电极层7。在一个示例中，目标基板TS是薄膜晶体管阵列基板。可选地，如图5N所示，公共电极层7是电连接至所述多个微发光二极管2中的对应一个的单一层。
另一方面，本公开提供了一种显示设备，其具有本文描述的或通过本文描述的方法制造的阵列基板，或者其具有本文描述的或通过本文描述的方法制造的微发光二极管。可选地，显示设备还包括与阵列基板连接的一个或多个集成电路。适当显示设备的示例包括但不限于：电子纸、移动电话、平板计算机、电视、监视器、笔记本计算机、数字相框、GPS等。
出于示意和描述目的已示出对本发明实施例的上述描述。其并非旨在穷举或将本发明限制为所公开的确切形式或示例性实施例。因此，上述描述应当被认为是示意性的而非限制性的。显然，许多修改和变形对于本领域技术人员而言将是显而易见的。选择和描述这些实施例是为了解释本发明的原理和其最佳方式的实际应用，从而使得本领域技术人员能够理解本发明适用于特定用途或所构思的实施方式的各种实施例及各种变型。本发明的范围旨在由所附权利要求及其等同形式限定，其中除非另有说明，否则所有术语以其最宽的合理意义解释。因此，术语“发明”、“本发明”等不一定将权利范围限制为具体实施例，并且对本发明示例性实施例的参考不隐含对本发明的限制，并且不应推断出这种限制。本发明仅由随附权利要求的精神和范围限定。此外，这些权利要求可涉及使用跟随有名词或元素的“第一”、“第二”等术语。这种术语应当理解为一种命名方式而非意在对由这种命名方式修饰的元素的数量进行限制，除非给出具体数量。所描述的任何优点和益处不一定适用于本发明的全部实施例。应当认识到的是，本领域技术人员在不脱离随附权利要求所限定的本发明的范围的情况下可以对所描述的实施例进行变化。此外，本公开中没有元件和组件是意在贡献给公众的，无论该元件或组件是否明确地记载在随附权利要求中。

Claims (21)

1.一种微发光二极管，包括：
基底基板；
第一电极，其位于所述基底基板上；
第一类型掺杂半导体层，其位于所述第一电极的远离所述基底基板的一侧；
量子阱层，其位于所述第一类型掺杂半导体层的远离所述第一电极的一侧；
第二类型掺杂半导体层，其位于所述量子阱层的远离所述第一类型掺杂半导体层的一侧；以及
第二电极，其位于所述第二类型掺杂半导体层的远离所述量子阱层的一侧；
其中，所述第一类型掺杂半导体层在所述基底基板上的正投影覆盖并且面积大于所述第一电极在所述基底基板上的正投影；
所述量子阱层在所述基底基板上的正投影覆盖并且面积大于所述第一类型掺杂半导体层在所述基底基板上的所述正投影；
所述第二类型掺杂半导体层在所述基底基板上的正投影覆盖并且面积大于所述量子阱层在所述基底基板上的所述正投影；并且
所述第二电极在所述基底基板上的正投影覆盖并且面积大于所述第二类型掺杂半导体层在所述基底基板上的所述正投影；
所述微发光二极管还包括接合焊盘，其与所述第一电极接触并且位于所述第一电极与所述基底基板之间；
其中，在所述多个微发光二极管中的所述对应一个中，所述接合焊盘的体积不大于所述第一电极、所述第一类型掺杂半导体层、所述量子阱层、所述第二类型掺杂半导体层和所述第二电极的总体积的一半。
2.根据权利要求1所述的微发光二极管，其中，所述微发光二极管沿与所述第一电极、所述第一类型掺杂半导体层、所述量子阱层、所述第二类型掺杂半导体层和所述第二电极中的每一个的相交且实质上垂直的平面的截面具有实质上倒梯形的形状。
3.根据权利要求1所述的微发光二极管，还包括保护层，其中所述保护层位于所述第一类型掺杂半导体层的周界、所述量子阱层的周界、所述第二类型掺杂半导体层的周界和所述第二电极的周界中的至少一个上。
4.根据权利要求3所述的微发光二极管，其中，所述保护层位于所述第一类型掺杂半导体层的外围侧、所述量子阱层的外围侧、所述第二类型掺杂半导体层的外围侧和所述第二电极的外围侧中的每一个上。
5.根据权利要求4所述的微发光二极管，其中，所述保护层的第一部分位于所述第一电极的远离所述量子阱层的一侧，并且所述保护层的第二部分位于所述第二电极的远离所述量子阱层的一侧。
6.一种阵列基板，包括：位于基底基板上的多个微发光二极管的阵列；
其中，所述多个微发光二极管中的对应一个包括：
第一电极，其位于所述基底基板上；
第一类型掺杂半导体层，其位于所述第一电极的远离所述基底基板的一侧；
量子阱层，其位于所述第一类型掺杂半导体层的远离所述第一电极的一侧；
第二类型掺杂半导体层，其位于所述量子阱层的远离所述第一类型掺杂半导体层的一侧；以及
第二电极，其位于所述第二类型掺杂半导体层的远离所述量子阱层的一侧；
其中，所述第一类型掺杂半导体层在所述基底基板上的正投影覆盖并且面积大于所述第一电极在所述基底基板上的正投影；
所述量子阱层在所述基底基板上的正投影覆盖并且面积大于所述第一类型掺杂半导体层在所述基底基板上的所述正投影；
所述第二类型掺杂半导体层在所述基底基板上的正投影覆盖并且面积大于所述量子阱层在所述基底基板上的所述正投影；并且
所述第二电极在所述基底基板上的正投影覆盖并且面积大于所述第二类型掺杂半导体层在所述基底基板上的所述正投影所述多个微发光二极管中的对应一个还包括：接合焊盘，其与所述第一电极接触并且位于所述第一电极与所述基底基板之间；
其中，在所述多个微发光二极管中的所述对应一个中，所述接合焊盘的体积不大于所述第一电极、所述第一类型掺杂半导体层、所述量子阱层、所述第二类型掺杂半导体层和所述第二电极的总体积的一半。
7.根据权利要求所述的阵列基板，其中，在所述多个微发光二极管中的所述对应一个中，所述微发光二极管沿与所述第一电极、所述第一类型掺杂半导体层、所述量子阱层、所述第二类型掺杂半导体层和所述第二电极中的每一个的相交且实质上垂直的平面的截面具有实质上倒梯形的形状。
8.根据权利要求6或7所述的阵列基板，还包括：
多个薄膜晶体管的阵列，其位于所述基底基板上；
像素限定层，其限定多个子像素孔；
绝缘层，其位于所述像素限定层的远离所述基底基板的一侧；以及
公共电极层，其位于所述绝缘层的远离所述基底基板的一侧；
其中，所述多个薄膜晶体管中的对应一个的漏电极电连接至所述多个微发光二极管中的所述对应一个的所述第一电极；并且
所述公共电极层是电连接至所述多个微发光二极管中的所述对应一个的所述第二电极的单一层。
9.一种显示设备，包括权利要求6至8中任一项所述的阵列基板、以及与所述阵列基板电连接的一个或多个集成电路。
10.一种制造阵列基板的方法，包括：
在基底基板上形成多个微发光二极管；
其中，形成所述多个微发光二极管中的对应一个包括：
在基底基板上形成第一电极；
在所述第一电极的远离所述基底基板的一侧形成第一类型掺杂半导体层；
在所述第一类型掺杂半导体层的远离所述第一电极的一侧形成量子阱层；
在所述量子阱层的远离所述第一类型掺杂半导体层的一侧形成第二类型掺杂半导体层；以及
在所述第二类型掺杂半导体层的远离所述量子阱层的一侧形成第二电极；
其中，所述第一类型掺杂半导体层在所述基底基板上的正投影覆盖并且面积大于所述第一电极在所述基底基板上的正投影；
所述量子阱层在所述基底基板上的正投影覆盖并且面积大于所述第一类型掺杂半导体层在所述基底基板上的所述正投影；
所述第二类型掺杂半导体层在所述基底基板上的正投影覆盖并且面积大于所述量子阱层在所述基底基板上的所述正投影；并且
所述第二电极在所述基底基板上的正投影覆盖并且面积大于所述第二类型掺杂半导体层在所述基底基板上的所述正投影；
所述方法还包括形成所述微发光二极管的接合焊盘，其与所述第一电极接触并且位于所述第一电极与所述基底基板之间；
其中，在所述多个微发光二极管中的所述对应一个中，所述接合焊盘的体积不大于所述第一电极、所述第一类型掺杂半导体层、所述量子阱层、所述第二类型掺杂半导体层和所述第二电极的总体积的一半。
11.根据权利要求10所述的方法，在形成所述多个微发光二极管之前，还包括通过以下步骤形成第一中间基板：
提供生长层；
在所述生长层上形成第二类型掺杂半导体材料层；
在所述第二类型掺杂半导体材料层的远离所述生长层的一侧形成量子阱材料层；
在所述量子阱材料层的远离所述第二类型掺杂半导体材料层的一侧形成第一类型掺杂半导体材料层；以及
在所述第一类型掺杂半导体材料层的远离所述量子阱材料层的一侧形成第一电极材料层。
12.根据权利要求11所述的方法，在形成所述第一中间基板之后，还包括：
将所述第一中间基板附接至支承件，使得所述第一电极材料层附接至所述支承件的表面，并且所述生长层位于所述第一电极材料层的远离所述支承件的一侧；
移除所述生长层从而暴露所述第二类型掺杂半导体材料层的表面；以及
在所述第二类型掺杂半导体材料层的远离所述量子阱材料层的一侧形成第二电极材料层，从而形成第二中间基板。
13.根据权利要求12所述的方法，还包括：蚀刻所述第二中间基板以形成所述多个微发光二极管；
其中，蚀刻所述第二中间基板以使得：
所述第一类型掺杂半导体层在所述支承件上的正投影覆盖并且面积大于所述第一电极在所述支承件上的正投影；
所述量子阱层在所述支承件上的正投影覆盖并且面积大于所述第一类型掺杂半导体层在所述支承件上的所述正投影；
所述第二类型掺杂半导体层在所述支承件上的正投影覆盖并且面积大于所述量子阱层在所述支承件上的所述正投影；并且
所述第二电极在所述支承件上的正投影覆盖并且面积大于所述第二类型掺杂半导体层在所述支承件上的所述正投影。
14.根据权利要求13所述的方法，其中，所述支承件包括牺牲层，所述第一中间基板附接至所述支承件以使得所述第一电极材料层附接至所述牺牲层的表面，并且所述生长层位于所述第一电极材料层的远离所述牺牲层的一侧；
在蚀刻第二中间基板之后，所述方法还包括：
蚀刻所述牺牲层以部分地移除所述牺牲层以形成减小牺牲层，所述牺牲层的位于所述多个微发光二极管中的相邻微发光二极管之间的部分被移除，所述第二电极在所述支承件上的正投影覆盖并且面积大于所述减小牺牲层在所述支承件上的正投影；以及
形成保护层，所述保护层实质上覆盖所述第一类型掺杂半导体层的周界、所述量子阱层的周界和所述第二类型掺杂半导体层的周界的全部，并且至少部分地覆盖所述第一电极和所述第二电极。
15.根据权利要求13所述的方法，还包括：在所述第一电极的远离所述支承件的一侧形成致密金属块；
其中，所述致密金属块电连接至所述第一电极；并且
在所述多个微发光二极管中的所述对应一个中，所述致密金属块的重量大于所述第一电极、所述第一类型掺杂半导体层、所述量子阱层、所述第二类型掺杂半导体层和所述第二电极的总重量的至少两倍；并且
在所述多个微发光二极管中的所述对应一个中，所述致密金属块的体积不大于所述第一电极、所述第一类型掺杂半导体层、所述量子阱层、所述第二类型掺杂半导体层和所述第二电极的总体积的一半。
16.根据权利要求15所述的方法，在形成所述致密金属块之后，还包括：
从所述支承件移除所述多个微发光二极管；
提供目标基板；以及
将所述多个微发光二极管布置至所述目标基板上。
17.根据权利要求16所述的方法，其中，将所述多个微发光二极管布置至所述目标基板上包括：
在所述目标基板上方提供引导板，所述引导板具有分别与所述目标基板中的多个目标区域对准的多个开口；以及
将所述多个微发光二极管布置在所述引导板上以将所述多个微发光二极管分别引导通过所述多个开口，并引导至所述多个目标区域上。
18.根据权利要求15所述的方法，其中，所述多个微发光二极管中的所述对应一个布置在所述目标基板上，以使得所述致密金属块与所述目标基板中的所述多个目标区域中的对应一个中的接触焊盘直接接触。
19.根据权利要求18所述的方法，还包括：加热所述目标基板以将所述致密金属块转换为与所述接触焊盘焊接的接合焊盘；
其中，所述接合焊盘与所述第一电极直接接触并且位于所述第一电极与所述目标基板之间；并且
在所述多个微发光二极管中的所述对应一个中，所述接合焊盘的体积不大于所述第一电极、所述第一类型掺杂半导体层、所述量子阱层、所述第二类型掺杂半导体层和所述第二电极的总体积的一半。
20.根据权利要求19所述的方法，其中，布置所述多个微发光二极管中的错位的微发光二极管，以使得所述错位的微发光二极管的致密金属块不与所述多个目标区域中的相应一个中的接触焊盘直接接触；并且
在加热所述目标基板之后，所述方法还包括：从所述目标基板移除所述错位的微LED。
21.一种显示设备，包括通过权利要求10至20中任一项所述的方法制造的阵列基板、以及与所述阵列基板连接的一个或多个集成电路。
CN201980000887.5A 2019-06-21 2019-06-21 微发光二极管、阵列基板、显示设备和制造阵列基板的方法 Active CN112424941B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/092301 WO2020252776A1 (en) 2019-06-21 2019-06-21 Micro light emitting diode, array substrate, display apparatus, and method of fabricating array substrate

Publications (2)

Publication Number Publication Date
CN112424941A CN112424941A (zh) 2021-02-26
CN112424941B true CN112424941B (zh) 2024-02-20

Family

ID=74039983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980000887.5A Active CN112424941B (zh) 2019-06-21 2019-06-21 微发光二极管、阵列基板、显示设备和制造阵列基板的方法

Country Status (3)

Country Link
US (1) US20220037555A1 (zh)
CN (1) CN112424941B (zh)
WO (1) WO2020252776A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242864B (zh) * 2021-12-15 2023-11-24 厦门天马微电子有限公司 微发光二极管、显示基板及其制作方法、显示装置
WO2023142144A1 (en) * 2022-01-31 2023-08-03 Jade Bird Display (Shanghai) Company Micro led structure and micro display panel
WO2023164899A1 (en) * 2022-03-03 2023-09-07 Jade Bird Display (Shanghai) Company Micro led, micro led panel and micro led chip

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426227B1 (en) * 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US10020422B1 (en) * 2017-09-29 2018-07-10 Oculus Vr, Llc Mesa shaped micro light emitting diode with bottom N-contact

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9196653B2 (en) * 2009-07-30 2015-11-24 3M Innovative Properties Company Pixelated LED
US9178123B2 (en) * 2012-12-10 2015-11-03 LuxVue Technology Corporation Light emitting device reflective bank structure
US10217403B2 (en) * 2016-05-20 2019-02-26 Innolux Corporation Display apparatus
CN108666337B (zh) * 2017-03-27 2021-12-14 英属开曼群岛商錼创科技股份有限公司 微型发光二极管及显示面板
CN107331680B (zh) * 2017-07-05 2020-04-24 上海天马微电子有限公司 一种显示面板及其制造方法、显示装置
US10707266B2 (en) * 2017-11-23 2020-07-07 Century Micro Display Technology (Shenzhen) Co., Ltd. Micro LED display panel with double-sides display
CN109817109A (zh) * 2019-03-29 2019-05-28 上海天马微电子有限公司 一种显示面板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8426227B1 (en) * 2011-11-18 2013-04-23 LuxVue Technology Corporation Method of forming a micro light emitting diode array
US10020422B1 (en) * 2017-09-29 2018-07-10 Oculus Vr, Llc Mesa shaped micro light emitting diode with bottom N-contact

Also Published As

Publication number Publication date
WO2020252776A1 (en) 2020-12-24
US20220037555A1 (en) 2022-02-03
CN112424941A (zh) 2021-02-26

Similar Documents

Publication Publication Date Title
CN112424941B (zh) 微发光二极管、阵列基板、显示设备和制造阵列基板的方法
CN109791939B (zh) 微发光二极管显示面板、微发光二极管显示装置和制造微发光二极管显示面板的方法
US8134169B2 (en) Patterned substrate for hetero-epitaxial growth of group-III nitride film
US20110318860A1 (en) Group-III Nitride Epitaxial Layer on Silicon Substrate
TW201622102A (zh) 微發光二極體顯示器以及組裝
US20160336302A1 (en) Discontinuous patterned bonds for semiconductor devices and associated systems and methods
US7564069B2 (en) Light-emitting diode including pit therein
US20090267086A1 (en) Thermal Management For LED
CN112018143A (zh) 微发光二极管显示基板、显示面板及其制作方法、显示装置
US8008098B2 (en) Light emitting device and method of manufacturing the same
US20140027802A1 (en) Light emitting diode with undercut and manufacturing method thereof
TW201037859A (en) Light emitting diode chip and manufacturing method thereof
CN110676355B (zh) 发光元件的制作方法
US8420418B2 (en) Light-emitting device and manufacturing method thereof
TWI796658B (zh) 單體電子器件、測試基片及其形成與測試方法
US10411159B2 (en) Patterned substrate and light emitting diode wafer
US20220173273A1 (en) Micro light-emitting diode structure and micro light-emitting diode display device using the same
KR102100749B1 (ko) 반도체 발광소자 및 이의 제조방법
US8253160B2 (en) Light-emitting diode chip structure and fabrication method thereof
US20070015343A1 (en) Method for dicing a semiconductor wafer
US8823020B2 (en) Light emitting diode
CN111492485B (zh) 制造微发光二极管阵列基板的方法、微发光二极管阵列基板、微发光二极管显示设备
US11322645B1 (en) Electronic device and manufacturing method thereof
KR102089499B1 (ko) 반도체 발광소자 및 이의 제조방법
KR102134239B1 (ko) 반도체 발광소자 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant