CN112420655A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN112420655A
CN112420655A CN202010294188.0A CN202010294188A CN112420655A CN 112420655 A CN112420655 A CN 112420655A CN 202010294188 A CN202010294188 A CN 202010294188A CN 112420655 A CN112420655 A CN 112420655A
Authority
CN
China
Prior art keywords
substrate
encapsulant
dam
flow prevention
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010294188.0A
Other languages
English (en)
Inventor
洪锡润
朴汉洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112420655A publication Critical patent/CN112420655A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供一种半导体封装件，所述半导体封装件包括：基板；多个电子组件，安装在所述基板的第一表面上；以及包封剂，设置在所述基板的所述第一表面上，使得所述多个电子组件中的至少一个电子组件嵌在所述包封剂中。所述基板包括防流部，所述防流部包括至少一个防流槽和/或至少一个坝，所述至少一个防流槽设置在所述第一表面中并且邻近于所述包封剂，所述至少一个坝设置在所述第一表面上并且与所述至少一个防流槽间隔开或邻近于所述包封剂。

Description

半导体封装件
本申请要求于2019年8月21在韩国知识产权局提交的第10-2019-0102283号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
以下描述涉及一种半导体封装件。
背景技术
在其中天线图案形成在基板上的半导体封装件的情况下，安装在基板上的多个电子组件中的一些电子组件被包封剂密封，但多个电子组件中的另一些电子组件未被包封剂密封，而是在暴露于外部的同时安装在基板上。
然而，在被包封剂模制的部分与未被包封剂模制的部分之间的边界处，可能发生这样的问题：包封剂流动而污染基板，或者形成在基板中的连接焊盘被包封剂覆盖。
发明内容
提供本发明内容以按照简化的形式对选择的构思进行介绍，下面在具体实施方式中进一步描述所述构思。本发明内容既不意在标识所要求保护的主题的关键特征或必要特征，也不意在用作帮助确定所要求保护的主题的范围。
提供一种半导体封装件，该半导体封装件能够防止基板被包封剂污染，并且能够防止包封剂覆盖设置在基板中的连接焊盘。
在一个总体方面，一种半导体封装件包括：基板；多个电子组件，安装在所述基板的第一表面上；以及包封剂，设置在所述基板的所述第一表面上，使得所述多个电子组件中的至少一个电子组件嵌在所述包封剂中。所述基板包括防流部，所述防流部包括至少一个防流槽和/或至少一个坝，所述至少一个防流槽设置在所述第一表面中并且邻近于所述包封剂，所述至少一个坝设置在所述第一表面上并且与所述至少一个防流槽间隔开或邻近于所述包封剂。
所述至少一个防流槽的宽度可以是80μm至100μm，所述至少一个防流槽的深度可以是20μm至30μm，所述至少一个坝的宽度可以是80μm至100μm，并且所述至少一个坝的高度可以是20μm至30μm。
所述防流部可包括防流槽和坝，所述防流槽邻近于所述包封剂设置，并且所述坝与所述防流槽间隔开并平行于所述防流槽设置。
所述防流部可包括：第一防流槽，邻近于所述包封剂设置；第二防流槽，与所述第一防流槽间隔开；以及坝，设置在所述第一防流槽与所述第二防流槽之间。
所述防流部可包括：第一防流槽，邻近于所述包封剂设置；以及第二防流槽，与所述第一防流槽间隔开并平行于所述第一防流槽设置。
所述第一防流槽的深度可与所述第二防流槽的深度相等。
所述第二防流槽的深度可比所述第一防流槽的深度大。
所述防流部可包括：第一坝，邻近于所述包封剂设置；以及第二坝，与所述第一坝间隔开并平行于所述第一坝设置。
所述第一坝的高度可与所述第二坝的高度相同。
所述第二坝的高度可比所述第一坝的高度大。
所述半导体封装件可包括天线，所述天线设置在所述基板的与所述第一表面背对的第二表面上。
所述天线可被配置为用于Wi-Fi通信或5G通信。
所述至少一个坝可包括绝缘材料。
所述至少一个防流槽或所述至少一个坝可与所述包封剂间隔开80μm至100μm。
在另一总体方面，一种半导体封装件包括：基板；多个电子组件，安装在所述基板的第一表面上；以及包封剂，设置在所述基板的所述第一表面上，使得所述多个电子组件中的至少一个电子组件嵌在所述包封剂中。所述基板包括邻近于所述包封剂设置的防流部，所述防流部包括防流槽和坝中的至少一者，所述防流槽设置在所述基板的所述第一表面中，所述坝设置在所述基板的所述第一表面上，并且所述防流部与所述包封剂间隔开80μm至100μm。
所述防流槽的宽度可以是80μm至100μm，所述防流槽的深度可以是20μm至30μm，所述坝的宽度可以是80μm至100μm，并且所述坝的高度可以是20μm至30μm。
在另一总体方面，一种半导体封装件包括：基板；包封剂，设置在所述基板的第一表面上；第一电子组件，安装在所述基板的所述第一表面上并嵌在所述包封剂中；第二电子组件，在所述包封剂的外部安装在所述基板的所述第一表面上；第一防流元件，在所述包封剂与所述第二电子组件之间沿着所述基板的所述第一表面设置；以及第二防流元件，在所述第一防流元件与所述第二电子组件之间沿着所述基板的所述第一表面设置。
所述第一防流元件可以是设置在所述基板的所述第一表面中的槽，所述第二防流元件可以是设置在所述基板的所述第一表面上的坝，并且所述槽可与所述包封剂间隔开80μm至100μm。
所述第一防流元件可以是设置在所述基板的所述第一表面中的第一槽，所述第二防流元件可以是设置在所述基板的所述第一表面中的第二槽，并且所述第一槽可与所述包封剂间隔开80μm至100μm。
所述第一防流元件可以是设置在所述基板的所述第一表面上的第一坝，所述第二防流元件可以是设置在所述基板的所述第一表面上的第二坝，并且所述第一坝可与所述包封剂间隔开80μm至100μm。
通过以下具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
图1是示出根据示例的半导体封装件的示意图。
图2是示出被包封剂污染的基板的图像。
图3和图4是示出包封剂由于防流部而没有流到其中未形成包封剂的区域中的图像。
图5是示出根据示例的半导体封装件的示意图。
图6是示出根据示例的半导体封装件的示意图。
图7是示出根据示例的半导体封装件的示意图。
图8是示出根据示例的半导体封装件的示意图。
图9是示出根据示例的半导体封装件的示意图。
在所有的附图和具体实施方式中，相同的附图标记指示相同的元件。附图可不按照比例绘制，并且为了清楚、说明及方便起见，可夸大附图中的元件的相对尺寸、比例和描绘。
具体实施方式
提供下面的具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种改变、修改和等同物对于本领域普通技术人员而言将是显而易见的。在此描述的操作的顺序仅仅是示例，并且不限于在此阐述的顺序，而是除了必须以特定顺序发生的操作之外，可做出对于本领域普通技术人员而言将是显而易见的改变。此外，为了更加清楚和简洁，可省略对本领域普通技术人员而言将是公知的功能和构造的描述。
在此描述的特征可以以不同的形式实施，并且将不被解释为局限于在此描述的示例。更确切地说，已经提供在此描述的示例，使得本公开将是彻底的和完整的，并且将向本领域普通技术人员充分地传达本公开的范围。
在此，注意的是，关于示例或实施例的术语“可”的使用(例如，关于示例或实施例可包括或实现什么)意味着存在包括或实现这样的特征的至少一个示例或实施例，而全部示例和实施例不限于此。
在整个说明书中，当元件(诸如，层、区域或晶圆(基板))被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，该元件可直接“在”所述另一元件“上”、直接“连接到”所述另一元件或直接“结合到”所述另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。
如在此使用的，术语“和/或”包括相关所项中的任意一项和任意两项或更多项的任何组合。
尽管可在此使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中提及的第一构件、组件、区域、层或部分也可称为第二构件、组件、区域、层或部分。
为了易于描述，在此可使用诸如“上方”、“上面”、“下方”和“下面”的空间相对术语，以描述如附图中示出的一个元件与另一元件的关系。这样的空间相对术语意图除了包括在附图中描绘的方位之外，还包括装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件在“上方”或“上面”的元件将相对于所述另一元件在“下方”或“下面”。因此，术语“上方”根据装置的空间方位包括“上方”和“下方”两种方位。装置还可以以其他方式(例如，旋转90度或者处于其他方位)被定位，并且将相应地解释在此使用的空间相对术语。
在此使用的术语仅用于描述各种示例，并且将不用于限制本公开。除非上下文另外清楚地指明，否则单数形式也意图包括复数形式。术语“包含”、“包括”和“具有”列举存在陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
由于制造技术和/或公差，可发生附图中示出的形状的改变。因此，在此描述的示例不限于附图中示出的特定形状，而是包括在制造期间发生的形状的改变。
在此描述的示例的特征可按照在理解本申请的公开内容之后将显而易见的各种方式进行组合。此外，尽管在此描述的示例具有多种构造，但是在理解本申请的公开内容之后将显而易见的其他构造是可行的。
在下文中，将参照附图描述示例。
图1是示出根据第一示例的半导体封装件的示意图。
参照图1，半导体封装件100可包括基板120、一个或更多个电子组件140和包封剂160。
基板120具有板形状，并且可包括绝缘层121和布线层122。用于绝缘层121的材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)、其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或者玻璃布或玻璃织物)的芯材料中的树脂(例如，诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-3、双马来酰亚胺三嗪(BT)等的绝缘材料)。用于布线层122的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。
作为示例，基板120可以是刚性印刷电路板、柔性印刷电路板和刚性-柔性印刷电路板中的一种。此外，基板120可以是单层印刷电路板和多层印刷电路板中的一种。
基板120可设置有连接至布线层122的多个外部端子(未示出)，并且外部端子可设置为焊球、导电凸块、引脚栅格阵列、引线栅格阵列、铜柱或它们的组合。
基板120的下表面(与(多个)电子组件140设置在其上的表面背对的表面)可设置有天线123。天线123可以是用于Wi-Fi的天线、用于5G的天线等，并且可通过在基板120的下表面中图案化而形成。天线123可设置为在基板120的下表面中彼此间隔开的多个天线，并且多个天线123可彼此连接。
基板120的上表面(即，具有安装在其上的(多个)电子组件140的表面)可设置有防止包封剂160流动的防流部130。防流部130可相邻于包封剂160的至少一个侧表面设置。然而，防流部130可设置为围绕包封剂160的所有侧表面。
作为示例，防流部130可包括：防流槽132，相邻于包封剂160设置；以及坝134，平行于防流槽132设置。坝134可通过绝缘材料(诸如，与用于绝缘层121的材料相同的材料)形成。
防流槽132的宽度w1可以是80μm至100μm，并且防流槽132的深度d1可以是20μm至30μm。作为示例，防流槽132的宽度w1可以是80μm，并且防流槽132的深度d1可以是20μm。
此外，通过实验，当防流槽132的宽度w1小于80μm时，包封剂160可能流过防流槽132。当防流槽132的宽度w1大于100μm时，与防流槽132的宽度w1等于或小于100μm的情况相比，防止包封剂160流动的效果的差异不明显。在宽度w1大于100μm的这种情况下，确认的是，宽度w1不必要地宽。此外，如果防流槽132的宽度w1大于100μm，则可能发生半导体封装件100的总尺寸增大的问题。
当防流槽132的深度d1浅于20μm时，包封剂160可能流过防流槽132。当防流槽132的深度d1深于30μm时，与防流槽132的深度d1等于或小于30μm的情况相比，防止包封剂160流动的效果的差异不明显。在深度d1大于30μm的情况下，确认的是，深度d1不必要地深。如果防流槽132的深度d1大于30μm，则基板120的厚度在具有防流槽132的部分中变薄，因此基板120的刚性可能劣化。
坝134的宽度w2可以是80μm至100μm，而坝134的厚度t1可以是20μm至30μm。作为示例，坝134的宽度w2可以是80μm，而坝134的厚度t1可以是30μm。
通过实验，当坝134的宽度w2小于80μm时，包封剂160可能流过坝134。当坝134的宽度w2大于100μm时，与坝134的宽度w2等于或小于100μm的情况相比，防止包封剂160流动的效果的差异不明显。在宽度w2大于100μm的情况下，确认的是，宽度w2不必要地宽。如果坝134的宽度w2大于100μm，则可能发生半导体封装件100的总尺寸增大的问题。
当坝134的厚度t1薄于20μm时，包封剂160可能流过坝134。当坝134的厚度t1厚于30μm时，与坝134的厚度t1等于或小于30μm的情况相比，防止包封剂160流动的效果的差异不明显。在厚度t1大于30μm的情况下，确认的是，坝134的厚度t1不必要地厚。如果坝134的厚度t1厚于30μm，则当电子组件140安装在基板120的上表面上时，可能发生坝134与电子组件140的干涉。
防流槽132可与包封剂160间隔开80μm至100μm。当防流部130被设置为离包封剂160近于80μm时，防流部130变得难以抑制包封剂160的流动。在防流部130被设置为离包封剂160近于80μm的情况下，可能存在应当增大防流槽132和坝134的尺寸的问题。因此，可能发生基板120的刚性劣化的问题，并且当安装电子组件140时，可能发生坝134与电子组件140的干涉。也就是说，如果防流槽132的宽度w1较宽且其深度d1较深，则基板120的刚性可能劣化。此外，如果坝134的宽度w2较宽且其厚度t1较厚，则当安装电子组件140时，可能发生坝134与电子组件140的干涉。此外，与防流部130与包封剂160间隔开100μm的情况相比，当防流部130被设置为离包封剂160远于100μm时，不存在抑制包封剂160流动的效果的显著差异。此外，可能发生半导体封装件100的总尺寸增大的问题。因此，防流槽132与包封剂160间隔开80μm至100μm。
因此，防止包封剂160流动而污染基板120的上表面，并且防止设置在基板120的上表面上的连接焊盘(未示出)被包封剂160覆盖。换句话说，由于防流部130，防止了包封剂160流过防流部130而污染基板120的上表面以及覆盖设置在基板120的上表面上的连接焊盘。
多个电子组件140安装在基板120的上表面上。此外，多个电子组件140中的一些电子组件140被包封剂160密封，但是多个电子组件140中的其余电子组件140不被包封剂160密封，并且暴露于外部。多个电子组件140可利用诸如射频集成芯片(RFIC)的半导体芯片、无源元件等构成。换句话说，电子组件140可利用执行不同功能的多种类型的芯片构成。
(多个)电子组件140可通过焊球、导电凸块、引脚栅格阵列、引线栅格阵列、铜柱等安装在基板120的上表面上。
包封剂160被设置为使得多个电子组件140中的一部分嵌在其中。包封剂160可具有预定强度，以保护(多个)电子组件140免受外部冲击。作为示例，包封剂160可利用环氧塑封料(EMC)形成。
如上所述，由于防流部130，防止了由包封剂160的流动导致的基板120的污染发生。
如图2中所示，当未设置防流部130时，包封剂160流到其中未形成包封剂160的区域中，因此发生污染。然而，如图3中所示，防流槽132设置在防流部130中。在这种情况下，当防流槽132的宽度w1为80μm并且防流槽132的深度d1为20μm时，包封剂160没有流到其中未形成(或不打算形成)包封剂160的区域中。此外，如图4中所示，坝134设置在防流部130中。在这种情况下，当坝134的宽度w2为80μm并且坝134的厚度t1为30μm时，包封剂160没有流到其中未形成(或不打算形成)包封剂160的区域中。因此，可防止发生基板120的污染。
图5是示出根据另一示例的半导体封装件的示意图。
参照图5，半导体封装件200可包括基板220、一个或更多个电子组件140和包封剂160。
由于(多个)电子组件140和包封剂160与设置在先前描述的半导体封装件100中的构造基本上相同，因此将省略其详细描述。
基板220具有板形状，并且可包括绝缘层221和布线层222。例如，用于绝缘层221的材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)、其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或者玻璃布或玻璃织物)的芯材料中的树脂(例如，诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-3、双马来酰亚胺三嗪(BT)等的绝缘材料)。用于布线层222的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。
作为示例，基板220可以是刚性印刷电路板、柔性印刷电路板和刚性-柔性印刷电路板中的一种。基板220可以是单层印刷电路板和多层印刷电路板中的一种。
基板220可设置有连接至布线层222的多个外部端子(未示出)，并且外部端子可设置为焊球、导电凸块、引脚栅格阵列、引线栅格阵列、铜柱或它们的组合。
基板220的下表面可设置有天线223。天线223可以是用于Wi-Fi的天线、用于5G的天线等，并且可通过在基板220的下表面中图案化而形成。天线223可设置为在基板220的下表面中彼此间隔开的多个天线，并且多个天线223可彼此连接。
基板220的上表面(即，具有安装在其上的(多个)电子组件140的表面)可设置有防止包封剂160流动的防流部230。防流部230可相邻于包封剂160的至少一个侧表面设置。然而，防流部230可设置为围绕包封剂160的所有侧表面。
作为示例，防流部230可包括：第一防流槽232，相邻于包封剂160设置；第二防流槽234，与第一防流槽232间隔开；以及坝236，设置在第一防流槽232与第二防流槽234之间。
坝236可通过绝缘材料(诸如，与绝缘层221相同的材料)形成。
第一防流槽232的宽度w1和第二防流槽234的宽度w2可以是80μm至100μm，并且第一防流槽232的深度d1和第二防流槽234的深度d2可以是20μm至30μm。作为示例，第一防流槽232的宽度w1和第二防流槽234的宽度w2可以是80μm，并且第一防流槽232的深度d1和第二防流槽234的深度d2可以是20μm。
将其中第一防流槽232的宽度w1与第二防流槽234的宽度w2相同且第一防流槽232的深度d1与第二防流槽234的深度d2相同的这种情况作为示例描述，但构造不限于此。替代地，第一防流槽232的宽度w1可比第二防流槽234的宽度w2宽，或者第一防流槽232的深度d1可比第二防流槽234的深度d2深。
坝236的宽度w3可以是80μm至100μm，并且坝236的厚度t1可以是20μm至30μm。作为示例，坝236的宽度w3可以是80μm，并且坝236的厚度t1可以是30μm。
防流部230(即，第一防流槽232)可与包封剂160间隔开80μm至100μm。
因此，防止包封剂160流动而污染基板220的上表面，并且防止设置在基板220的上表面上的连接焊盘(未示出)被包封剂160覆盖。换句话说，由于防流部230，防止了包封剂160流过防流部230而污染基板220的上表面以及覆盖设置在基板220的上表面上的连接焊盘。
图6是示出根据另一示例的半导体封装件的示意图。
参照图6，半导体封装件300可包括基板320、一个或更多个电子组件140和包封剂160。
由于(多个)电子组件140和包封剂160与设置在先前描述的半导体封装件100中的构造基本上相同，因此将省略其详细描述。
基板320具有板形状，并且可包括绝缘层321和布线层322。用于绝缘层321的材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)、其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或者玻璃布或玻璃织物)的芯材料中的树脂(例如，诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-3、双马来酰亚胺三嗪(BT)等的绝缘材料)。用于布线层322的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。
作为示例，基板320可以是刚性印刷电路板、柔性印刷电路板和刚性-柔性印刷电路板中的一种。基板320可以是单层印刷电路板和多层印刷电路板中的一种。
此外，基板320可设置有连接至布线层322的多个外部端子(未示出)，并且外部端子可设置为焊球、导电凸块、引脚栅格阵列、引线栅格阵列、铜柱或它们的组合。
基板320的下表面可设置有天线323。天线323可以是用于Wi-Fi的天线、用于5G的天线等，并且可通过在基板320的下表面中图案化而形成。天线323可设置为在基板320的下表面中彼此间隔开的多个天线323，并且多个天线323可彼此连接。
基板320的上表面(即，具有安装在其上的(多个)电子组件140的表面)可设置有防止包封剂160流动的防流部330。防流部330可相邻于包封剂160的至少一个侧表面设置。然而，防流部330可设置为围绕包封剂160的所有侧表面。
作为示例，防流部330可包括：第一防流槽332，相邻于包封剂160设置；以及第二防流槽334，与第一防流槽332间隔开。
第一防流槽332的宽度w1和第二防流槽334的宽度w2可以是80μm至100μm，并且第一防流槽332的深度d1和第二防流槽334的深度d2可以是20μm至30μm。作为示例，第一防流槽332的宽度w1和第二防流槽334的宽度w2可以是80μm，并且第一防流槽332的深度d1和第二防流槽334的深度d2可以是20μm。
将其中第一防流槽332的宽度w1与第二防流槽334的宽度w2相同且第一防流槽332的深度d1与第二防流槽334的深度d2相同的这种情况作为示例描述，但构造不限于此。替代地，第一防流槽332的宽度w1可比第二防流槽334的宽度w2宽，或者第一防流槽332的深度d1可比第二防流槽334的深度d2深。
防流部330(即，第一防流槽332)可与包封剂160间隔开80μm至100μm。
因此，防止包封剂160流动而污染基板320的上表面，并且防止设置在基板320的上表面上的连接焊盘(未示出)被包封剂160覆盖。换句话说，由于防流部330，防止了包封剂160流过防流部330而污染基板320的上表面以及覆盖设置在基板320的上表面上的连接焊盘。
图7是示出根据另一示例的半导体封装件的示意图。
参照图7，半导体封装件400可包括基板420、一个或更多个电子组件140和包封剂160。
由于(多个)电子组件140和包封剂160与设置在先前描述的半导体封装件100中的构造基本上相同，因此将省略其详细描述。
基板420具有板形状，并且可包括绝缘层421和布线层422。用于绝缘层421的材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)、其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或者玻璃布或玻璃织物)的芯材料中的树脂(例如，诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-3、双马来酰亚胺三嗪(BT)等的绝缘材料)。用于布线层422的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。
作为示例，基板420可以是刚性印刷电路板、柔性印刷电路板和刚性-柔性印刷电路板中的一种。基板420可以是单层印刷电路板和多层印刷电路板中的一种。
基板420可设置有连接至布线层422的多个外部端子(未示出)，并且外部端子可设置为焊球、导电凸块、引脚栅格阵列、引线栅格阵列、铜柱或它们的组合。
基板420的下表面可设置有天线423。天线423可以是用于Wi-Fi的天线、用于5G的天线等，并且可通过在基板420的下表面中图案化而形成。天线423可设置为在基板420的下表面中彼此间隔开的多个天线423，并且多个天线423可彼此连接。
基板420的上表面(即，具有安装在其上的(多个)电子组件140的表面)可设置有防止包封剂160流动的防流部430。防流部430可相邻于包封剂160的至少一个侧表面设置。然而，防流部430可设置为围绕包封剂160的所有侧表面。
作为示例，防流部430可包括：第一坝432，相邻于包封剂160设置；以及第二坝434，与第一坝432间隔开。第一坝432和第二坝434可通过与基板420的绝缘层421的材料相同的绝缘材料形成。
第一坝432的宽度w1和第二坝434的宽度w2可以是80μm至100μm，并且第一坝432的厚度t1和第二坝434的厚度t2可以是20μm至30μm。作为示例，第一坝432的宽度w1和第二坝434的宽度w2可以是80μm，并且第一坝432的厚度t1和第二坝434的厚度t2可以是30μm。
将其中第一坝432的宽度w1与第二坝434的宽度w2相同且第一坝432的厚度t1与第二坝434的厚度t2相同的这种情况作为示例描述，但构造不限于此。替代地，第一坝432的宽度w1可比第二坝434的宽度w2宽，或者第一坝432的厚度t1可比第二坝434的厚度t2厚。
防流部430(即，第一坝432)可与包封剂160间隔开80μm至100μm。
因此，防止包封剂160流动而污染基板420的上表面，并且防止设置在基板420的上表面上的连接焊盘(未示出)被包封剂160覆盖。换句话说，由于防流部430，防止了包封剂160流过防流部430而污染基板420的上表面以及覆盖设置在基板420的上表面上的连接焊盘。
图8是示出根据另一示例的半导体封装件的示意图。
参照图8，半导体封装件500可包括基板520、一个或更多个电子组件140和包封剂160。
由于(多个)电子组件140和包封剂160与设置在先前描述的半导体封装件100中的构造基本上相同，因此将省略其详细描述。
基板520具有板形状，并且可包括绝缘层521和布线层522。用于绝缘层521的材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)、其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或者玻璃布或玻璃织物)的芯材料中的树脂(例如，诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-3、双马来酰亚胺三嗪(BT)等的绝缘材料)。用于布线层522的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。
作为示例，基板520可以是刚性印刷电路板、柔性印刷电路板和刚性-柔性印刷电路板中的一种。基板520可以是单层印刷电路板和多层印刷电路板中的一种。
基板520可设置有连接至布线层522的多个外部端子(未示出)，并且外部端子可设置为焊球、导电凸块、引脚栅格阵列、引线栅格阵列、铜柱或它们的组合。
基板520的下表面可设置有天线523。天线523可以是用于Wi-Fi的天线、用于5G的天线等，并且可通过在基板520的下表面中图案化而形成。此外，天线523可设置为在基板520的下表面中彼此间隔开的多个天线523，并且多个天线523可彼此连接。
基板520的上表面(即，具有安装在其上的(多个)电子组件140的表面)可设置有防止包封剂160流动的防流部530。防流部530可相邻于包封剂160的至少一个侧表面设置。然而，防流部530可设置为围绕包封剂160的所有侧表面。
作为示例，防流部530可包括：第一防流槽532，相邻于包封剂160设置；以及第二防流槽534，与第一防流槽532间隔开。
第一防流槽532的宽度w1和第二防流槽534的宽度w2可以是80μm至100μm。第一防流槽532的深度d1和第二防流槽534的深度d2可彼此不同。作为示例，第二防流槽534的深度d2可比第一防流槽532的深度d1深。
将其中第一防流槽532的宽度w1与第二防流槽534的宽度w2相同的这种情况作为示例描述，但构造不限于此。替代地，第一防流槽332的宽度w1可比第二防流槽334的宽度w2宽。
防流部530(即，第一防流槽532)可与包封剂160间隔开80μm至100μm。
因此，防止包封剂160流动而污染基板520的上表面，并且防止设置在基板520的上表面上的连接焊盘(未示出)被包封剂160覆盖。换句话说，由于防流部530，防止了包封剂160流过防流部530而污染基板520的上表面以及覆盖设置在基板520的上表面上的连接焊盘。
图9是示出根据另一示例的半导体封装件的示意图。
参照图9，半导体封装件600可包括基板620、一个或更多个电子组件140和包封剂160。
由于电子组件140和包封剂160与设置在先前描述的半导体封装件100中的构造基本上相同，因此将省略其详细描述。
基板620具有板形状，并且可包括绝缘层621和布线层622。用于绝缘层621的材料可以是热固性树脂(诸如，环氧树脂)、热塑性树脂(诸如，聚酰亚胺树脂)、其中热固性树脂或热塑性树脂与无机填料一起浸在诸如玻璃纤维(或者玻璃布或玻璃织物)的芯材料中的树脂(例如，诸如半固化片、ABF(Ajinomoto Build-up Film)、FR-3、双马来酰亚胺三嗪(BT)等的绝缘材料)。用于布线层622的材料可以是诸如铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或它们的合金的导电材料。
作为示例，基板620可以是刚性印刷电路板、柔性印刷电路板和刚性-柔性印刷电路板中的一种。基板620可以是单层印刷电路板和多层印刷电路板中的一种。
基板620可设置有连接至布线层622的多个外部端子(未示出)，并且外部端子可设置为焊球、导电凸块、引脚栅格阵列、引线栅格阵列、铜柱或它们的组合。
基板620的下表面可设置有天线623。天线623可以是用于Wi-Fi的天线、用于5G的天线等，并且可通过在基板620的下表面中图案化而形成。天线623可设置为在基板620的下表面中彼此间隔开的多个天线623，并且多个天线623可彼此连接。
基板620的上表面(即，具有安装在其上的(多个)电子组件140的表面)可设置有防止包封剂160流动的防流部630。防流部630可相邻于包封剂160的至少一个侧表面设置。然而，防流部630可设置为围绕包封剂160的所有侧表面。
作为示例，防流部630可包括：第一坝632，相邻于包封剂160设置；以及第二坝634，与第一坝632间隔开。第一坝632和第二坝634可通过与基板620的绝缘层621的材料相同的绝缘材料形成。
第一坝632的宽度w1和第二坝634的宽度w2可以是80μm至100μm。第二坝634的厚度t2可比第一坝632的厚度t1厚。作为示例，第一坝632的宽度w1和第二坝634的宽度w2可以是80μm。
将其中第一坝632的宽度w1与第二坝634的宽度w2相同的这种情况作为示例描述，但构造不限于此。替代地，第一坝632的宽度w1可比第二坝634的宽度w2宽。
防流部630(即，第一坝632)可与包封剂160间隔开80μm至100μm。
因此，防止包封剂160流动而污染基板620的上表面，并且防止设置在基板620的上表面上的连接焊盘(未示出)被包封剂160覆盖。换句话说，由于防流部630，防止了包封剂160流过防流部630而污染基板620的上表面以及覆盖设置在基板620的上表面上的连接焊盘。
如上所述，根据各种示例，可防止由包封剂引起的基板的污染发生，并且可防止包封剂覆盖设置在基板中的连接焊盘。
虽然本公开包括特定的示例，但是对于本领域普通技术人员而言将显而易见的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式上和细节上的各种变化。在此所描述的示例将仅被认为是描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、架构、装置或者电路中的组件和/或通过其他组件或者它们的等同物替换或者补充描述的系统、架构、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的所有变型将被解释为包含于本公开中。

Claims (20)

1.一种半导体封装件，包括：
基板；
多个电子组件，安装在所述基板的第一表面上；以及
包封剂，设置在所述基板的所述第一表面上，使得所述多个电子组件中的至少一个电子组件嵌在所述包封剂中；
其中，所述基板包括防流部，所述防流部包括至少一个防流槽和/或至少一个坝，所述至少一个防流槽设置在所述第一表面中并且邻近于所述包封剂，所述至少一个坝设置在所述第一表面上并且与所述至少一个防流槽间隔开或邻近于所述包封剂。
2.根据权利要求1所述的半导体封装件，其中，所述至少一个防流槽的宽度是80μm至100μm，所述至少一个防流槽的深度是20μm至30μm，并且
所述至少一个坝的宽度是80μm至100μm，所述至少一个坝的高度是20μm至30μm。
3.根据权利要求1所述的半导体封装件，其中，所述防流部包括防流槽和坝，所述防流槽邻近于所述包封剂设置，并且所述坝与所述防流槽间隔开并平行于所述防流槽设置。
4.根据权利要求1所述的半导体封装件，其中，所述防流部包括：第一防流槽，邻近于所述包封剂设置；第二防流槽，与所述第一防流槽间隔开；以及坝，设置在所述第一防流槽与所述第二防流槽之间。
5.根据权利要求1所述的半导体封装件，其中，所述防流部包括：第一防流槽，邻近于所述包封剂设置；以及第二防流槽，与所述第一防流槽间隔开并平行于所述第一防流槽设置。
6.根据权利要求5所述的半导体封装件，其中，所述第一防流槽的深度与所述第二防流槽的深度相等。
7.根据权利要求5所述的半导体封装件，其中，所述第二防流槽的深度比所述第一防流槽的深度大。
8.根据权利要求1所述的半导体封装件，其中，所述防流部包括：第一坝，邻近于所述包封剂设置；以及第二坝，与所述第一坝间隔开并平行于所述第一坝设置。
9.根据权利要求8所述的半导体封装件，其中，所述第一坝的高度与所述第二坝的高度相同。
10.根据权利要求8所述的半导体封装件，其中，所述第二坝的高度比所述第一坝的高度大。
11.根据权利要求1所述的半导体封装件，所述半导体封装件还包括天线，所述天线设置在所述基板的与所述第一表面背对的第二表面上。
12.根据权利要求11所述的半导体封装件，其中，所述天线被配置为用于Wi-Fi通信或5G通信。
13.根据权利要求1所述的半导体封装件，其中，所述至少一个坝包括绝缘材料。
14.根据权利要求1所述的半导体封装件，其中，所述至少一个防流槽或所述至少一个坝与所述包封剂间隔开80μm至100μm。
15.一种半导体封装件，包括：
基板；
多个电子组件，安装在所述基板的第一表面上；以及
包封剂，设置在所述基板的所述第一表面上，使得所述多个电子组件中的至少一个电子组件嵌在所述包封剂中，
其中，所述基板包括邻近于所述包封剂设置的防流部，
所述防流部包括防流槽和坝中的至少一者，所述防流槽设置在所述基板的所述第一表面中，所述坝设置在所述基板的所述第一表面上，并且
所述防流部与所述包封剂间隔开80μm至100μm。
16.根据权利要求15所述的半导体封装件，其中，所述防流槽的宽度是80μm至100μm，所述防流槽的深度是20μm至30μm，并且
所述坝的宽度是80μm至100μm，所述坝的高度是20μm至30μm。
17.一种半导体封装件，包括：
基板；
包封剂，设置在所述基板的第一表面上；
第一电子组件，安装在所述基板的所述第一表面上并嵌在所述包封剂中；
第二电子组件，在所述包封剂的外部安装在所述基板的所述第一表面上；
第一防流元件，在所述包封剂与所述第二电子组件之间沿着所述基板的所述第一表面设置；以及
第二防流元件，在所述第一防流元件与所述第二电子组件之间沿着所述基板的所述第一表面设置。
18.根据权利要求17所述的半导体封装件，其中，所述第一防流元件是设置在所述基板的所述第一表面中的槽，
所述第二防流元件是设置在所述基板的所述第一表面上的坝，并且
所述槽与所述包封剂间隔开80μm至100μm。
19.根据权利要求17所述的半导体封装件，其中，所述第一防流元件是设置在所述基板的所述第一表面中的第一槽，
所述第二防流元件是设置在所述基板的所述第一表面中的第二槽，并且
所述第一槽与所述包封剂间隔开80μm至100μm。
20.根据权利要求17所述的半导体封装件，其中，所述第一防流元件是设置在所述基板的所述第一表面上的第一坝，
所述第二防流元件是设置在所述基板的所述第一表面上的第二坝，并且
所述第一坝与所述包封剂间隔开80μm至100μm。
CN202010294188.0A 2019-08-21 2020-04-15 半导体封装件 Pending CN112420655A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190102283A KR20210022911A (ko) 2019-08-21 2019-08-21 반도체 패키지
KR10-2019-0102283 2019-08-21

Publications (1)

Publication Number Publication Date
CN112420655A true CN112420655A (zh) 2021-02-26

Family

ID=74645607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010294188.0A Pending CN112420655A (zh) 2019-08-21 2020-04-15 半导体封装件

Country Status (3)

Country Link
US (1) US11114358B2 (zh)
KR (1) KR20210022911A (zh)
CN (1) CN112420655A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10564679B2 (en) * 2018-04-05 2020-02-18 Samsung Electro-Mechanics Co., Ltd. Electronic device module, method of manufacturing the same and electronic apparatus
US11211263B2 (en) * 2019-11-19 2021-12-28 Qualcomm Incorporated Structure for arrayed partial molding of packages

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3561117B2 (ja) 1997-08-28 2004-09-02 株式会社東芝 無線モジュール及び無線カード
JP5211493B2 (ja) * 2007-01-30 2013-06-12 富士通セミコンダクター株式会社 配線基板及び半導体装置
JP2009188086A (ja) 2008-02-05 2009-08-20 Seiko Instruments Inc 回路基板、これを用いた電子機器及び回路基板の製造方法
KR101481577B1 (ko) * 2008-09-29 2015-01-13 삼성전자주식회사 잉크 젯 방식의 댐을 구비하는 반도체 패키지 및 그 제조방법
US8952552B2 (en) * 2009-11-19 2015-02-10 Qualcomm Incorporated Semiconductor package assembly systems and methods using DAM and trench structures
US8399300B2 (en) * 2010-04-27 2013-03-19 Stats Chippac, Ltd. Semiconductor device and method of forming adjacent channel and DAM material around die attach area of substrate to control outward flow of underfill material
JP6199601B2 (ja) * 2013-05-01 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
US10741932B2 (en) * 2017-09-30 2020-08-11 Intel IP Corporation Compact radio frequency (RF) communication modules with endfire and broadside antennas
US10438863B1 (en) * 2018-09-21 2019-10-08 Xilinx, Inc. Chip package assembly with surface mounted component protection

Also Published As

Publication number Publication date
KR20210022911A (ko) 2021-03-04
US20210057299A1 (en) 2021-02-25
US11114358B2 (en) 2021-09-07

Similar Documents

Publication Publication Date Title
US7875495B2 (en) Standoff height improvement for bumping technology using solder resist
US9190367B1 (en) Semiconductor package structure and semiconductor process
CN106449434B (zh) 半导体封装方法、半导体封装和堆叠半导体封装
US10950587B2 (en) Printed circuit board and package structure
US6252298B1 (en) Semiconductor chip package using flexible circuit board with central opening
US8693211B2 (en) Wiring substrate and semiconductor device
CN107818954B (zh) 半导体封装件、制造其的方法以及电子装置模块
CN112038318B (zh) 封装基板
US8421204B2 (en) Embedded semiconductor power modules and packages
US20200335453A1 (en) Electronic element module and method for manufacturing the same
CN112420655A (zh) 半导体封装件
CN111564433A (zh) 电子组件模块
US11071196B2 (en) Electronic device module and method of manufacturing electronic device module
CN111987078A (zh) 半导体装置及制造半导体装置的方法
US11252812B2 (en) Electronic device module
US11316249B2 (en) Semiconductor device package
CN112825318A (zh) 电子组件模块
KR101869787B1 (ko) 미세 패턴 및 피치 구현을 위한 배리어층을 갖는 리드 프레임 및 그 제조 방법과, 그 반도체 패키지
KR20210062131A (ko) 반도체 패키지 및 그 제조 방법
US11189541B2 (en) Semiconductor package
US11646257B2 (en) Electronic device module and manufacturing method thereof
US20230395449A1 (en) Method and apparatus for forming semiconductor device
US20220319943A1 (en) Embedding Methods for Fine-Pitch Components and Corresponding Component Carriers
TW202412125A (zh) 用於形成半導體器件的方法及設備
JP2011044747A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination