CN112398877A - 控制信号转换电路、知识产权核以及系统级芯片 - Google Patents

Abstract

本发明公开了一种控制信号转换电路、知识产权核和系统级芯片。本发明实施例提供的一种控制信号转换电路，可以将符合NOC标准协议的标准控制信号，转换为目标存储器适配的目标控制信号，本发明实施例提供的另一种控制信号转换电路，可以将指向目标存储器的目标控制信号，转换为符合NOC标准协议的标准控制信号。通过在SoC中使用上述控制信号转换电路中的一种或两种，实现了对NOC标准协议的标准控制信号与不同存储器所适配的控制信号的格式转换，可以将支持不同信号格式的IP核集成于同一NOC网络中进行通信，进而可以简化各IP核的开发，加快SoC的开发进度，而且还有利于IP核的拓展，缩减IP核或SoC开发的更新换代时间。

Description

控制信号转换电路、知识产权核以及系统级芯片

技术领域

本发明实施例涉及计算机硬件技术，具体涉及芯片技术，尤其涉及一种控制信号转换电路、知识产权核以及系统级芯片。

背景技术

随着片上系统的日益复杂，片上搭载的功能模块，存储模块也越来越多，片上总线系统被越来越频繁的应用起来。NOC（Network On Chip，片上网络）作为片上高速、高性能网络模块被业界广泛认可和使用。NOC是一种针对多核SoC（System-on-a-Chip，系统级芯片）设计的新型片上通信架构，提供了一种新的片上通信结构解决方案。

现有技术中，可以通过在SoC中使用NOC Router（路由器）构建片上的NOC网络。进而，片上搭载的各种IP（Intellectual Property，知识产权）核可以使用该NOC网络进行高效的片上通信。

发明人在实现本发明的过程中发现，NOC网络的产生时间较短，并未成为标准化的片上传输网络。目前，市面上流行的各种厂商的IP核，或者各种第三方IP核均具有各自所支持的信息格式，因此，这类IP核无法直接挂载在NOC网络中，各种IP核在开发过程中还需要增加信号格式转换的工作量，不利于各IP核的功能延展，同时，也会一定程度上延缓整个芯片的开发速度。

发明内容

有鉴于此，本发明实施例提供了一种控制信号转换电路、知识产权核以及系统级芯片，以提供一种通用的控制信号转换电路，实现对NOC标准协议的标准控制信号与不同存储器所适配的控制信号的格式转换。

第一方面，本发明实施例提供了一种控制信号转换电路，包括：相连的控制指令提取模块和协议转换模块；

控制指令提取模块，用于接收符合NOC标准协议的标准控制信号，并从标准控制信号中解析出至少一项控制信息，标准控制信号指向目标存储器；

协议转换模块，用于将接收的控制信息转换为目标存储器所适配的目标控制信号，以对目标存储器进行控制。

第二方面，本发明实施例还提供了一种IP核，包括：至少一个存储器，各存储器中的至少一个存储器与如本发明任意实施例所述的控制信号转换电路相连；

所述控制信号转换电路，用于接收符合NOC标准协议的标准控制信号，并从标准控制信号中解析出至少一项控制信息，并将所述控制信息转换为目标存储器所适配的目标控制信号，提供给所述目标存储器；

所述目标存储器，用于根据所述目标控制信号，执行匹配的控制操作。

第三方面，本发明实施例还提供了一种控制信号转换电路，包括：相连的控制信息生成模块和标准控制信号生成模块；

控制信息生成模块，用于接收指向目标存储器的目标控制信号，并根据所述目标控制信号生成至少一项控制信息；

标准控制信号生成模块，用于根据至少一项控制信息，生成符合NOC标准协议的标准控制信号，以对目标存储器进行控制。

第四方面，本发明实施例还提供了一种IP核，包括：至少一个控制器，各控制器中的至少一个控制器与本发明任一实施例所述的控制信号转换电路相连；

所述控制器，用于生成指向目标存储器的目标控制信号，并提供给所述控制信号转换电路；

所述控制信号转换电路，用于根据所述目标控制信号生成至少一项控制信息，根据至少一项控制信息，生成符合NOC标准协议的标准控制信号。

第五方面，本发明实施例还提供了一种系统级芯片，包括：NOC路由器、至少一个第一类IP核和至少一个第二类IP核；

其中，所述第一类IP核为如本发明任意实施例所述的IP核，所述第二类IP核为如本发明任意实施例所述IP核；

其中，所述第一类IP核中包括的各控制信号转换电路中的控制指令提取模块，与所述NOC路由器相连，用于从所述NOC路由器中接收符合NOC标准协议的标准控制信号；

所述第二类IP核中包括的各控制信号转换电路中的标准控制信号生成模块与所述NOC路由器相连，用于将生成的符合标准协议的标准控制信号，发送至所述NOC路由器。

本发明实施例的技术方案提供的一种控制信号转换电路，可以将符合NOC标准协议的标准控制信号，转换为目标存储器所适配的目标控制信号，本发明实施例提供的另一种控制信号转换电路，可以将指向目标存储器的目标控制信号，转换为符合NOC标准协议的标准控制信号。通过在系统级芯片中使用上述两种控制信号转换电路中的一种或者多种，实现对NOC标准协议的标准控制信号与不同存储器所适配的控制信号的格式转换，可以将支持不同信号格式的IP核集成于同一NOC网络中进行彼此通信，进而可以大大简化各个IP核的开发流程，加快整体系统级芯片的开发进度，而且还有利于IP核的拓展，并缩减IP核开发的更新换代时间。

附图说明

图1是本发明实施例一中的一种控制信号转换电路的结构图；

图2a是本发明实施例二中的一种控制信号转换电路的结构图；

图2b是本发明实施例二所适用的一种脉冲模式接收读取电路所接收的标准读信号的时序图；

图2c是本发明实施例二所适用的另一种脉冲模式接收读取电路所接收的标准读信号的时序图；

图2d是本发明实施例二所适用的一种脉冲模式接收写入电路的标准写信号的时序图；

图2e是本发明实施例二所适用的另一种脉冲模式接收写入电路的标准写信号的时序图；

图2f是本发明实施例二所适用的一种握手模式接收读取电路的标准读信号的时序图；

图2g是本发明实施例二适用的一种握手模式接收写入电路的标准写信号的时序图；

图3是本发明实施例三中的一种IP核的结构示意图；

图4a是本发明实施例四中的一种控制信号转换电路的结构示意图；

图4b是本发明实施例四所适用的第二类配置寄存器所配置的写控制信号配置参数的时序图；

图4c是本发明实施例四所适用的第二类配置寄存器所配置的读控制信号配置参数的时序图；

图5是本发明实施例五中的一种IP核的结构示意图；

图6是本发明实施例六中的一种SoC的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

实施例一

图1为本发明实施例一提供的一种控制信号转换电路的结构图，本实施例可适用于将符合NOC标准协议的标准控制信号，转换为目标存储器适配的目标控制信号，以对该目标存储器读写控制的情况。

其中，该控制信号转换电路包括：相连的控制指令提取模块110和协议转换模块120。

控制指令提取模块110，用于接收符合NOC标准协议的标准控制信号，并从标准控制信号中解析出至少一项控制信息，标准控制信号指向目标存储器；

协议转换模块120，用于将接收的控制信息转换为目标存储器所适配的目标控制信号，以对目标存储器进行控制。

其中，该控制信号转换电路用于和存储器（寄存器或者内存块）相连，相应的，该控制信号转换电路可以固定设置在某一个IP核内部，并与该IP核中设置的一个或者存储器相连，还可以以接插件的形式，可插拔的与该IP核中包括的一个或者多个存储器活动相连。

在本实施例中，可以预先首先通过设置在芯片上的NOC Router构建片上的NOC网络，并相应可以将控制信号转换电路与NOC Router（路由器）相连，以使得控制信号转换电路接收经由NOC网络发送的，符合NOC标准协议的标准控制信号。在控制信号转换电路接收到标准控制信号后，通过控制指令提取模块110和协议转换模块120的共同配合，将标准控制信号转换为对单个存储器的一系列简单访问。

同时，与控制信号转换电路相连的存储器需要支持许多不同的模式来响应这些访问。相应的，下游存储器不需要获知NOC突发，也看不到一个NOC突发和一系列单传输的NOC传输之间的任何区别。控制信号转换电路负责将突发序列转化为一系列简单的单独寄存器访问，每次访问都有适当的地址增量。

其中，所述标准控制信号可以为该目标存储器所在IP核内设置的控制器（或者控制电路）经由该NOC网络向该控制信号转换电路发送的，可以为芯片内的其他IP核内设置的控制器（或者控制电路）经由该NOC网络向控制信号转换电路发送的，本实施例对此并不进行限制。其中，标准控制信号可以是指支持AXI（Advanced eXtensible Interface，先进可扩展接口）总线协议的控制信号。

其中，所述存储器可以为寄存器，静态只读存储器（ROM，Read Only Memory）和静态随机存储器（SRAM，Static Random-Access Memory）等可以执行数据存取操作的存储设备，本实施例对此并不进行限制。

在本实施例的一个可选的实施方式中，控制指令提取模块110可以具体包括：读通道模块1101，和/或写通道模块1102；

读通道模块1101，用于接收符合NOC标准协议的标准读信号，并从标准读信号中解析出至少一项读控制信息；

写通道模块1102，用于接收符合NOC标准协议的标准写信号，并从标准写信号中解析出至少一项写控制信息。

可选的，所述读通道模块1101，和/或写通道模块1102可以具体为状态机，典型的，可选可以为FSM（Finite-State Machine，有限状态机）。

以写通道模块1102为例，该写通道状态机主要的工作时，接收NOC Router发送的单笔或者多笔的标准写信号，并基于标准写信号的不同通信模式，对该标准写信号进行采样处理（也即，解析操作），将该标准写信号转换为本地的存储器可以识别的一项或者多项写控制信息。典型的，该写控制信息可以为写地址以及写数据。

需要说明的是，控制指令提取模块110在接收到标准控制信号后，可以根据该标准控制信号中包括的读使能信号或者写使能信号，确定将该标准控制信号提供给读通道模块1101进行读控制信息的解析，或者，提供给写通道模块1102进行写控制信息的解析。也即，一般来说，同一时间，仅有读通道模块1101或者写通道模块1102中的一路进行工作。

需要说明的是，控制指令提取模块110可以仅包括读通道模块1101，也可以仅包括写通道模块1102，也即，读通道模块1101和写通道模块1102可以单独实例化，以提供只读或只写访问，或者，还可以将读通道模块1101和写通道模块1102分别连接到多端口内存的不同端口等，本实施例对此并不进行限制。

进一步的，如果目标寄存器根据协议转换模块120发送的目标控制信号，从对应的存储地址中读取出了设定字节的读取数据，则控制信号转换电路将会执行一个和之前完全逆转的操作。

也即，首先通过协议转换模块120从目标寄存器发送的数据读取结果中，提取出有效的读数据，并将该有效的读数据发送至控制指令提取模块110中的读数据通道1101，由读数据通道1101将该有效的读数据转换为符合NOC标准协议的读数据发送至NOC Router，以将该读数据经由NOC网络发送至请求该读数据一方，典型的，任意IP核中的控制器。

本发明实施例的技术方案提供的控制信号转换电路，可以将符合NOC标准协议的标准控制信号，转换为目标存储器所适配的目标控制信号，实现了将NOC标准协议的标准控制信号转换为支持不同协议的存储器所适配的控制信号，可以将支持不同信号格式的IP核集成于同一NOC网络中进行彼此通信，进而可以大大简化各个IP核的开发流程，加快整体系统级芯片的开发进度，而且还有利于IP核的拓展，并缩减IP核开发的更新换代时间。

在上述各实施例的基础上，控制指令提取模块110还可以包括：分别与读通道模块1101和写通道模块1102相连的仲裁模块（图中未示出）。

所述仲裁模块，用于在同时接收到标准读信号和标准写信号时，在标准读信号和标准写信号中选择一个信号，并将所选择的信号发送对应的通道模块中进行解析处理。

如前所述，同一时间，控制指令提取模块110中的读通道模块1101和写通道模块1102仅有一路可以工作，因此，可以在读通道模块1101和写通道模块1102之间设置一个仲裁模块，该仲裁模块可以在同时接收到标准读信号和标准写信号时，按照一定的仲裁标准，选取其中的标准读信号发送至读通道模块1101中进行解析处理，或者，选择其中的标准写控制信号发送至写通道模块1102中进行解析处理。

实施例二

图2a是本发明实施例二中的一种控制信号转换电路的结构图。如图2a所示，所述读通道模块包括：脉冲模式接收读取电路210，以及握手模式接收读取电路220；所述写通道模块包括：脉冲模式接收写入电路230，以及握手模式接收写入电路240；所述协议转换模块为第一类配置寄存器250。

其中，所述脉冲模式接收读取电路210，用于接收脉冲模式的标准读信号，并从脉冲模式的标准读信号中解析出至少一项读控制信息；

所述握手模式接收读取电路220，用于接收握手模式的标准读信号，并从握手模式的标准读信号中解析出至少一项读控制信息；

所述脉冲模式接收写入电路230，用于接收脉冲模式的标准写信号，并从握手模式的标准写信号中解析出至少一项写控制信息；

所述握手模式接收写入电路240，用于接收握手模式的标准写信号，并从握手模式的标准写信号中解析出至少一项写控制信息。

所述第一类配置寄存器250，具体用于：在接收到控制信息后，根据预先设置的控制信号配置参数和所述控制信息，形成并输出目标控制信号；所述控制信号配置参数与所述目标存储器相适配。

在本实施例中，将NOC标准协议的标准控制信号具体化为符合AXI4总线协议的AXI信号。相应的，由于该AXI4总线协议一般支持两种通信机制的AXI信号，一种是脉冲模式，另一种是握手模式。

其中，脉冲模式对时序要求比较严，而握手模式则对时序要求相对宽松。相应的，为了能够对上述两种通信机制的标准控制信号均能进行相应的格式转换，在本实施例中分别设置适配上述两种通信机制的读写通道模块。

也即，为了更加广泛的适应于NOC网络，我们设计的从接收端模块支持NOC工作在脉冲模式或握手模式两种通信模式的情况下接收数据到协议转换模块中。下面就具体接收这两种模式的接收电路：

（一）脉冲模式接收电路：

在脉冲模式下，控制信号转换电路支持单周期内存访问，以及基于简单的请求/确认脉冲协议的多周期内存访问的等待状态。在此模式中，信号REG_READ_REQ_ACK被忽略，信号REG_READ_DATA_ACK被设置为零。读写通道的行为由信号REG_*_SINGLE_CYCLE控制。在传输进行时，不能更改这些信号。

其中，在图2b中示出了当脉冲模式读取REG_READ_SINGLE_CYCLE == 1时，脉冲模式接收读取电路所接收的标准读信号的时序图。

在此模式中，REG_READ_DATA_VALID信号将被忽略，因为预期寄存器块将在REG_READ_REQ有效的相同周期中提供读取数据。假设寄存器块在REG_READ_REQ之后的循环中准备进行新的访问。

其中，在图2c中示出了脉冲模式读取REG_READ_SINGLE_CYCLE == 0时，脉冲模式接收读取电路所接收的标准读信号的时序图。

在这种模式下，寄存器块可以等待任意次数的循环，然后返回读取的数据，并将REG_READ_DATA_VALID置有效。REG_READ_DATA_VALID信号可以组合依赖于REG_READ_REQ，并且可以在引发REG_READ_REQ的同一个周期中置有效。在REG_READ_DATA_VALID置有效之前，读取的地址在REG_READ_ADDR上保持稳定。假设寄存器块在REG_READ_DATA_VALID之后的循环中准备好进行新的访问。

其中，在图2d中示出了当脉冲模式写REG_WRITE_SINGLE_CYCLE == 1时，脉冲模式接收写入电路的标准写信号的时序图。

在这种模式下，REG_WRITE_ACK信号将被忽略，因为寄存器块将在REG_WRITE_REQ置有效的相同周期内完成写请求。假设寄存器块在REG_WRITE_REQ之后的循环中准备好进行新的访问。

其中，在图2e中示出了当脉冲模式写REG_WRITE_SINGLE_CYCLE == 0时，脉冲模式接收写入电路的标准写信号的时序图。

在这种模式下，在REG_WRITE_ACK置有效之前，写地址和数据在REG_WRITE_ADDR和REG_WRITE_DATA上保持稳定。REG_WRITE_ACK信号可以组合依赖于REG_WRITE_REQ，并且可以在REG_WRITE_REQ置有效的同一个周期中置有效。假设寄存器块在REG_WRITE_ACK之后的循环中准备好进行新的访问。

其中，在脉冲模式下，读/写Byte-Enable信号的工作模式如下：

REG_READ_EN_STRB信号用作窄NOC传输的每字节读取启用。这样，NOC从程序将相应的REG_READ_EN_STRB位低的字节表示为“不关心”。记忆可能会利用这些信息来优化访问。类似地，对于写访问，信号REG_WRITE_STRB用作字节启用。相应的REG_WRITE_STRB位低的字节必须保持不变。REG_READ_EN_STRB和REG_WRITE_STRB信号在REG_ADDR(和REG_WRITE_DATA)应该是稳定的周期中是稳定的。

（二）握手模式接收电路：

在握手模式下，从接收端模块支持发出管道读取请求。

发出读请求(REG_READ_REQ/REG_READ_REQ_ACK)和接受读数据(REG_READ_DATA_VALID/REG_READ_DATA_ACK)是分开的。握手的操作类似于NOC有效/就绪握手模型。任何一方都可以通过拒绝ack信号对另一方施加反向压力，即寄存器存储器可以延迟接受读请求，而从器件可以延迟接受读数据。与NOC有效/准备握手不同，完成握手的目的地信号可能对来自源的相应信号有组合依赖性。写请求同样使用握手REG_WRITE_REQ/REG_WRITE ACK进行操作。握手表示写请求的完成。在握手模式中忽略REG_*_SINGLE_CYCLE信号。对于在发出读/写请求的相同周期内访问返回数据/执行写操作的内存，可以经常将ack信号设置为1。

其中，在图2f中示出了本发明实施例二所适用的一种握手模式接收读取电路的标准读信号的时序图。在图2g中示出了本发明实施例二适用的一种握手模式接收写入电路的标准写信号的时序图。

其中，读/写Byte-Enable信号在握手模式下，这些信号的工作方式与脉冲模式相同。

如前所述，在通过控制指令提取模块中与不同通信模式匹配的读通道模块或者写通道模块中解析出指向目标存储器的至少一项控制信息（例如，写数据以及写地址等控制信息）后，将上述各项控制信息发送至第一类配置寄存器，并通过该第一类配置寄存器根据预先设置的控制信号配置参数和所述控制信息，形成并输出针对目标存储器的目标控制信号。

可选的，可以在该第一类配置寄存器中，建立与不同存储器分别对应的配置信息映射关系。其中，所述控制信号配置参数中可以包括：有效位或者控制比特等信息。相应的，在接收到该至少一项控制信息后，可以将上述控制信息与该控制信号配置信息进行组合，得到并输出相应的目标控制信号。以实现对目标存储器的读写控制。

本发明实施例的技术方案提供的控制信号转换电路，可以将符合NOC标准协议的标准控制信号，转换为目标存储器所适配的目标控制信号，实现使用NOC标准协议的标准控制信号转换为不同存储器所适配的控制信号，可以将支持不同信号格式的IP核集成于同一NOC网络中进行彼此通信，进而可以大大简化各个IP核的开发流程，加快整体系统级芯片的开发进度，而且还有利于IP核的拓展，并缩减IP核开发的更新换代时间。

实施例三

图3示出了本发明实施例三中的一种IP核，如图3所示，该IP核包括：至少一个存储器310，各存储器中的至少一个存储器与如本发明任一实施例所述的控制信号转换电路320相连。

其中，在图3中，作为示例而非限定，该IP核中的每个存储器310，也即，存储器1、存储器2、…以及存储器n，均与该控制信号转换电路320相连。

所述控制信号转换电路320，用于接收符合NOC标准协议的标准控制信号，并从标准控制信号中解析出至少一项控制信息，并将所述控制信息转换为目标存储器所适配的目标控制信号，提供给目标存储器（也即，存储器310中的一个存储器）；

所述目标存储器，用于根据所述目标控制信号，执行匹配的控制操作。

所述存储器310包括下述至少一项：寄存器，静态只读存储器和静态随机存储器。其中，该目标存储器所执行的控制操作，可以包括数据读取操作以及数据写入操作等。

本发明实施例的技术方案实现了根据与某一IP核处于同一NOC网络的其他IP核，对该IP核内的一个或者多个存储器进行读写控制的技术效果，可以将支持不同信号格式的IP核集成于同一NOC网络中进行彼此通信，进而可以大大简化各个IP核的开发流程，加快整体系统级芯片的开发进度，而且还有利于IP核的拓展，并缩减IP核开发的更新换代时间。

实施例四

图4a是本发明实施例四提供的一种控制信号转换电路的示意图，如图4a所示，所述控制信号转换电路包括：相连的控制信息生成模块410和标准控制信号生成模块420，其中：

控制信息生成模块410，用于接收指向目标存储器的目标控制信号，并根据所述目标控制信号生成至少一项控制信息；

标准控制信号生成模块420，用于根据至少一项控制信息，生成符合NOC标准协议的标准控制信号，以对目标存储器进行控制。

其中，本发明实施例的控制信号转换电路支持任意长度和任意属性的传输。由AR*/AW*信号编码的传输属性，以及写入数据和探测信号，必须由外部寄存器提供。该控制信号转换电路不能够发出重叠的和管道化的传输。

其中，本实施例中的控制信号转换电路一般与IP核中的控制器件（例如，MCU）相连，相应的，该控制信号转换电路可以固定设置在某一个IP核内部，并与该IP核中的一个或者多个控制器件相连，还可以以接插件的形式，可插拔的与该IP核中包括的一个或者多个控制器活动相连。

在本实施例的一个可选的实施方式中，所述控制信息生成模块可以为第二类配置寄存器；

所述第二类配置寄存器，具体可以用于：在接收到目标控制信号后，根据预先设置的控制信息配置参数和所述目标控制信号，形成并输出至少一项控制信息；各所述控制信息与NOC标准协议相适配。

在本实施例的一个可选的实施方式中，所述标准控制信号生成模块为状态机。典型的，可选可以为有限状态机。

在本实施例中，需要在第二类配置寄存器预先配置相应的控制信息配置参数。例如，目标控制信号具体执行的是读操作还是写操作，具体工作在AXI总线的什么模式下等信息，在完成上述配置后，一旦该第二类配置寄存器接收到目标控制信号后，可以将控制信息配置参数和所述目标控制信号进行组合，形成并输出至少一项控制信息，并相应触发该状态机开始运转，将该至少一项控制信息转换为AXI码流，并将该AXI码流发送至NOC网络中进行传输，以实现对目标存储器的读写控制。

图4b是本发明实施例四所适用的第二类配置寄存器所配置的写控制信号配置参数的时序图。

其中，写入传输情况下，第二类配置寄存器中的写控制信号配置参数的初始化方式如下:

1、将AX*输入设置为所需的AW*信号。

2、将OPCODE_INPUT设置为1。

3、设置WDATA和WSTRB输入，使：

a.第n个传输数据位在WDATA_INPUT[n*DATA_WIDTH +: DATA_WIDTH]中，

b.第n个传输频闪位在WSTRB_INPUT[n*STRB_WIDTH +: STRB_WIDTH]中，其中STRB_WIDTH = DATA_WIDTH/8。

4、一旦上述输入稳定，就可以为单个周期将TRANSACTION_START置有效。

5、等待主器件将TRANSACTION_FINISHED置有效进行单个循环。在此期间，输入必须保持稳定。

6、当将TRANSACTION_FINISHED置有效时，写响应将在RESP_OUTPUT[1:0]中给出。输出在启动下一个传输之前保持稳定。

其中，图4c是本发明实施例四所适用的第二类配置寄存器所配置的读控制信号配置参数的时序图。

其中，读传输情况下，第二类配置寄存器中的读控制信号配置参数的初始化方式如下：

1、将AX*输入设置为所需的AW*信号。

2、将OPCODE_INPUT设置为0。

3、一旦上述输入稳定，就可以为单个周期将TRANSACTION_START置有效。

4、等待主器件将TRANSACTION_FINISHED置有效进行单个循环。在此期间，输入必须保持稳定。

5、当TRANSACTION_FINISHED置有效时，读取的数据和响应将由RDATA_OUTPUT和RESP_OUTPUT给出。输出在启动下一个传输之前保持稳定。个别转让情况如下：

a.第n个传输数据位在RDATA_OUTPUT[n*DATA_WIDTH +: DATA_WIDTH]中，

b.第n位传输响应位在RDATA_OUTPUT[n*2 +: 2]中。

其中，WDATA和WSTRB输入以及RDATA和RESP输出的宽度取决于最大传输突发长度，该长度由参数MAX_BURST_LENGTH设置。如果AXLEN_INPUT表示一个超过MAX_BURST_LENGTH的传输，那么master不会在NOC端启动一个传输，并立即将TRANSACTION_FINISHED信号设置有效。在本例中，RESP[1:0](用于写)或RESP中的所有响应项(用于读)被设置为SLVERR。

本发明实施例的技术方案提供的一种控制信号转换电路，可以将指向目标存储器的目标控制信号，转换为符合NOC标准协议的标准控制信号在NOC网络中进行传输，以最终实现对目标存储器的控制，可以将支持不同信号格式的IP核集成于同一NOC网络中进行彼此通信，进而可以大大简化各个IP核的开发流程，加快整体系统级芯片的开发进度，而且还有利于IP核的拓展，并缩减IP核开发的更新换代时间。

实施例五

图5是本发明实施例五提供的一种IP核的结构示意图，如图5所示，所述IP核包括：至少一个控制器510，各控制器510中的至少一个控制器与如本发明任一实施例所述的控制信号转换电路520相连。

其中，在图5中，作为示例而非限定，该IP核中的每个控制器510，也即，控制器1、控制器2、…以及控制器n，均与该控制信号转换电路520相连。

所述控制器（也即，与控制信号转换电路520相连的一个控制器），用于生成指向目标存储器的目标控制信号，并提供给所述控制信号转换电路520；

所述控制信号转换电路520，用于根据所述目标控制信号生成至少一项控制信息，根据至少一项控制信息，生成符合NOC标准协议的标准控制信号。

本发明实施例的技术方案可以实现一个IP核中的控制器直接向与该IP核处于同一NOC网络的其他IP核或者自身IP核中的存储器发送读写控制指令的技术效果，进而可以将支持不同信号格式的IP核集成于同一NOC网络中进行彼此通信，进而可以大大简化各个IP核的开发流程，加快整体系统级芯片的开发进度，而且还有利于IP核的拓展，并缩减IP核开发的更新换代时间。

实施例六

图6示出了本发明实施例六中的一种SoC的结构示意图。如图6所示，该SoC包括：NOC路由器610、至少一个如本发明任一实施例所述的第一类IP核620和至少一个如本发明任一实施例所述的第二类IP核630。

其中，所述第一类IP核620中包括的各控制信号转换电路中的控制指令提取模块，与所述NOC路由器610相连，用于从所述NOC路由器610中接收符合NOC标准协议的标准控制信号；

所述第二类IP核630中包括的各控制信号转换电路中的标准控制信号生成模块与所述NOC路由器610相连，用于将生成的符合标准协议的标准控制信号，发送至所述NOC路由器610。

在本实施例中，将符合NOC标准协议的标准控制信号，转换为目标存储器适配的目标控制信号的控制信号转换电路，以及将指向目标存储器的目标控制信号，转换为符合NOC标准协议的标准控制信号的控制信号转换电路可以分别配置在不同的IP核内（也即，本实施例中的第一类IP核和第二类IP核），也可以同时配置在同一IP核内（图中未示出）。如果将上述两种形式的控制信号转换电路均配置在同一IP核内，则通过使用NOC网络，该IP核中的控制器既可以向其他IP核的一个或者多个存储器发送读写控制指令，也可以响应于其他IP核中的控制器发送的读写控制指令，对该IP核内的一个或者多个存储器进行读写控制。

本发明实施例的技术方案可以将支持不同信号格式的IP核集成于同一NOC网络中进行通信，进而可以大大简化各IP核的开发，加快SoC的开发进度，而且还有利于IP核的拓展，并缩减IP核或SoC开发的更新换代时间。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种控制信号转换电路，其特征在于，包括：相连的控制指令提取模块和协议转换模块；

控制指令提取模块，用于接收符合片上网络NOC标准协议的标准控制信号，并从标准控制信号中解析出至少一项控制信息，标准控制信号指向目标存储器；

协议转换模块，用于将接收的控制信息转换为目标存储器所适配的目标控制信号，以对目标存储器进行控制；

控制指令提取模块包括：读通道模块、写通道模块以及分别与读通道模块和写通道模块相连的仲裁模块；

读通道模块，用于接收符合NOC标准协议的标准读信号，并从标准读信号中解析出至少一项读控制信息；

写通道模块，用于接收符合NOC标准协议的标准写信号，并从标准写信号中解析出至少一项写控制信息；

所述仲裁模块，用于在同时接收到标准读信号和标准写信号时，在标准读信号和标准写信号中选择一个信号，并将所选择的信号发送对应的通道模块中进行解析处理。

2.根据权利要求1所述的控制信号转换电路，其特征在于，所述读通道模块包括：脉冲模式接收读取电路，和/或握手模式接收读取电路；

所述脉冲模式接收读取电路，用于接收脉冲模式的标准读信号，并从脉冲模式的标准读信号中解析出至少一项读控制信息；

所述握手模式接收读取电路，用于接收握手模式的标准读信号，并从握手模式的标准读信号中解析出至少一项读控制信息；

所述写通道模块包括：脉冲模式接收写入电路，和/或握手模式接收写入电路；

所述脉冲模式接收写入电路，用于接收脉冲模式的标准写信号，并从握手模式的标准写信号中解析出至少一项写控制信息；

所述握手模式接收写入电路，用于接收握手模式的标准写信号，并从握手模式的标准写信号中解析出至少一项写控制信息。

3.根据权利要求1所述的控制信号转换电路，其特征在于，所述协议转换模块为第一类配置寄存器；

所述第一类配置寄存器，具体用于：在接收到控制信息后，根据预先设置的控制信号配置参数和所述控制信息，形成并输出目标控制信号；所述控制信号配置参数与所述目标存储器相适配。

4.根据权利要求1所述的控制信号转换电路，其特征在于，所述读通道模块，和/或写通道模块为状态机。

5.一种知识产权IP核，其特征在于，包括：至少一个存储器，各存储器中的至少一个存储器与如权利要求1-4任一项所述的控制信号转换电路相连；

所述控制信号转换电路，用于接收符合片上网络NOC标准协议的标准控制信号，并从标准控制信号中解析出至少一项控制信息，并将所述控制信息转换为目标存储器所适配的目标控制信号，提供给所述目标存储器；

所述目标存储器，用于根据所述目标控制信号，执行匹配的控制操作。

6.根据权利要求5所述的IP核，其特征在于，所述存储器包括下述至少一项：寄存器，静态只读存储器和静态随机存储器。

7.一种控制信号转换电路，其特征在于，包括：相连的控制信息生成模块和标准控制信号生成模块；

控制信息生成模块，用于接收指向目标存储器的目标控制信号，并根据所述目标控制信号生成至少一项控制信息；

标准控制信号生成模块，用于根据至少一项控制信息，生成符合片上网络NOC标准协议的标准控制信号，以对目标存储器进行控制；

其中，所述控制信息生成模块为第二类配置寄存器；

所述第二类配置寄存器，具体用于：在接收到目标控制信号后，根据预先设置的控制信息配置参数和所述目标控制信号，形成并输出至少一项控制信息；各所述控制信息与NOC标准协议相适配。

8.根据权利要求7所述的控制信号转换电路，其特征在于，所述标准控制信号生成模块为状态机。

9.一种知识产权IP核，其特征在于，包括：至少一个控制器，各控制器中的至少一个控制器与如权利要求7或8所述的控制信号转换电路相连；

所述控制器，用于生成指向目标存储器的目标控制信号，并提供给所述控制信号转换电路；

所述控制信号转换电路，用于根据所述目标控制信号生成至少一项控制信息，根据至少一项控制信息，生成符合片上网络NOC标准协议的标准控制信号。

10.一种系统级芯片SoC，其特征在于，包括：片上网络NOC路由器、至少一个第一类知识产权IP核和至少一个第二类IP核；

其中，所述第一类IP核为如权利要求5所述的IP核，所述第二类IP核为如权利要求9所述IP核；

其中，所述第一类IP核中包括的各控制信号转换电路中的控制指令提取模块，与所述NOC路由器相连，用于从所述NOC路由器中接收符合NOC标准协议的标准控制信号；

所述第二类IP核中包括的各控制信号转换电路中的标准控制信号生成模块与所述NOC路由器相连，用于将生成的符合标准协议的标准控制信号，发送至所述NOC路由器。

Images