CN112398444A - 具有交叉指型晶体管的集成多路径功率放大器 - Google Patents

具有交叉指型晶体管的集成多路径功率放大器 Download PDF

Info

Publication number
CN112398444A
CN112398444A CN202010804392.2A CN202010804392A CN112398444A CN 112398444 A CN112398444 A CN 112398444A CN 202010804392 A CN202010804392 A CN 202010804392A CN 112398444 A CN112398444 A CN 112398444A
Authority
CN
China
Prior art keywords
transistor
amplifier
input
peaking
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010804392.2A
Other languages
English (en)
Inventor
易卜拉欣·哈利勒
侯赛因·霍桑纳·拉德哈尼
胡马云·卡比尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN112398444A publication Critical patent/CN112398444A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/04—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers
    • H03F1/06—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in discharge-tube amplifiers to raise the efficiency of amplifying modulated radio frequency waves; to raise the efficiency of amplifiers acting also as modulators
    • H03F1/07—Doherty-type amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H03F3/604—Combinations of several amplifiers using FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/605—Distributed amplifiers
    • H03F3/607—Distributed amplifiers using FET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)

Abstract

一种多路径放大器(例如，多尔蒂放大器)包括：第一放大器输入端和第二放大器输入端以及放大器输出端，第一放大器输入端和第二放大器输入端以及放大器输出端与半导体管芯一体地形成；以及至少两个放大器单元，至少两个放大器单元彼此邻近地定位在放大器输入端与放大器输出端之间。每个放大器单元包括与半导体管芯一体地形成的第一晶体管和第二晶体管，其中第一晶体管和第二晶体管各自包括晶体管输入和晶体管输出。第一晶体管输入耦合到第一放大器输入端，并且第二晶体管输入耦合到第二放大器输入端。组合节点耦合到第二晶体管输出并且耦合到放大器输出端，并且第一相移元件电连接在第一晶体管输出与组合节点之间。

Description

具有交叉指型晶体管的集成多路径功率放大器
技术领域
本文所描述的主题的实施例总体上涉及具有多个子放大器的功率放大器，并且更具体地涉及具有载波放大器和峰化放大器以及输出组合电路的多尔蒂功率放大器。
背景技术
多年来，多尔蒂功率放大器一直是用于蜂窝基础设施应用的最流行的放大器之一。双向多尔蒂放大器包括两个子放大器(即，载波放大器和峰化放大器)，所述两个子放大器并联连接在放大器输入与放大器输出之间。在操作期间，输入射频(RF)信号分为载波信号和峰化信号，并且在由载波放大器和峰化放大器进行放大之前，在载波信号与峰化信号之间施加90度相位差。在输出侧，经过放大的载波信号或峰化信号中的一个然后通过n×90度传输线(n＝1、2、...)传送，而经过放大的载波信号或峰化信号中的另一个通过(n-1)×90度传输线传送，然后再通过信号组合器将经过放大的信号组合在一起。这使载波放大器和峰化放大器的有源负载牵引成为可能。
在一些典型的多尔蒂放大器配置中，载波放大器和峰化放大器在两个不同的半导体管芯(即，一个用于载波放大器的管芯和另一个用于峰化放大器的管芯)上实施，所述载波放大器和峰化放大器安装到封装衬底或印刷电路板(PCB)上。例如，载波放大器和峰化放大器中的每一个可以使用多指状场效应晶体管来实施，并且在每个管芯内，由每个晶体管指状物产生的经过放大的信号在输出接合焊盘处组合。引线接合阵列通常用于将经过放大的载波信号和峰化信号从输出接合焊盘传送到输出引线或传送到封装衬底或PCB上的导电结构。在90-0多尔蒂放大器配置中，在组合信号之前，经过放大的载波信号或经过放大的峰化信号通过电长度为90度(例如，四分之一波长传输线)的导体(例如，传输线)传导。类似地，在90-180多尔蒂放大器配置中，在组合信号之前，经过放大的载波信号或经过放大的峰化信号通过电长度为90度的传输线传导，并且经过放大的载波信号或经过放大的峰化信号中的另一个通过电长度为180度(例如，半波长传输线)的导体(例如，传输线)传导。
用于载波放大器和峰化放大器中的每一个的晶体管指状物的数量与期望的输出功率水平成正比。因此，更多的晶体管指状物用于更高功率的放大器，这必需使用相对长的输出接合焊盘来互连此类放大器中的晶体管指状物输出。不幸的是，在较高的频率下(例如，在千兆赫(GHz)范围内)，用于组合众多晶体管指状物的输出接合焊盘的分布特性可能会导致显著且不期望的信号功率损耗。更具体地说，随着被放大的RF信号的波长接近晶体管块的物理尺寸，在放大器中的每一个放大器的边缘指状物处的信号之间可能会产生相对大的相位差。大的相位差可能会导致显著的信号功率损耗，这进而可能会转化为电路级处相对差的功率增加效率。因此，需要能够以相对低的损耗支持以高频率进行放大的更节能的多尔蒂放大器设计。
发明内容
根据本发明的一个方面，提供一种多路径放大器，包括：
半导体管芯；
第一放大器输入端和第二放大器输入端以及放大器输出端，所述第一放大器输入端和所述第二放大器输入端以及所述放大器输出端与所述半导体管芯一体地形成；以及
至少两个放大器单元，所述至少两个放大器单元定位在所述放大器输入端与所述放大器输出端之间，其中所述至少两个放大器单元被定位成彼此邻近，并且所述至少两个放大器单元中的每个放大器单元包括：
第一晶体管，所述第一晶体管与所述半导体管芯一体地形成，其中所述第一晶体管具有第一晶体管输入和第一晶体管输出，其中所述第一晶体管输入耦合到所述第一放大器输入端；
第二晶体管，所述第二晶体管与所述半导体管芯一体地形成，其中所述第二晶体管具有第二晶体管输入和第二晶体管输出，其中所述第二晶体管输入耦合到所述第二放大器输入端；
组合节点，所述组合节点耦合到所述第二晶体管输出并且耦合到所述放大器输出端；以及
第一相移元件，所述第一相移元件电连接在所述第一晶体管输出与所述组合节点之间。
根据一个或多个实施例，所述第一相移元件包括：
第一电感器，其中所述第一电感器的第一端耦合到所述第一晶体管输出，并且所述第一电感器的第二端耦合到所述组合节点。
根据一个或多个实施例，所述第一电感器是与所述半导体管芯一体地形成的螺旋电感器。
根据一个或多个实施例，所述第一电感器是耦合到所述半导体管芯的顶表面的离散电感器。
根据一个或多个实施例，所述第一电感器的电感值处于0.1毫微亨到20毫微亨的范围内。
根据一个或多个实施例，所述第一晶体管是包括第一漏极区、第一源极区和第一栅极端的第一场效应晶体管，其中第一漏极-源极电容存在于所述第一漏极区与所述第一源极区之间，所述第一栅极端耦合到所述第一晶体管输入，并且所述第一漏极区耦合到所述第一晶体管输出；
所述第二晶体管是包括第二漏极区、第二源极区和第二栅极端的第二场效应晶体管，其中第二漏极-源极电容存在于所述第二漏极区与所述第二源极区之间，所述第二栅极端耦合到所述第二晶体管输入，并且所述第二漏极区耦合到所述第二晶体管输出，并且
其中所述第一漏极-源极电容、所述第二漏极-源极电容和所述第一电感器引起90度相位延迟被赋予给在所述第一漏极区与所述组合节点之间传送的射频信号。
根据一个或多个实施例，所述第一晶体管是包括第一晶体管指状物的第一场效应晶体管，所述第一晶体管指状物包括细长第一漏极区、细长第一源极区和细长第一栅极端，其中所述第一栅极端耦合到所述第一晶体管输入，并且所述第一漏极区耦合到所述第一晶体管输出；并且
所述第二晶体管是包括第二晶体管指状物的第二场效应晶体管，所述第二晶体管指状物包括细长第二漏极区、细长第二源极区和细长第二栅极端，其中所述第二栅极端耦合到所述第二晶体管输入，并且所述第二漏极区耦合到所述第二晶体管输出。
根据一个或多个实施例，所述第一晶体管指状物的第一长度短于所述第二晶体管指状物的第二长度。
根据一个或多个实施例，所述第一晶体管指状物和所述第二晶体管指状物具有输入端部，所述输入端部沿垂直于所述第一晶体管指状物的所述第一长度和所述第二晶体管指状物的所述第二长度的第一线对齐，所述第二晶体管指状物具有输出端部，所述输出端部沿垂直于所述第一晶体管指状物的所述第一长度和所述第二晶体管指状物的所述第二长度的第二线对齐，并且所述第一相移元件定位在所述第一晶体管指状物的输出端部与所述第二线之间。
根据一个或多个实施例，所述第一晶体管指状物的第一长度基本上等于所述第二晶体管指状物的第二长度。
根据一个或多个实施例，所述第一晶体管指状物和所述第二晶体管指状物彼此直接邻近。
根据一个或多个实施例，所述多路径放大器是多尔蒂功率放大器，所述第一晶体管指状物是载波指状物，并且所述第二晶体管指状物是峰化指状物。
根据一个或多个实施例，所述多路径放大器是多尔蒂功率放大器，所述第一晶体管指状物是峰化指状物，并且所述第二晶体管指状物是载波指状物。
根据一个或多个实施例，每个放大器单元是非对称放大器单元。
根据一个或多个实施例，每个放大器单元是对称放大器单元。
根据一个或多个实施例，所述至少两个放大器单元包括两个到五十个放大器单元。
根据一个或多个实施例，每个放大器单元另外包括：
第三晶体管，所述第三晶体管与所述半导体管芯一体地形成，其中所述第三晶体管具有第三晶体管输入和第三晶体管输出，其中所述第三晶体管输入耦合到第三放大器输入端；以及
第二相移元件，所述第二相移元件电连接在所述第三晶体管输出与节点之间，所述节点位于所述第一晶体管输出与所述第一相移元件之间。
根据一个或多个实施例，另外包括：
一个或多个电磁隔离特征，所述一个或多个电磁隔离特征定位在所述第一晶体管与所述第二晶体管之间。
根据一个或多个实施例，另外包括：
一个或多个电磁隔离特征，所述一个或多个电磁隔离特征定位在所述至少两个放大器单元中的邻近放大器单元之间。
根据本发明的第二方面，提供一种放大器，包括：
半导体管芯；
第一输入信号歧管，所述第一输入信号歧管定位在所述半导体管芯的输入侧处并且与所述半导体管芯一体地形成；
第二输入信号歧管，所述第二输入信号歧管定位在所述半导体管芯的所述输入侧处并且与所述半导体管芯一体地形成；
输出信号歧管，所述输出信号歧管定位在所述半导体管芯的输出侧处并且与所述半导体管芯一体地形成；以及
至少两个放大器单元，所述至少两个放大器单元定位在所述半导体管芯的所述输入侧与所述输出侧之间，其中所述至少两个放大器单元被定位成彼此邻近，并且所述至少两个放大器单元中的每个放大器单元包括：
第一晶体管，所述第一晶体管与所述半导体管芯一体地形成，其中所述第一晶体管具有第一晶体管输入和第一晶体管输出，其中所述第一晶体管输入耦合到第一放大器输入端；
第二晶体管，所述第二晶体管与所述半导体管芯一体地形成，其中所述第二晶体管具有第二晶体管输入和第二晶体管输出，其中所述第二晶体管输入耦合到第二放大器输入端；
组合节点，所述组合节点耦合到所述第二晶体管输出并且耦合到放大器输出端；以及
相移元件，所述相移元件电连接在所述第一晶体管输出与所述组合节点之间。
根据一个或多个实施例，所述放大器是多尔蒂功率放大器，所述第一晶体管是载波放大器或峰化放大器中的第一个，并且所述第二晶体管是所述载波放大器或所述峰化放大器中的另一个。
根据一个或多个实施例，所述第一晶体管是第一细长场效应晶体管指状物；所述第二晶体管是第二细长场效应晶体管指状物；并且所述相移元件是电感器。
附图说明
当结合以下附图考虑时，可以通过参考具体实施方式和权利要求得出对主题的更全面的理解，其中贯穿附图，相似的附图标记指代类似的元件。
图1是根据一个示例实施例的多尔蒂功率放大器的简化示意图；
图2是根据一个示例实施例的具有交叉指型载波子放大器和峰化子放大器的多尔蒂功率放大器的示意图；
图3是根据一个示例实施例的具有多个非对称多尔蒂单元以及交叉指型载波指状物和交叉指型峰化指状物的非对称功率放大器集成电路(IC)的俯视图；
图4是根据一个示例实施例的图3的多尔蒂单元沿线4-4的横截面侧视图；
图5是根据一个示例实施例的图3的多尔蒂单元沿线5-5的横截面侧视图；
图6是根据另一个示例实施例的非对称多尔蒂单元的俯视图；
图7是根据又另一个示例实施例的非对称多尔蒂单元的俯视图；
图8是根据另一个示例实施例的非对称多尔蒂单元的俯视图；
图9是根据一个示例实施例的对称多尔蒂单元的俯视图；
图10是根据另一个示例实施例的对称多尔蒂单元的俯视图；
图11是根据又另一个示例实施例的对称多尔蒂单元的俯视图；
图12是根据另一个示例实施例的三向多尔蒂单元的俯视图；
图13是根据一个示例实施例的具有顶部源极接触的非对称功率放大器IC的俯视图；
图14是根据一个示例实施例的封装在高功率封装体中的多尔蒂放大器装置的俯视图；
图15是根据一个示例实施例的耦合到印刷电路板衬底的经过封装的多尔蒂放大器装置的俯视图；并且
图16是根据一个示例实施例的制作多尔蒂功率放大器IC和经过封装的多尔蒂放大器装置的方法的流程图。
具体实施方式
本发明主题的实施例包括多路径放大器(即，具有并行地放大信号的多个放大器的放大器)，所述多路径放大器具有集成且交叉指型第一功率晶体管指状物和第二功率晶体管指状物、集成移相器以及耦合到第一功率晶体管指状物和第二功率晶体管指状物的输出的集成信号组合器。在一些实施例中，多路径放大器可以是多尔蒂功率放大器。更具体地说，下文所描述的实施例中的一些实施例对应于具有“非反相”负载网络配置的多尔蒂功率放大器(也被称为“非反相”多尔蒂放大器)。基于本文的描述，本领域的技术人员将理解，下文所描述的实施例也可以在具有“反相”负载网络配置的多尔蒂功率放大器(也被称为“反相”多尔蒂放大器)中实施。另外，多尔蒂放大器IC的下文所描述和所示出的实施例中的一些实施例对应于包括载波放大器和一个峰化放大器(各自由多个并联耦合的晶体管指状物组成)的双向多尔蒂放大器。如稍后将更详细解释的，其它实施例可以包括“N向”多尔蒂功率放大器，其中N＞2，并且其中峰化放大器的数量等于N-1。仍另外地，下文所描述的实施例可以在除多尔蒂功率放大器之外的多路径放大器中实施。因此，本发明的主题的范围不限于双向非反相多尔蒂功率放大器，而是广泛到足以覆盖反相多尔蒂功率放大器、N向多尔蒂放大器(其中N＞2)和其它类型的多路径放大器。
如本文所使用的并且如稍后将详细描述的，晶体管“指状物”(也可以被称为“子放大器”)包括具有多个并联对齐的掺杂半导体区和接触区的细长(即，长度显著大于宽度)晶体管结构。在一些实施例中，多路径放大器可以是多尔蒂功率放大器，其具有多个集成且交叉指型的成对或成组载波功率晶体管指状物(也被称为“载波指状物”或“载波子放大器”)和峰化功率晶体管指状物(也被称为“峰化指状物”或“峰化子放大器”)以及位于每个载波晶体管输出端或峰化晶体管输出端与输出组合器之间的集成移相器(例如，电感)，所有载波指状物输出和峰化指状物输出均耦合到所述输出组合器。
在各个实施例中，载波指状物和峰化指状物、移相器以及输出组合器与单个集成电路(IC)管芯(或半导体管芯)一体地和/或整体地形成或在所述单个集成电路管芯内一体地和/或整体地形成。如本文所使用的，术语“整体的”或“整体地形成”意指与单个半导体管芯集成或在所述单个半导体管芯内集成。当组件在本文中被称为与IC或半导体管芯“一体地形成”时，这意指组件结构形成管芯本身的一部分(例如，组件在管芯制造工艺期间产生，并且物理地定位在管芯的顶表面与底表面之间)。例如，简单地参考图3，晶体管指状物336和356以及电感器380被认为与管芯301“一体地形成”。与此对比，当组件被称为与IC或半导体管芯“集成”时，这意指组件结构与管芯“一体地形成”，或组件附接到管芯(例如，安装到管芯的表面)。例如，简单地参考图6，如本文所使用的术语，电感器680被认为与管芯601“集成”，因为电感器680的端682、684物理且电附接到暴露在管芯601表面处的接合焊盘683、685。
如上文所指示的，多尔蒂放大器的实施例包括耦合到多个载波指状物和峰化指状物的输出的集成或一体地形成的输出组合器。在非反相多尔蒂放大器实施例中，输出组合器紧密地电耦合到峰化指状物的输出(例如，本征漏极端)，其中如本文所使用的“紧密地电耦合”意指通过一个或多个导电特征(例如，一个或多个集成导电迹线和/或一个或多个通孔)直接连接或电耦合，所述一个或多个导电特征形成具有可忽略的总电阻(例如，小于约100毫欧姆)并且没有无源或有源电气组件(例如，离散或集成电阻器、电感器、电容器或晶体管)的导电路径。在反向多尔蒂放大器实施例中，输出组合器紧密地电耦合到载波指状物的输出(例如，本征漏极端)。
因为输出组合器可以非常接近峰化指状物的一个或多个本征漏极实施，所以90-0多尔蒂放大器可以实现，其中在载波指状物的漏极区与峰化指状物的漏极区之间实施约90度的相移，并且在峰化指状物的漏极区与输出组合器之间未实施实质性的相移。根据一个实施例，通过具有CLC(电容-电感-电容)拓扑的电路系统来提供载波指状物输出与峰化指状物输出之间的90度相位差。CLC拓扑包括载波指状物和峰化指状物的漏极-源极电容以及在每个载波指状物输出与输出组合器之间实施的紧密可控串联电感(例如，图3、6、7-11、13的电感器380、680、780、781、880、980、1080、1081、1180、1181、1380、1381)。更具体地说，CLC拓扑实质上是具有第一并联电容(载波指状物漏极-源极电容)、第二并联电容(峰化指状物漏极-源极电容)以及耦合在载波漏极端与峰化漏极端之间的电感的pi网络。换句话说，其中载波指状物的漏极-源极电容、峰化指状物的漏极-源极电容以及电感器的电感引起90度相位延迟被赋予给在载波指状物的漏极区与输出组合器(或组合节点)之间传送的射频信号。
现在将描述多尔蒂功率放大器的基本结构以增强对说明书其余部分的理解。图1是根据一个示例实施例的双向非反相多尔蒂功率放大器100的简化示意图。多尔蒂放大器100包括输入节点102、输出节点104、功率分配器110(或分配器)、载波放大路径130、峰化放大路径150、输入移相器182、输出移相器180和组合节点170。可以将负载106耦合到组合节点170(例如，通过阻抗变换器190和输出节点104)以从放大器100接收经过放大的RF信号。
多尔蒂功率放大器100被认为是“双向”多尔蒂功率放大器，其包括一个载波放大器136和一个或多个峰化放大器156。载波放大器136沿载波放大路径130提供放大，并且峰化放大器156沿峰化放大路径150提供放大。在其它实施例中，多于一个峰化放大器可以与第一峰化放大器156并行实施以产生N向多尔蒂功率放大器，其中N＞2。
尽管载波放大器136和峰化放大器156的尺寸可以相等(例如，在对称多尔蒂配置中主峰化尺寸比为1∶1)，但是载波放大器136和峰化放大器156的尺寸也可以不相等(例如，在各种非对称多尔蒂配置中)。在对称双向多尔蒂放大器配置中，峰化功率放大器156的尺寸与载波功率放大器136的尺寸近似相同，其中“尺寸”是指总晶体管外围和/或载流能力。相反地，在非对称双向多尔蒂放大器配置中，峰化功率放大器156的尺寸通常比载波功率放大器136的尺寸大几倍。例如，峰化功率放大器156的尺寸可以是载波功率放大器136的尺寸的两倍，使得峰化功率放大器156的载流能力是载波功率放大器136的载流能力的两倍。也可以实施除1∶2比率之外的非对称载波放大器与峰化放大器尺寸比。
功率分配器110被配置成将在输入节点102处接收的输入RF信号的功率分配成输入信号的载波部分和峰化部分。载波输入RF信号在功率分配器输出114处提供到载波放大路径130，并且峰化输入RF信号在功率分配器输出116处提供到峰化放大路径150。在只有载波放大器136向负载106供应电流的低功率模式下的操作期间，功率分配器110仅向载波放大路径130提供输入信号功率。在载波放大器136和峰化放大器156均向负载106供应电流的满功率模式下的操作期间，功率分配器110在放大路径130、150之间分配输入信号功率。
功率分配器110可以相等地或不相等地分配输入RF信号的功率。例如，当多尔蒂放大器100具有峰化放大器156的尺寸大约是载波放大器136的尺寸的两倍的非对称多尔蒂放大器配置(即，多尔蒂放大器100具有载波与峰化尺寸比为1∶2的非对称配置)时，功率分配器110可以分配功率，使得大约三分之一的输入信号功率提供到载波放大路径130，并且大约三分之二的输入信号功率提供到峰化放大路径150。换句话说，在载波与峰化尺寸比为1∶2的情况下，峰化放大器156的尺寸约为载波放大器136尺寸的两倍，并且功率分配器110被配置成产生功率约为载波输入信号功率的两倍的峰化输入信号。
可替换地是，在对称多尔蒂放大器配置(即，载波与峰化尺寸比为约1∶1)的情况下，功率分配器110可以分配功率，使得约一半的输入信号功率在功率分配器输出114处提供到载波放大路径130，并且约一半的输入信号功率在功率分配器输出116处提供到峰化放大路径150。
本质上，功率分配器110分配在输入节点102处供应的输入RF信号，并且沿载波放大路径130和峰化放大路径150分别放大经过分配的信号。然后，经过放大的信号在组合节点170处被同相地组合。重要的是，载波放大路径130与峰化放大路径150之间的相位一致性跨感兴趣频带(或操作频带)维持以确保经过放大的载波信号和峰化信号同相地到达组合节点170处，并且因此确保正确的多尔蒂放大器操作。在图1所描绘的多尔蒂放大器配置中(即，非反向多尔蒂配置)，输入移相器182耦合在功率分配器输出116与峰化放大器156之间。根据一个实施例，输入移相器182在峰化输入信号被提供到峰化放大器156之前对所述峰化输入信号施加约90度相位延迟。例如，输入移相器182可以包括四分之一波长传输线、集总元件延迟电路或电长度为约90度的另一种适合类型的延迟元件或电路。
根据一个实施例，载波放大器136和峰化放大器156各自为单级放大器(即，具有单个放大级的放大器)。在其它实施例中，载波放大器136为两级放大器，所述两级放大器包括以级联(或串联)布置连接在载波放大器输入与载波放大器输出之间的相对低功率前置放大器(未示出)和相对高功率末级放大器(未示出)。在载波放大器级联布置中，前置放大器的输出电耦合到末级放大器的输入。类似地，峰化放大器156可以包括两级放大器，所述两级放大器包括以级联布置连接在峰化放大器输入与峰化放大器输出之间的相对低功率前置放大器(未示出)和相对高功率末级放大器(未示出)。在峰化放大器级联布置中，前置放大器的输出电耦合到末级放大器的输入。在其它实施例中，载波放大器136和峰化放大器156中的每一个可以包括多于两个级联耦合放大级。可以分别在每个放大器136、156的输入处实施输入阻抗匹配网络134、154(IMN)。在每种情况下，匹配网络134、154可以朝着负载阻抗递增地增加电路阻抗。
在多尔蒂放大器100的操作期间，载波放大器136被偏置成在AB类模式或深度AB类模式下操作，并且峰化放大器156通常被偏置成在C类模式下操作。在一些配置中，峰化放大器156可以被偏置成在B类或深度B类模式下操作。例如，在一个实施例中，可以使用一个或多个栅极偏置电路(例如，图2的偏置电路220、222)来执行载波放大器136和峰化放大器156的栅极偏置。在节点102处的输入信号的功率低于峰化放大器156的接通阈值电平的低功率电平下，放大器100在低功率模式下操作，在所述低功率模式下，载波放大器136是向负载106供应电流的唯一放大器。当输入信号的功率超过峰化放大器156的阈值电平时，放大器100在高功率模式下操作，在所述高功率模式下，载波放大器136和峰化放大器156两者均向负载106供应电流。此时，峰化放大器156在组合节点170处提供有源负载调制，从而允许载波放大器136的电流继续线性增加。
多尔蒂放大器100具有“非反相”负载网络配置。在非反相配置中，输入电路被配置成使得供应到峰化放大器156的输入信号相对于以放大器100的中心操作频率fo供应到载波放大器136的输入信号延迟90度。如上文所描述的，为了确保载波输入RF信号和峰化输入RF信号以约90度相位差到达载波放大器136和峰化放大器156，如对正确的多尔蒂放大器操作来说是基本的，输入移相器182在峰化输入信号被提供到峰化放大器156之前对所述峰化输入信号施加约90度相位延迟。
为了在放大器136、156的输入处补偿载波放大路径130与峰化放大路径150之间的90度相位延迟差(即，为了确保经过放大的信号同相地到达组合节点170处)，输出移相器180被配置成在载波放大器136的输出与组合节点170之间将约90度相位延迟施加到所述信号。如将结合图2-13更详细地描述的，输出移相器180可以包括耦合在载波放大器136的输出与组合节点170之间的一个或多个电感组件(例如，图2-13的电感器380、680)。例如，如将结合图2-13更详细地讨论的，输出移相器180可以包括集成螺旋电感器、离散电感器、引线接合和集成传输线的组合。
多尔蒂放大器的替代性实施例可以具有“反相”负载网络配置。在这种配置中，放大器被配置成使得输入移相器将供应到载波放大器136的输入信号相对于以放大器100的操作中心频率f0供应到峰化放大器156的输入信号延迟约90度，并且输出移相器被配置成将约90度相位延迟施加到峰化放大器156的输出与组合节点之间的信号，而未将显著的延迟施加到载波放大器136的输出与组合节点之间的信号。
多尔蒂放大器100是“集成的”，如本文所使用的术语，因为至少载波放大器136、峰化放大器156、移相器180和组合节点170与一个单个IC管芯集成或在所述一个单个IC管芯内集成，如虚线框101所指示的(例如，图3、5-13的管芯301、501、601、701、801、901、1001、1101、1201、1301)。这种管芯在本文中可以被称为“集成多尔蒂放大器管芯”。根据一个实施例，输入阻抗匹配网络134、154的全部或部分还可以与同一IC管芯101(例如，图3、5-13的管芯301、501、601、701、801、901、1001、1101、1201、1301)集成或在所述同一IC管芯101内集成。另外，分配器110可以与同一IC管芯101集成或在所述同一IC管芯101内集成。可替换地是，分配器110和/或输入阻抗匹配网络134、154的全部或部分可以在一个或多个组件中实施，所述一个或多个组件不同于包括载波放大器136和峰化放大器156的IC管芯。
如上文所提及的，载波放大器136和峰化放大器156中的每一个包括多个晶体管“指状物”。本质上，放大器的每个指状物均充当小的子放大器。用于载波放大器136的晶体管指状物(或子放大器)(在本文中被称为“载波指状物”)并联连接在载波放大器输入与组合节点170之间，并且用于峰化放大器156的晶体管指状物(或子放大器)(在本文中被称为“峰化指状物”)并联连接在峰化放大器输入与组合节点之间。根据一个实施例，相位延迟元件(对应于移相器180)耦合在每个载波指状物的输出(例如，本征漏极)与组合节点之间。根据另外一个实施例，使载波指状物和峰化指状物成交叉指型(或彼此交错)以形成并行地放大输入RF信号的多个“多尔蒂放大器单元”。图2中以电路示意图形式描述了此独特的放大器结构。
更具体地说，图2是根据一个示例实施例的具有交叉指型载波子放大器和峰化子放大器(或指状物)的多尔蒂功率放大器200的示意图。多尔蒂放大器200包括输入节点202(例如，图1的输入节点101)、输出节点204(例如，图1的输出节点104)、功率分配器210(例如，图1的功率分配器110)、载波偏置电路220、峰化偏置电路222、第一移相器282(例如，图l的移相器182)、载波输入信号歧管230、峰化输入信号歧管250、输出信号组合器歧管270和并联耦合在载波输入信号歧管230和峰化输入信号歧管250与输出信号组合器歧管270之间的多个“多尔蒂单元”240、241、242、243、244、245、246、247。尽管图2示出了并联耦合的八个多尔蒂单元240-247，但是在多尔蒂放大器200的其它实施例中可以包括更多或更少的多尔蒂单元240-247(例如，两个到五十个单元)。
功率分配器210耦合在输入节点202与载波输入信号歧管230和峰化输入信号歧管250之间。功率分配器210被配置成将在输入节点202处接收的输入RF信号的功率分配成输入信号的载波部分和峰化部分，所述载波部分和峰化部分是分别在功率分配器210的载波信号输出和峰化信号输出处产生。
第一移相器282耦合在功率分配器210的峰化信号输出与峰化输入信号歧管250之间。根据一个实施例，第一移相器282在峰化输入信号被提供到峰化输入信号歧管250之前对所述峰化输入信号施加约90度相位延迟。例如，第一移相器282可以包括四分之一波长传输线、集总元件延迟电路或电长度为约90度的另一种适合类型的延迟元件或电路。当分别到达载波输入信号歧管230和峰化输入信号歧管250时，第一移相器282起到在载波输入信号与峰化输入信号之间赋予90度相位差的作用。在其它实施例中，功率分配器210可以在载波输入信号与峰化输入信号之间赋予90度相位差，或其它电路系统可以用于赋予90度相位差。
多个多尔蒂单元240-247并联耦合在载波输入信号歧管230和峰化输入信号歧管250与输出信号组合器歧管270之间。参考经过扩大的多尔蒂单元240，每个多尔蒂单元240包括并行的载波放大路径和峰化放大路径(例如，图1的路径130、150)。载波路径包括载波输入端232、载波子放大器236、第二移相器280和载波输出端272。类似地，峰化路径包括峰化输入端252、峰化子放大器256和峰化输出端274。用于多尔蒂单元240-247中的所有多尔蒂单元的载波输入端232电耦合到载波输入信号歧管230，并且用于多尔蒂单元240-247中的所有多尔蒂单元的峰化输入端252电耦合到峰化输入信号歧管250。用于多尔蒂单元240-247中的所有多尔蒂单元的载波输出端272和峰化输出端274电耦合到输出信号组合器歧管270，所述输出信号组合器歧管270充当由多尔蒂单元240-247的载波路径和峰化路径放大的所有RF信号的组合节点(例如，图1的组合节点170)。
如将结合图3-13更详细地描述的，每个载波子放大器236和峰化子放大器256可以例如用一个或多个晶体管指状物来实施，其中每个晶体管指状物对应于具有控制端(或栅极端)以及第一电流传导端和第二电流传导端(或漏极端和源极端)的场效应晶体管(FET)。因此，在图2中，每个载波子放大器236和峰化子放大器256被描绘为三端FET。用于载波子放大器236的FET 237具有通过载波输入端232耦合到载波输入信号歧管230的控制端(例如，栅极端)、通过移相器280和载波输出端272耦合到输出信号组合器歧管270的第一电流传导端(例如，漏极端)以及耦合到接地电压参考的第二电流传导端(例如，源极端)。类似地，用于峰化子放大器256的FET 257具有通过峰化输入端252耦合到峰化输入信号歧管250的控制端(例如，栅极端)、通过峰化输出端274耦合到输出信号组合器歧管270的第一电流传导端(例如，漏极端)以及耦合到接地电压参考的第二电流传导端(例如，源极端)。
载波路径中的移相器280被配置成将预定相位延迟赋予从用于载波子放大器236的FET 237的第一电流传导端(例如，漏极端)接收的经过放大的RF信号。根据一个实施例，预定相位延迟可以为约90度或更小，以在第一电流传导端(或更具体地为FET 237的本征漏极)与输出信号组合器歧管270之间赋予总相位延迟。
在每个多尔蒂单元240-247的输入侧，每个多尔蒂单元240-247的载波输入端232电耦合到载波输入信号歧管230，并且每个多尔蒂单元240-247的峰化输入端252电耦合到峰化输入信号歧管250。在每个多尔蒂单元240-247的输出侧，每个多尔蒂单元240-247的输出端272、274电耦合到输出信号组合器歧管270。
载波输入信号歧管230、峰化输入信号歧管250和输出信号组合器歧管270中的每一个可以包括跨越多尔蒂单元240-247的宽度的细长导电结构(例如，一条或多条图案化导线或迹线)。因此，载波输入信号歧管230被物理地配置成促进多尔蒂单元240-247中的所有多尔蒂单元的载波输入端232中的所有载波输入端电连接到载波输入信号歧管230。因此，峰化输入信号歧管250被物理地配置成促进多尔蒂单元240-247中的所有多尔蒂单元的峰化输入端263中的所有峰化输入端电连接到峰化输入信号歧管250。载波输入信号歧管230和峰化输入信号歧管250彼此电隔离，并且因此当载波输入信号和峰化输入信号到达多尔蒂单元240-247时也彼此电隔离。在输出侧，输出信号组合器歧管270被物理地配置成促进多尔蒂单元240-247中的所有多尔蒂单元的输出端272、274中的所有输出端电连接到输出信号组合器歧管270。因此，输出信号组合器歧管270被配置成组合来自所有多尔蒂单元240-247的载波路径和峰化路径的经过放大的信号中的所有经过放大的信号。
多尔蒂放大器200的载波放大器(例如，图1的载波放大器136)由多尔蒂单元240-247中的所有多尔蒂单元中的多个并联耦合的载波子放大器236组成，并且多尔蒂放大器200的峰化放大器(例如，图1的峰化放大器156)由多尔蒂单元240-247中的所有多尔蒂单元中的多个并联耦合的峰化子放大器236组成。如图2中所示出的，载波子放大器236和峰化子放大器256横跨多个单元240-247成交叉指型(或交错)。换句话说，在一个实施例中，从多尔蒂单元240开始并且朝着多尔蒂单元247行进，载波子放大器236和峰化子放大器256以严格交替布置物理地布置(例如，载波子放大器、峰化子放大器、载波子放大器、峰化子放大器等)。在其它实施例中，载波子放大器236和峰化子放大器256可以交错，但不是以严格交替布置交错。例如，从多尔蒂单元240开始并且朝着多尔蒂单元247行进，载波子放大器236和峰化子放大器256可以被物理地布置成使得存在载波子放大器236，然后是两个峰化子放大器256，然后是两个载波子放大器236等。也可以利用其它交叉指型布置。在任何情况下，载波子放大器236和峰化子放大器256横跨装置的宽度被定位成彼此邻近。
在多尔蒂功率放大器200的操作期间，载波偏置电路220向载波输入信号歧管230提供第一DC偏置电压(来自第一偏置电压输入221)，以偏置每个多尔蒂单元240-247的载波子放大器236以在AB类模式或深度AB类模式下操作。类似地，峰化偏置电路222向峰化输入信号歧管250提供第二DC偏置电压(来自第二偏置电压输入223)，以偏置每个多尔蒂单元240-247的峰化子放大器256以在B类或深度B类模式下操作。偏置电路220、222中的每一个均包括呈现出对RF信号能量的高阻抗的电路系统(例如，四分之一波长传输线)，以抑制RF信号能量被传送到偏置电压输入221、223。
在输入节点202处接收输入RF信号，并且功率分配器210将输入RF信号分配成载波输入RF信号和峰化输入RF信号，所述载波输入RF信号和峰化输入RF信号分别在功率分配器210的载波信号输出和峰化信号输出处被传送。第一移相器282将峰化输入信号延迟了约90度，使得当载波输入信号和峰化输入信号分别到达载波输入信号歧管230和峰化输入信号歧管250时相位相差约90度。载波输入信号歧管230将载波输入信号传送到每个多尔蒂单元240-247的载波输入端232，并且峰化输入信号歧管250将峰化输入信号传送到每个多尔蒂单元240-247的峰化输入端252。每个多尔蒂单元240-247放大所接收的载波输入信号和峰化输入信号，并且分别在载波输出端272处和峰化输出端274处产生经过放大的载波RF信号和峰化RF信号。来自每个多尔蒂单元240-247的经过放大的载波RF信号和峰化RF信号在输出信号组合器歧管270处被接收并且通过所述输出信号组合器歧管270组合，并且在输出节点204处产生经过组合的输出RF信号。
现在将结合图3-5讨论体现载波输入信号歧管230和峰化输入信号歧管250、多个多尔蒂单元240-247以及输出信号组合器歧管270的集成电路(IC)的物理实施方案的一个实施例。更具体地说，图3是根据示例实施例的具有多个非对称多尔蒂单元340-347以及交叉指型载波指状物336和交叉指型峰化指状物356的非对称多尔蒂功率放大器IC 300(“多尔蒂IC”)的俯视图。图3中示出了经过扩大的多尔蒂单元347以更清楚地示出本发明的各个特征。为了增强理解，应当根据一个示例实施例与图4和5(分别是图3的多尔蒂单元347沿线4-4和5-5的横截面侧视图)一起同时查看图3。
在图3-5的实施例中，多尔蒂IC 300的组件一体地形成(即，组件形成管芯301的部分并且物理地定位在管芯301的顶表面401与底表面402之间)。在其它实施例中，组件中的一些组件可以与IC集成(例如，附接到管芯，而不是与管芯一体地形成)。如本文所使用的，术语“集成电路管芯”和“IC管芯”意指单个、不同的半导体管芯(或半导体衬底)，其中一个或多个电路组件(例如，晶体管、无源装置等)一体地形成和/或直接物理连接以产生整体结构。
在一个实施例中，多尔蒂IC 300是整体半导体装置。更具体地说，IC 300的组件形成单个半导体管芯301的部分。管芯301包括基底半导体衬底410和堆积结构412，所述堆积结构412包括处于基底半导体衬底410的顶表面上和上方的多个介电和图案化导电层和结构。堆积结构412的顶表面限定管芯301的顶表面401。根据一个实施例，导电层428形成在基底半导体衬底410的底表面上以限定管芯301的底表面402。
导电层428还充当管芯301的接地参考节点。如本文所使用的，“接地参考节点”意指与半导体管芯301一体地形成的导电特征，并且所述导电特征被配置成电耦合到外部导电特征，所述外部导电特征进而可以电耦合到接地参考电压。因此，尽管图4-5中未示出，但是当多尔蒂IC300最终被封装时，导电层428可以物理和电耦合到封装衬底(例如，图14的凸缘1420)的接地节点。在其它实施例中，“接地参考节点”可以是除导电层428之外的管芯301的一体地形成的导电特征(例如，接地参考节点可以是接合焊盘、一个或多个导电通孔的一个或多个端部或其它一体地形成的导电特征)。
在一个特定示例实施例中，基底半导体衬底410是高电阻率硅衬底(例如，体电阻率处于约500欧姆-厘米(cm)到约100,000ohm-cm或更大范围内的硅衬底)。可替换地是，基底半导体衬底410可以是半绝缘砷化镓(GaAs)衬底(例如，体电阻率高达108ohm-cm的GaAs衬底)或另一种适合的高电阻率衬底。使用高电阻率衬底的优点在于，当与未利用高电阻率衬底的放大器IC相比时，这种衬底可以使各种管芯上电路系统能够表现出相对低的损耗。在仍其它替代性实施例中，基底半导体衬底410可以是硅衬底、硅锗衬底、氮化镓(GaN)衬底、另一种类型的III-V半导体衬底或某种其它类型的半导体衬底的多种变型中的任一种。
堆积结构412可以包括例如多个交替的介电和图案化导电层以及其它导电结构(例如，导电多晶硅结构)。在堆积结构412内，不同的图案化导电层和导电结构的部分与导电通孔电耦合。另外，导电贯穿衬底通孔(TSV)(例如，TSV 464)可以在基底半导体衬底410的顶表面与底表面之间提供导电路径。TSV可以衬有或不衬有介电材料以使TSV与基底半导体衬底410绝缘。
在多尔蒂IC 300中实施的电路系统对应于图2中的多尔蒂放大器200的示意图的一部分。更具体地说，多尔蒂IC 300包括载波输入信号歧管330(例如，图2的载波歧管230)、峰化输入信号歧管350(例如，图2的峰化歧管250)、输出信号组合器歧管370(例如，图2的输出歧管270)和多个多尔蒂单元340、341、342、343、344、345、346、347(例如，图2的多尔蒂单元240-247)。载波输入信号歧管330和峰化输入信号歧管350定位在IC 300的“输入侧”(即，多尔蒂单元340-347的第一侧)，并且输出信号组合器歧管370定位在IC 300的“输出侧”(即，多尔蒂单元340-347的第二相对侧)。尽管图3示出了并联耦合的八个多尔蒂单元340-347，但是在多尔蒂IC 300的其它实施例中可以包括更多或更少的多尔蒂单元340-347。
载波输入信号歧管330和峰化输入信号歧管350在多尔蒂单元340-347的输入侧彼此电隔离，使得每个歧管330、350可以彼此独立地接收输入信号(即，载波输入信号歧管330接收载波输入信号，并且峰化输入信号歧管350接收峰化输入信号)。载波输入信号歧管330、峰化输入信号歧管350和输出信号组合器歧管370中的每一个可以包括细长导电特征，所述细长导电特征的至少一部分暴露在管芯301的顶表面401处。例如，歧管330、350、370中的每一个可以是细长导电接合焊盘或导电焊区。在所示出的实施例中，每个歧管330、350、370的长度(图3中的竖直尺寸)大约等于多尔蒂单元340-347的组合宽度(图3中的竖直尺寸)。在替代性实施例中，歧管330、350、370中的一些或全部可以短于或长于多尔蒂单元340-370的组合宽度。在歧管330、350、370是接合焊盘的实施例中，歧管330、350、370可以被配置成附接一个或多个引线接合阵列(例如，图14的引线接合1432、1452、1472)。
多个多尔蒂单元340-347并联耦合在载波输入信号歧管330和峰化输入信号歧管350与输出信号组合器歧管370之间。多尔蒂单元340-347并排布置并且彼此直接邻近，其中“邻近”意指相邻定位并且“直接邻近”意指相邻定位而其间除隔离结构(例如，图4的浅沟槽或深沟槽隔离结构467)之外无显著的电气或非电气组件或结构。在一些实施例中，邻近多尔蒂单元340-347之间的距离小于晶体管指状物的宽度。
参考图3底部的经过扩大的多尔蒂单元347，每个多尔蒂单元340-347包括并行的载波晶体管指状物336和峰化晶体管指状物356以及相移元件380(例如，对应于图2的载波子放大器236和峰化子放大器256以及移相器280)。每个多尔蒂单元340-347的载波输入332电耦合到载波输入信号歧管330，每个多尔蒂单元340-347的峰化输入352电耦合到峰化输入信号歧管350，并且载波指状物336和峰化指状物356两者的输出(例如，漏极端)电耦合到输出信号组合器歧管370。
如图4和5中最清楚地描绘的，每个晶体管指状物336、356对应于小的FET，所述小的FET包括栅极端337、357(或控制端)；漏极端338、358(或第一载流端)和源极端(或第二载流端)462、463。例如，每个晶体管指状物336、356可以是金属氧化物半导体FET(MOSFET)、横向扩散MOSFET(LDMOS FET)、增强型或耗尽型高电子迁移率晶体管(HEMT)或另一种类型的FET。根据各个实施例，晶体管指状物336、356中的每一个可以例如使用以下来实施：基于硅的FET；基于硅锗(SiGe)的FET；或III-V FET(例如，HEMT)，如氮化镓(GaN)FET(或另一种类型的III-V晶体管，包括砷化镓(GaAs)FET、磷化镓(GaP)FET、磷化铟(InP)FET或锑化铟(InSb)FET)。在一个具体实施例中，每个晶体管指状物336、356是包括安置在源极端与漏极端之间的一个或多个有源区域的横向扩散金属氧化物半导体(LDMOS)FET指状物。
每个晶体管指状物336、356具有细长有源区域，其中指状物或栅极的长度(即，沿输入信号歧管330、350与输出信号歧管370之间的轴线延伸的尺寸)显著大于指状物或栅极的宽度(即，沿垂直于长度的轴线延伸的尺寸)。例如，指状物/栅极长度可以处于约50微米到约1200微米的范围内，并且指状物/栅极宽度可以处于约0.1微米到约0.4微米的范围内。在其它实施例中，指状物长度和宽度可以小于或大于上文给出的范围。每个有源区域包括多个细长、并联对齐的漏极区438、458和源极区460、461，其中每个漏极区438、458和每个源极区460、461是形成在基底半导体衬底410中的掺杂半导体区域。可变导电沟道437、457(和一些实施例中的漏极漂移区)存在于邻近的源极区460、461与漏极区438、458之间。
导电(例如，多晶硅或金属)栅极端337、357形成在基底半导体衬底410的顶表面上方的堆积结构412中。每个栅极端337、357在沟道区437、457的长度上方并且沿沟道区437、457的长度延伸。每个栅极端337、357在沿其长度的多个点处(例如，通过堆积结构412中的导电通孔和图案化导电层)电耦合到细长导电栅极结构和“流道”439、459，所述细长导电栅极结构和“流道”439、459进而通过载波输入332电耦合到载波输入信号歧管330。类似地，导电(例如，多晶硅)漏极端338、358形成在基底半导体衬底的顶表面上方的堆积结构412中。每个漏极端338、358在漏极区438、458的长度上方并且沿漏极区438、458的长度延伸。最后，源极区460、461电耦合到导电(例如，多晶硅或金属)源极接触462、463，所述源极接触462、463进而耦合到延伸穿过基底半导体衬底(例如，衬底410)以与基底半导体衬底的底表面上的导电层(例如，层428)连接的导电TSV(例如，图4的TSV 464)。在一些实施例中，邻近指状物336、356之间的源极接触462、463可以被单个源极接触和一个或多个TSV代替(即，共享电连接到导电层428可以在单元内的邻近指状物336、356的源极接触462、463之间实施)。无论哪种方式，在操作期间施加到栅极端337、357的电压调制可变导电沟道437、457的导电性，因此使电流能够在源极区与漏极区之间流动(或最终在导电层428与每个漏极端338、358之间流动)。
可以在管芯301中一体地形成电磁隔离特征以在操作期间降低或基本上消除载波指状物336与峰化指状物356之间和/或邻近多尔蒂单元340-347之间的电磁耦合。例如，可以在堆积结构412中形成另外的导电特征465、466以在载波指状物336与峰化指状物356之间和/或在邻近多尔蒂单元340-347之间提供电磁屏蔽。根据一个实施例，另外的导电特征465、466可以包括另外的导电通孔和导电迹线，所述另外的导电通孔和导电迹线耦合到源极接触462、463并且从源极接触462、463朝着管芯301的顶表面401向上延伸或延伸到所述顶表面401。在一些实施例中，另外的导电特征456、466的高度可以基本上等于或大于栅极流道439、459的高度。在操作期间，碰撞另外的导电特征465、466的电磁能可以通过源极接触462、463分流以接地。另外或可替换地是，为了降低或基本上消除穿过基底半导体衬底410的载波指状物336与峰化指状物356之间的电磁耦合，电磁隔离特征可以包括形成在位于载波指状物336与峰化指状物356之间和/或邻近多尔蒂单元340-347之间的基底半导体衬底410中的浅沟槽隔离(STI)和/或深沟槽隔离(DTI)结构467。STI或DTI结构467可以包括例如填充有介电材料的细长沟槽和/或具有高电隔离特性的细长掺杂区。
在图3-5中所示出的实施例中，在每个晶体管指状物336、356中，源极区460、461存在于单个漏极区438、458的两侧，并且沟道437、457和相关联的栅极结构337、357也存在于每个漏极区438、458的两侧。因此，每个晶体管指状物336、356基本上关于中央漏极区438、458对称。在操作期间，电流从位于每个漏极区438、458的任一侧的两个源极区460、461(并且穿过沟道区437、457)被吸入到每个漏极区438、458中。在其它实施例中，每个晶体管指状物336、356可以仅包括单个源极区和单个漏极区或可以以其它方式配置。
每个载波指状物336的栅极端337通过载波输入端332和导体(例如，传输线)耦合到载波输入信号歧管330。类似地，每个峰化指状物356的栅极端357通过峰化输入端352和导体(例如，传输线)耦合到峰化输入信号歧管350。
每个峰化指状物356的漏极端358紧密地电耦合到输出信号组合器歧管370(例如，直接连接)。相反地，每个载波指状物336的漏极端338通过相移元件380(例如，图2的移相器280)耦合到输出信号组合器歧管370。更具体地说，相移元件380的第一端或端部382耦合到载波指状物336的漏极端338，并且相移元件380的第二端或端部384耦合到输出信号组合器歧管370(例如，通过导体，如传输线)。
相移元件380被配置成将预定相位延迟赋予在载波指状物336的漏极端338处产生的经过放大的RF信号。根据一个实施例，由相移元件380赋予的预定相位延迟可以为约90度或更小，以在载波指状物的漏极端338与输出信号组合器歧管370之间赋予约90度的总相位延迟。
根据一个实施例，并且如图3和5中最清楚地示出的，相移元件380可以使用螺旋电感器来实施，所述螺旋电感器使用堆积结构412的一个或多个导电层的图案化部分在管芯301中一体地形成。在其它实施例中，并且参考图6，多尔蒂单元600可以包括呈芯片电感器680(即，在离散组件中体现的电感器)形式的相移元件，所述芯片电感器680电和物理耦合到管芯601的顶表面(即，芯片电感器680与管芯601集成)。更具体地说，芯片电感器680的第一端682可以连接(例如，焊接或用导电粘合剂连接)到第一接合焊盘683，所述第一接合焊盘683暴露在管芯的顶表面处并且电连接到载波指状物336的漏极端338。芯片电感器680的第二端684可以连接(例如，焊接或用导电粘合剂连接)到第二接合焊盘685，所述第二接合焊盘685暴露在管芯的顶表面处并且电连接到输出信号组合器歧管370(例如，通过导体，如传输线)。在仍其它实施例中，芯片电感器680可以被一个或多个引线接合代替，其中第一端部连接到第一接合焊盘683，并且第二端部连接到第二接合焊盘685。根据一个实施例，相移元件(例如，电感器)的电感值处于约0.1毫微亨到约20毫微亨的范围内，尽管电感值也可以更小或更大。尽管图6仅示出了一个多尔蒂单元600，但是多尔蒂单元600的多个实例(例如，两个到五十个单元600)可以在管芯601上并排实施(正如图3的多尔蒂单元340-347)，其中第二接合焊盘685和每个峰化指状物356的漏极端358耦合到单个输出信号组合器歧管370。
如图3中所示出的，载波指状物336和峰化指状物356在每个多尔蒂单元340-347中彼此直接邻近。沿输出信号组合器歧管370的宽度会产生交替布置晶体管指状物(即，单元340的载波指状物直接邻近单元340的峰化指状物，单元340的峰化指状物直接邻近单元341的载波指状物，单元341的载波指状物直接邻近单元341的峰化指状物，单元341的峰化指状物直接邻近单元342的载波指状物，单元342的载波指状物直接邻近单元342的峰化指状物等)。在其它实施例中，邻近单元340-347可以相对于彼此“翻转”，使得载波指状物和峰化指状物的交替布置可以具有从一个单元340-347到下一个单元的彼此直接邻近的同一指状物类型(即，载波指状物或峰化指状物)。换句话说，这将产生晶体管指状物的不同的交替布置(即，单元340的载波指状物直接邻近单元340的峰化指状物，单元340的峰化指状物直接邻近单元341的峰化指状物，单元341的峰化指状物直接邻近单元341的载波指状物，单元341的载波指状物直接邻近单元342的载波指状物，单元342的载波指状物直接邻近单元342的峰化指状物等)。
多尔蒂单元340-347中的每一个是非对称多尔蒂单元，因为载波指状物336与峰化指状物356的尺寸(或外围)不同。更具体地说，在图3中所示出的实施例中，载波指状物336的长度339约为峰化指状物356的长度359的一半(或者相反地，峰化指状物356的长度359约为载波指状物336的长度339的两倍)。因此，载波指状物336的外围(和载流能力)约为峰化指状物356的外围(和载流能力)的一半(或者相反地，峰化指状物356的外围约为载波指状物336的外围的两倍)。因此，多尔蒂单元340-347中的每一个的载波与峰化放大器尺寸比为约1∶2，并且整个多尔蒂IC 300的载波与峰化比也为约1∶2。在其它实施例中，可以通过调整载波指状物336和峰化指状物356的相对长度来实施更大或更小的非对称比。
多尔蒂单元340-347中的每一个具有相对紧凑的布置。更具体地说，并且如图3中所示出的，载波指状物336和峰化指状物356具有输入端部，所述输入端部沿垂直于载波指状物336的长度339和峰化指状物356的长度359的第一线390对齐，峰化指状物359具有输出端部，所述输出端部沿垂直于载波指状物336的长度339和峰化指状物356的长度359的第二线391对齐，并且相移元件380定位在载波指状物336的输出端部与第二线391之间。
在其它实施例中，非对称多尔蒂单元可以通过在每个多尔蒂单元中包括多个载波指状物和峰化指状物来实现。例如，图7是根据另一个示例实施例的非对称多尔蒂单元700的俯视图。多尔蒂单元700包括与管芯701一体地形成的两个载波晶体管指状物735、736；两个峰化晶体管指状物755、756和两个相移元件780、781。
在多尔蒂单元700的输入侧，载波指状物735、736的栅极端(彼此直接邻近)耦合到载波输入端732，所述载波输入端732进而将耦合到载波输入信号歧管(例如，图3的歧管330)。类似地，峰化指状物755、756的栅极端(彼此直接邻近)耦合到峰化输入端752，所述峰化输入端752进而将耦合到峰化输入信号歧管(例如，图3的歧管350)。每个峰化指状物755、756的漏极端紧密地电耦合到输出信号组合器歧管770(例如，图3的歧管370)。相反地，每个载波指状物735、736的漏极端通过相移元件780、781(例如，图2的移相器280)耦合到输出信号组合器歧管770(例如，图3的歧管370)。更具体地说，相移元件780的第一端或端部耦合到载波指状物735的漏极端，并且相移元件780的第二端或端部耦合到输出信号组合器歧管770。类似地，相移元件781的第一端或端部耦合到载波指状物736的漏极端，并且相移元件781的第二端或端部耦合到输出信号组合器歧管770。在所示出的实施例中，每个相移元件780、781包括一体地形成的螺旋电感器。在其它实施例中，相移元件780、781可以被芯片电感器(例如，图6的芯片电感器680)或引线接合代替。
每个相移元件780、781被配置成将预定相位延迟赋予在载波指状物735、736的漏极端之一处产生的经过放大的RF信号。根据一个实施例，由每个相移元件780、781赋予的预定相位延迟可以为约90度或更小，以在每个载波指状物的漏极端与输出信号组合器歧管770之间赋予约90度的总相位延迟。
与多尔蒂单元347(图3)类似，载波指状物735、736的长度739和外围不同于峰化指状物755、756的长度759和外围。再次，峰化指状物755、756的总外围(即，指状物755、756的外围的总和)约为载波指状物735、736的总外围(即，指状物735、736的外围的总和)的两倍。因此，多尔蒂单元700的载波与峰化放大器尺寸比为约1∶2。在其它实施例中，可以通过调整载波指状物735、736和峰化指状物755、756的相对长度来实施更大或更小的非对称比。另外，可以通过包括不同数量的载波指状物和峰化指状物(例如，其它实施例可以包括多于或少于两个载波指状物735、736和/或多于或少于两个峰化指状物755、756)来实施更大或更小的非对称比(例如1∶3、1∶4、1∶1.5等)。
再次简要地参考图3，多尔蒂单元340-347中的每一个可以被实例多尔蒂单元700代替以产生多尔蒂IC，所述多尔蒂IC包括并联电连接在载波输入信号歧管330和峰化输入信号歧管350与输出信号组合器歧管370之间的多个多尔蒂单元700。更具体地说，多尔蒂单元700的每一个实例的载波输入732将电耦合到载波输入信号歧管330，多尔蒂单元700的每个实例的峰化输入752将电耦合到峰化输入信号歧管350，并且载波指状物735、736和峰化指状物755、756中的每一个的输出(例如，漏极端)将电耦合到输出信号组合器歧管370。换句话说，尽管图7仅示出了一个多尔蒂单元700，但是多尔蒂单元700的多个实例(例如，两个到五十个单元700)可以在管芯701上并排实施(正如图3的多尔蒂单元340-347)，其中移相器780、781和每个峰化单元755、756的漏极端耦合到单个输出信号组合器歧管770。
在仍其它实施例中，非对称多尔蒂单元可以通过在每个多尔蒂单元中包括不同数量的长度相等的载波指状物和峰化指状物来实现。例如，图8是根据另一个示例实施例的非对称多尔蒂单元800的俯视图。多尔蒂单元800包括一个载波晶体管指状物836、两个峰化晶体管指状物855、856和相移元件880。
在多尔蒂单元800的输入侧，载波指状物836的栅极端耦合到载波输入端832，所述载波输入端832进而将耦合到载波输入信号歧管(例如，图3的歧管330)。类似地，峰化指状物855、856两者的栅极端均耦合到峰化输入端852，所述峰化输入端852进而将耦合到峰化输入信号歧管(例如，图3的歧管350)。每个峰化指状物855、856的漏极端紧密地电耦合到输出信号组合器歧管870(例如，图3的歧管370)。相反地，载波指状物836的漏极端通过相移元件880(例如，图2的移相器280)耦合到输出信号组合器歧管870(例如，图3的歧管370)。更具体地说，相移元件880的第一端或端部耦合到载波指状物836的漏极端，并且相移元件880的第二端或端部耦合到输出信号组合器歧管870(例如，通过导体，如传输线)。在所示出的实施例中，相移元件880包括一体地形成的螺旋电感器。在其它实施例中，相移元件880可以被芯片电感器(例如，图6的芯片电感器680)或引线接合代替。
再次，相移元件880被配置成将预定相位延迟赋予在载波指状物836的漏极端处产生的经过放大的RF信号。根据一个实施例，由相移元件880赋予的预定相位延迟可以为约90度或更小，以在载波指状物的漏极端与输出信号组合器歧管870之间赋予约90度的总相位延迟。
与多尔蒂单元347(图3)对比，载波指状物836和峰化指状物855、856中的每一个的长度859和外围基本上相等(即，彼此相差约5％内)。然而，因为实施了一个载波指状物836和两个峰化指状物855、856，所以峰化指状物855、856的总外围约为载波指状物836的外围的两倍。因此，多尔蒂单元800的载波与峰化放大器尺寸比为约1∶2。在其它实施例中，可以通过调整载波指状物836和峰化指状物855、856的数量来实施更大或更小的非对称比。通常，多尔蒂单元可以具有n个载波指状物(n≥1)和m个峰化指状物(m≥1)，所有的长度(外围)均相等，并且只要n≠m，就可以实现非对称比。当然，当n＝m时，只要载波指状物和峰化指状物的长度(和外围)相等，多尔蒂单元就将是对称多尔蒂单元。
尽管图8仅示出了一个多尔蒂单元800，但是多尔蒂单元800的多个实例(例如，两个到五十个单元800)可以在管芯801上并排实施(正如图3的多尔蒂单元340-347)，其中每个移相器880和每个峰化单元855、856的漏极端耦合到单个输出信号组合器歧管870。
如上文所指示的，在各个实施例中，多尔蒂单元可以具有长度(外围)相等或不相等的n个载波指状物(n≥1)和m个峰化指状物(m≥1)。此外，尽管上文所讨论的各个实施例包括非对称多尔蒂单元，但是其它实施例可以包括对称多尔蒂单元。在对称多尔蒂单元中，单元中一个或多个载波指状物的总外围基本上等于单元中一个或多个峰化指状物的总外围。
例如，图9是根据一个示例实施例的对称多尔蒂单元900的俯视图。多尔蒂单元900包括一个载波晶体管指状物936、一个峰化晶体管指状物956和相移元件980。
在多尔蒂单元900的输入侧，载波指状物936的栅极端耦合到载波输入端932，所述载波输入端932进而将耦合到载波输入信号歧管(例如，图3的歧管330)。类似地，峰化指状物956的栅极端耦合到峰化输入端952，所述峰化输入端952进而将耦合到峰化输入信号歧管(例如，图3的歧管350)。峰化指状物956的漏极端紧密地电耦合到输出信号组合器歧管970(例如，图3的歧管370)。相反地，载波指状物936的漏极端通过相移元件980(例如，图2的移相器280)耦合到输出信号组合器歧管970(例如，图3的歧管370)。更具体地说，相移元件980的第一端或端部耦合到载波指状物936的漏极端，并且相移元件980的第二端或端部耦合到输出信号组合器歧管970(例如，通过导体，如传输线)。在所示出的实施例中，相移元件980包括一体地形成的螺旋电感器。在其它实施例中，相移元件980可以被芯片电感器(例如，图6的芯片电感器680)或引线接合代替。
再次，相移元件980被配置成将预定相位延迟赋予在载波指状物936的漏极端处产生的经过放大的RF信号。根据一个实施例，由相移元件980赋予的预定相位延迟可以为约90度或更小，以在载波指状物的漏极端与输出信号组合器歧管970之间赋予约90度的总相位延迟。
与多尔蒂单元800(图8)类似，载波指状物936和峰化指状物956中的每一个的长度959和外围基本上相等(即，彼此相差约5％内)。另外，因为实施了一个载波指状物936和一个峰化指状物956，所以峰化指状物956的外围约等于载波指状物936的外围。因此，多尔蒂单元900的载波与峰化放大器尺寸比为约1∶1，并且多尔蒂单元900是对称的。
尽管图9仅示出了一个多尔蒂单元900，多尔蒂单元900的多个实例(例如，两个到五十个单元900)可以在管芯901上并排实施(正如图3的多尔蒂单元340-347)，其中每个移相器980和每个峰化单元956的漏极端耦合到单个输出信号组合器歧管970。
在图9的实施例中，对称多尔蒂单元900包括单个载波指状物936和单个峰化指状物956，其中载波指状物936和峰化指状物956的长度相等。在其它实施例中，对称多尔蒂单元可以包括多个长度相等的载波指状物和峰化指状物。例如，图10是根据另一个示例实施例的对称多尔蒂单元1000的俯视图，所述对称多尔蒂单元1000包括数量相等的长度相等的载波指状物1035、1036和峰化指状物1055、1056。更具体地说，多尔蒂单元1000包括两个载波晶体管指状物1035、1036；两个峰化晶体管指状物1055、1056和两个相移元件1080、1081。
在多尔蒂单元1000的输入侧，每个载波指状物1035、1036的栅极端耦合到载波输入端1032，所述载波输入端1032进而将耦合到载波输入信号歧管(例如，图3的歧管330)。类似地，每个峰化指状物1055、1056的栅极端耦合到峰化输入端1052，所述峰化输入端1052进而将耦合到峰化输入信号歧管(例如，图3的歧管350)。每个峰化指状物1055、1056的漏极端紧密地电耦合到输出信号组合器歧管1070(例如，图3的歧管370)。相反地，每个载波指状物1035、1036的漏极端通过相移元件1080、1081(例如，移相器280，图2)耦合到输出信号组合器歧管1070(例如，图3的歧管370)。更具体地说，每个相移元件1080、1081的第一端或端部耦合到载波指状物1035、1036的漏极端，并且每个相移元件1080、1081的第二端或端部耦合到输出信号组合器歧管1070(例如，通过导体，如传输线)。在所示出的实施例中，每个相移元件1080、1081包括一体地形成的螺旋电感器。在其它实施例中，相移元件1080、1081可以被芯片电感器(例如，图6的芯片电感器680)或引线接合代替。
再次，每个相移元件1080、1081被配置成将预定相位延迟赋予在每个载波指状物1035、1036的漏极端处产生的经过放大的RF信号。根据一个实施例，由每个相移元件1080、1081赋予的预定相位延迟可以为约90度或更小，以在每个载波指状物的漏极端与输出信号组合器歧管1070之间赋予约90度的总相位延迟。
与多尔蒂单元800、900(图8、9)类似，载波指状物1035、1036和峰化指状物1055、1056中的每一个的长度1059和外围基本上相等(即，彼此相差约5％内)。另外，因为实施了数量相等的载波指状物1035、1036和峰化指状物1055、1056，所以峰化指状物1055、1056的总外围约等于载波指状物1035、1036的总外围。因此，多尔蒂单元1000的载波与峰化放大器尺寸比为约1∶1，并且多尔蒂单元1000是对称的。
尽管多尔蒂单元1000包括两个载波指状物1035、1036和两个峰化指状物1055、1056，但是在其它实施例中，可以在对称单元中实施多于两个长度相等的载波指状物和多于两个峰化指状物。例如，多尔蒂单元可以具有n个载波指状物(n≥1)和m个峰化指状物(m≥1)，所有的长度(外围)相等，并且只要n＝m，就可以实现对称多尔蒂单元。
此外，尽管图10仅示出了一个多尔蒂单元1000，但是多尔蒂单元1000的多个实例(例如，两个到五十个单元1000)可以在管芯1001上并排实施(正如图3的多尔蒂单元340-347)，其中移相器1080、1081和每个峰化单元1055、1056的漏极端耦合到单个输出信号组合器歧管1070。
图9和10的对称多尔蒂单元900、1000的实施例使用长度相等的载波指状物936、1035、1036和峰化指状物956、1055、1056来实现。在其它实施例中，对称多尔蒂单元可以使用长度不同的载波指状物和峰化指状物来实现。例如，图11是根据又另一个示例实施例的对称多尔蒂单元1100的俯视图，所述对称多尔蒂单元1100包括数量不相等的长度不同的载波指状物1135、1136和峰化指状物1156。更具体地说，多尔蒂单元1100包括两个载波晶体管指状物1135、1136；一个峰化晶体管指状物1156和两个相移元件1180、1181。
在多尔蒂单元1100的输入侧，每个载波指状物1135、1136的栅极端耦合到载波输入端1132，所述载波输入端1132进而将耦合到载波输入信号歧管(例如，图3的歧管330)。类似地，峰化指状物1156的栅极端耦合到峰化输入端1152，所述峰化输入端1152进而将耦合到峰化输入信号歧管(例如，图3的歧管350)。峰化指状物1156的漏极端紧密地电耦合到输出信号组合器歧管1170(例如，图3的歧管370)。相反地，每个载波指状物1135、1136的漏极端通过相移元件1180、1181(例如，图2的移相器280)耦合到输出信号组合器歧管1170(例如，图3的歧管370)。更具体地说，每个相移元件1180、1181的第一端或端部耦合到载波指状物1135、1136的漏极端，并且每个相移元件1180、1181的第二端或端部耦合到输出信号组合器歧管1170(例如，通过导体，如传输线)。在所示出的实施例中，每个相移元件1180、1181包括一体地形成的螺旋电感器。在其它实施例中，相移元件1180、1181可以被芯片电感器(例如，图6的芯片电感器680)或引线接合代替。
再次，每个相移元件1180、1181被配置成将预定相位延迟赋予在每个载波指状物1135、1136的漏极端处产生的经过放大的RF信号。根据一个实施例，由每个相移元件1180、1181赋予的预定相位延迟可以为约90度或更小，以在每个载波指状物的漏极端与输出信号组合器歧管1170之间赋予约90度的总相位延迟。
与多尔蒂单元300、700(图3、6、7)类似，载波指状物1135、1136的长度1139不等于峰化指状物1156的长度1159。更具体地说，在图11中所示出的实施例中，载波指状物1135、1136的长度1139约为峰化指状物1156的长度1159的一半(或者相反地，峰化指状物1156的长度1159约为载波指状物1135、1136的长度1139的两倍)。然而，因为实施了两个载波指状物1135、1136和一个峰化指状物1156，所以峰化指状物1156的外围约等于载波指状物1135、1136的总外围。因此，多尔蒂单元1100的载波与峰化放大器尺寸比为约1∶1，并且多尔蒂单元1100是对称的。
尽管多尔蒂单元1000包括两个载波指状物1135、1136和一个峰化指状物1156，但是在其它实施例中，可以在具有长度不相等的载波指状物和峰化指状物的对称单元中实施多于两个载波指状物和/或多于一个峰化指状物。
另外，尽管图11仅示出了一个多尔蒂单元1100，但是多尔蒂单元1100的多个实例(例如，两个到五十个单元1100)可以在管芯1101上并排实施(正如图3的多尔蒂单元340-347)，其中移相器1180、1181和峰化单元1156的漏极端耦合到单个输出信号组合器歧管1170。
图2-11中所示出的以及上文所描述的多尔蒂放大器IC和多尔蒂单元中的每一个对应于双向多尔蒂放大器或双向多尔蒂单元，所述双向多尔蒂放大器或双向多尔蒂单元包括分别耦合在载波输入端和峰化输入端与组合结构(例如，输出信号组合歧管)之间的一个载波放大器(由一个或多个载波指状物组成)和一个峰化放大器(由一个或多个峰化指状物组成)。其它实施例可以包括“N向”多尔蒂功率放大器，其中N＞2，并且包括一个载波放大器和N-1个峰化放大器。
例如，图12是根据另一个示例实施例的三向多尔蒂单元1200的俯视图。本质上，三向多尔蒂单元1200包括一个载波子放大器(呈载波指状物1236的形式)和两个峰化子放大器(呈峰化指状物1255、1256的形式)。
在三向多尔蒂单元1200的输入侧，载波指状物1236的栅极端耦合到载波输入端1232，所述载波输入端1232进而将耦合到载波输入信号歧管(未示出)。第一峰化指状物1255的栅极端耦合到第一峰化输入端1252，所述第一峰化输入端1252进而将耦合到第一峰化输入信号歧管(未示出)。最后，第二峰化指状物1256的栅极端耦合到第二峰化输入端1253，所述第二峰化输入端1253进而将耦合到第二峰化输入信号歧管(未示出)。载波输入信号歧管、第一峰化输入信号歧管和第二峰化输入信号歧管(未示出)中的每一个在管芯1201的输入侧彼此电隔离，并且每个输入信号歧管将从三向信号分配器(例如，图2的分配器210的实施例，所述分配器210将输入RF信号的信号能量分配成三部分)接收输入RF信号的信号能量的一部分。
在多尔蒂单元1200的输出侧，峰化指状物1256的漏极端紧密电耦合到输出信号组合器歧管1270，并且峰化指状物1255的漏极端通过相移元件1281耦合到输出信号组合器歧管1270。更具体地说，相移元件1281的第一端或端部耦合到峰化指状物1255的漏极端，并且相移元件1281的第二端或端部耦合到输出信号组合器歧管1270(例如，通过导体，如传输线)。载波指状物1236的漏极端通过相移元件1280电耦合到位于峰化指状物1255的漏极端与相移元件1281之间的节点1270。
根据一个实施例，节点1270充当第一组合节点，在所述第一组合节点处组合来自载波指状物1236和峰化指状物1255的信号能量。在通过相移元件1281对来自载波指状物1236和峰化指状物1255的经过组合的信号能量进行相移之后，输出信号组合器歧管1270充当第二组合节点，在所述第二组合节点处，将来自峰化指状物1256的信号能量与来自载波指状物1236和峰化指状物1255的经过相移的、经过组合的信号能量组合。
在所示出的实施例中，每个相移元件1280、1281包括一体地形成的螺旋电感器。在其它实施例中，相移元件1280、1281可以被芯片电感器(例如，图6的芯片电感器680)或引线接合代替。再次，每个相移元件1280、1281被配置成将预定相位延迟赋予通过相移元件1280、1281传送的RF信号。根据一个实施例，由每个相移元件1280、1281赋予的预定相位延迟可以为约90度或更小。
尽管图12仅示出了一个多尔蒂单元1200，但是多尔蒂单元1200的多个实例(例如，两个到五十个单元1200)可以在管芯1201上并排实施(正如图3的多尔蒂单元340-347)，其中移相器1281和峰化单元1256的漏极端耦合到单个输出信号组合器歧管1270。
结合图1-12所详细描述的各个实施例对应于“非反相”多尔蒂放大器，其中在载波放大器(或每个载波指状物)的输出与组合节点(例如，图3和6-11的输出信号组合器歧管370、770、870、970、1070、1170)之间实施约90度相位延迟，并且在峰化放大器(或每个峰化指状物)的输出与组合节点之间未实施显著的相位延迟。在其它实施例中，本发明主题可以包括在“反相”多尔蒂放大器内，其中在峰化放大器(或每个峰化指状物)的输出与组合节点之间实施约90度相位延迟，并且在载波放大器(或每个载波指状物)的输出与组合节点之间未实施显著的相位延迟。另外地，本发明主题可以在除多尔蒂功率放大器之外的多路径放大器中实施。因此，并且具体地在权利要求中，“第一放大器”可以意指载波放大器、峰化放大器或另一种类型的放大器，并且“第二放大器”可以意指峰化放大器、载波放大器或又另一种类型的放大器。类似地，对“第一放大器指状物”或“第一子放大器”的参考可以应用于载波指状物或子放大器、峰化指状物或子放大器或另一种类型的放大器指状物或子放大器，并且对“第二放大器指状物”或“第二子放大器”的参考可以应用于峰化指状物或子放大器、载波指状物或子放大器或又另一种类型的放大器指状物或子放大器。
还可以实施其它修改。例如，如图4和5中最清楚地示出的，载波指状物和峰化指状物的源极区(例如，图4、5的源极区460、461)可以耦合到物理地定位在放大器管芯(例如，图3-12的管芯301、601、701、801、901、1001、1101、1201中的任一个)的底表面(例如，图4、5的表面402)处的接地参考节点(例如，图4、5的导电层428)。如先前所描述的，在此类实施例中，定位在底部的接地参考节点可以耦合到封装衬底(例如，图14的凸缘1420)的接地节点。在替代性实施例中，载波指状物和峰化指状物的源极区可以耦合到暴露在管芯的顶表面处的一个或多个接地参考节点。在此类实施例中，定位在顶部的一个或多个接地参考节点可以通过引线接合耦合到系统接地，或管芯可以覆晶安装到封装衬底(即，安装时使管芯顶表面与封装衬底的顶表面接触)。
例如，图13是根据一个示例实施例的具有顶部源极接触1328的功率放大器IC1300的俯视图。功率放大器IC 1300与功率放大器IC 300(图3)基本上类似，因为功率放大器IC 1300包括在载波输入信号歧管1330和峰化输入信号歧管1350与输出信号组合器歧管1370之间电耦合的多个多尔蒂放大器单元1340、1341、1342、1343、1344、1345、1346、1347。尽管图13中的多尔蒂放大器单元1340-1347似乎与图3-5中的多尔蒂放大器单元340-347基本上类似，但是多尔蒂放大器单元1340-1347可以用许多其它先前所描述的多尔蒂放大器单元实施例(例如，图7-12的单元700、800、900、1000、1100、1200)来代替。
功率放大器IC 1300与先前所描述的实施例之间的显著差异是IC 1300的晶体管指状物中的每一个的源极区(例如，图4、5的源极区460、461)均电耦合到顶部源极接触1328，而不是电耦合到定位在管芯的底表面处的接地参考节点(例如，图4、5的导电层428)。根据一个实施例，顶部源极接触1328包括暴露在管芯1301的顶表面处的导电接合焊盘，并且顶部源极接触1328通过管芯堆积结构(例如，图4、5的堆积结构412)中的图案化导电层和导电通孔电耦合到源极区。
根据一个实施例，顶部源极接触1328可以被配置成物理和电连接(例如，焊接或导电地粘合)到系统衬底(例如，PCB)的顶表面处的对应导电焊盘。可替换地是，顶部源极接触1328可以被配置成附接引线接合。尽管图13示出了定位在多尔蒂单元1340-1347两侧的两个顶部源极接触1328，但是在其它实施例中，可以实施更多或更少的源极接触1328和/或源极接触1328可以定位在管芯的顶表面处的其它位置。
如上文所指示的，功率放大器IC，更具体地为放大器管芯301、601、701、801、901、1001、1101、1201、1301(图3-13)中的任一个，可以以各种方式封装和/或并入到较大的电气系统中。例如，上文所描述的放大器管芯可以封装在包模或气腔功率装置封装体内。可替换地是，上文所描述的放大器管芯可以封装在表面安装型封装体中，如无引线封装体(例如，双平面无引线(DFN)封装体或四平面无引线(QFN)封装体)中。在仍其它实施例中，上文所描述的放大器管芯可以直接安装到模块或PCB衬底表面。
举例来说，图14是根据一个示例实施例的多尔蒂放大器装置1400的俯视图，所述多尔蒂放大器装置1400包括封装在高功率离散装置封装体1404中的多尔蒂放大器管芯1401(例如，图3-13的管芯301、601、701、801、901、1001、1101、1201、1301中的任一个)。封装体1404包括载波输入信号引线1430和峰化输入信号引线1450以及输出信号引线1470。在一些实施例中，封装体1404还可以包括一个或多个另外的偏置电压或其它引线。输入信号引线1430、1450定位在封装体1404的输入侧，并且输出引线1470定位在封装体1404的输出侧。
根据一个实施例，封装体1404包括封装衬底，如导电凸缘1420，多尔蒂放大器管芯1401(例如，用导电环氧树脂、焊料、铜焊、烧结或其它导电连接方法)物理和电连接到所述导电凸缘1420。最后，封装体1404包括非导电结构特征或材料，如模制原料和/或其它绝缘材料，所述非导电结构特征或材料将引线1430、1450、1470和凸缘1420保持在相对于彼此固定的朝向上。
如导电引线接合1432、1452等导电连接将管芯1401上的输入信号歧管电连接到封装体1404的输入侧的导电引线1430、1450。例如，一个或多个第一引线接合1432可以将载波信号引线1430电连接到对应于载波输入信号歧管(例如，图3的歧管330)的第一接合焊盘，并且载波信号引线1430可以用于将输入载波信号传送到管芯1401上的载波指状物。类似地，一个或多个第二引线接合1452可以将峰化信号引线1450电连接到对应于峰化输入信号歧管(例如，图3的歧管350)的第二接合焊盘，并且峰化信号引线1450可以用于将输入峰化信号传送到管芯1401上的峰化指状物。在输出侧，一个或多个第三引线接合1472可以将输出信号引线1470电连接到对应于输出信号歧管(例如，图3的歧管370)的第三接合焊盘，并且输出信号引线1470可以用于传送由管芯1401产生的经过放大的输出信号。
在一些实施例中，引线1430、1450、1470和凸缘1420可以形成引线框架的部分。为了在装置制造期间完成包模封装，在管芯1401的附接以及引线与管芯1401之间的引线接合的互连之后，管芯1401、引线1430、1450、1470的内部端部、引线接合以及凸缘1420的上表面和侧表面可以用非导电(例如，塑料)模制原料1440密封(在图14中仅部分示出，以避免模糊装置1400的内部组件)。模制原料1440限定了装置1400的周界，引线1430、1450、1470从所述周界凸出，并且所述模制原料1440还限定了装置1400的顶表面。装置1400的底表面由模制原料1440部分限定，并且由凸缘1420的底表面部分限定。因此，当适当地耦合到系统衬底(例如，图15的PCB 1510)时，凸缘1420可以起到(例如，通过图4的底部导电层428)将接地参考传送到管芯1401的作用，并且还可以充当装置1400的散热器。
在类似但不同的实施例中，具有图14中所示出的配置的引线1430、1450、1470可以用无引线封装体的焊区代替。凸缘1420和焊区可以再次形成引线框架，管芯1401和引线接合附接到所述引线框架，并且组合件可以再次用非导电模制原料密封以形成无引线的表面安装装置(例如，DFN或QFN装置)。
在其它实施例中，封装体1404可以是气腔封装体。在此实施例中，凸缘1420可以具有更大的周界，所述周界等于或大约等于装置1400的周界。具有框架形状的非导电绝缘体(例如，陶瓷、塑料或另一种材料)可以附接到凸缘的顶表面，引线1430、1450、1470可以放置在非导电绝缘体上方，附接引线接合，并且帽(未示出)放置在框架开口上方以将装置1400的内部组件包裹在气腔中。
尽管图14示出了包括单个多尔蒂放大器管芯1401和对应引线的多尔蒂放大器装置1400，但是多尔蒂放大器装置的其它实施例可以包括并排放置的多个多尔蒂放大器管芯(例如，管芯1401的多个实例)，其中对应组引线与每个管芯相关联。使用这种装置，可以例如使用3-dB耦合器或其它装置来(例如，在多尔蒂放大器装置所耦合到的PCB上)组合来自多个多尔蒂放大器管芯的输出RF信号。另外，多尔蒂放大器装置的其它实施例可以包括定位在装置封装体内部的信号分配器(例如，对应于图2的分配器210)和/或移相器(例如，图2的移相器282)。
最终，多尔蒂放大器装置1400并入到较大的电气系统(例如，蜂窝基站中的功率发射器阵容)中。例如，如图15中所示出的，可以通过将多尔蒂放大器装置1520耦合到如单层或多层PCB 1501等系统衬底来将多尔蒂放大器装置1520(例如，图14的装置1400)并入到放大器系统1500中。在一个实施例中，多尔蒂放大器装置1520包括载波信号输入引线1530和峰化信号输入引线1550(例如，图14的引线1430、1450)以及输出信号引线1570(例如，图14的引线1470)，所述引线被配置成在PCB 1501的导电特征与封闭在装置1420内的管芯(例如，图14的管芯1401)之间传送偏置电压和RF信号。
在一个实施例中，PCB 1501可以是单层或多层PCB，并且多个元件耦合到PCB1501。根据一个实施例，导电硬币1502(或其它特征)嵌入PCB 1501内，并且导电硬币1502的顶表面和底表面分别暴露在PCB 1501的顶表面和底表面处。多尔蒂放大器装置1520(例如，图14的装置1400)连接到导电硬币1502。更具体地说，多尔蒂放大器装置1520的底表面(例如，图14的凸缘1420的底部)可以物理和电连接到导电硬币1502的顶表面。导电硬币1502进而可以电连接到系统接地，并且硬币1502的底表面可以物理连接到系统散热器。因此，导电硬币1502可以充当放大器系统1500的接地参考和散热器。
在典型配置中，放大器系统1500包括耦合到PCB 1501的输入RF连接器1503和输出RF连接器1504，所述输入RF连接器1503和输出RF连接器1504分别被配置成从RF信号源接收输入RF信号并且产生经过放大的输出RF信号以传输到负载(例如，图1的负载106，所述负载106可以是耦合到连接器1504的蜂窝天线)。
PCB 1501包括电耦合在输入RF连接器1503和输出RF连接器1504与多尔蒂放大器装置1520之间的多个导电路径1505、1506、1507、1572。另外的导电路径(未编号)可以用于将DC栅极和漏极偏置电压从偏置电压连接器1580、1581、1582传送到装置1520。例如，PCB1501上的导电路径和特征可以由PCB 1501的顶部导电层、底部导电层和/或一个或多个内部导电层(如果包括的话)的图案化部分形成。
在所示出的实施例中，第一导电路径1505将输入RF连接器1503电连接到信号分配器1510的输入，所述信号分配器1510被配置成将通过路径1505传送的输入RF信号分配成第一RF信号和第二RF信号(例如，对应于载波输入RF信号和峰化输入RF信号)。第一RF信号和第二RF信号在信号分配器1510的两个输出处产生，并且信号分别通过第二导电路径1506和第三导电路径1507传送到多尔蒂放大器装置1520的第一RF输入引线1530和第二RF输入引线1550。根据一个实施例，信号分配器1510产生第一RF信号和第二RF信号，使得所述第一RF信号和第二RF信号具有约90度相位差。在其它实施例中，相位差可以由不同于信号分配器1510的电路系统赋予。
所示出的实施例中的多尔蒂放大器装置1520对应于不包括集成信号分配器(例如，图2的分配器210)的装置。相反，在所示出的实施例中，信号分配器1510用于将输入RF信号分配成第一RF信号和第二RF信号(例如，载波RF信号和峰化RF信号)。在替代性实施例中，多尔蒂放大器装置1520可以包括集成信号分配器(例如，图2的分配器210)，在这种情况下，信号分配器1510可以从系统1500中排除，并且输入RF连接器1503可以通过单个导电路径直接连接到单个输入引线。
如上文所详细讨论的，多尔蒂放大器装置1520内的多尔蒂放大器管芯放大一个或多个输入RF信号以在输出引线1570(例如，图14的引线1470)处产生经过放大的输出RF信号。PCB 1501上的另外的导电路径1572将多尔蒂放大器装置1520的输出RF信号引线1570电连接到输出RF连接器1504。因此，在系统1500的操作期间，由多尔蒂放大器装置1520产生的经过放大的RF信号通过导电路径1572传送到输出RF连接器1504。
尽管图15的系统示出了安装到PCB 1501的多尔蒂放大器装置1520，但是在其它实施例中，多尔蒂管芯(例如，图3-13的管芯301、601、701、801、901、1001、1101、1201、1301中的任一个)可以直接安装到PCB以形成紧凑的多尔蒂放大器模块。例如，这种模块可以包括多层PCB；被配置成传送RF输入和输出信号的导电接合焊盘或底侧焊区；安装到PCB的表面的多尔蒂管芯(例如，图3-13的管芯301、601、701、801、901、1001、1101、1201、1301中的任一个)；多尔蒂管芯安装在其上方的嵌入式散热器(例如，PCB中的铜币或散热通孔)；具有RF输入和两个输出(载波输出和峰化输出)的表面安装或集总元件信号分配器；RF输入与信号分配器之间、信号分配器与多尔蒂管芯之间(例如，用于载波信号的一条路径和用于峰化信号的一条路径)以及多尔蒂管芯与输出信号焊区或接合焊盘之间的导电路径(例如，由PCB的图案化导电层形成的印刷迹线)以及沿分配器与多尔蒂管芯之间的导电路径之一的输入侧移相器(约90度)。模块另外可以包括偏置电压电路或路径(以从外部电路系统接收偏置电压)。
图16是根据一个示例实施例的制造多尔蒂功率放大器管芯(例如，图3-13的301、601、701、801、901、1001、1101、1201、1301)；经过封装的多尔蒂放大器装置(例如，图14的装置1400)和多尔蒂放大器系统(例如，图15的系统1500)的方法的流程图。所述方法可以在框1602中通过形成放大器管芯(例如，图3-13的301、601、701、801、901、1001、1101、1201、1301)开始，所述放大器管芯包括集成载波放大器和峰化放大器，所述载波放大器和峰化放大器包括交叉指型载波放大器指状物和峰化放大器指状物，如上文所详细描述的。
在框1604中，然后可以封装多尔蒂放大器管芯。如先前所提及的，多尔蒂放大器管芯可以封装在包模或气腔封装体中。可替换地是，多尔蒂放大器管芯可以作为裸管芯附接到系统衬底(例如，模块或PCB衬底)。当封装在包模封装体(例如，图14的封装体1404)中时，多尔蒂放大器管芯可以连接到引线框架的导电凸缘，引线接合可以耦合在引线框架的输入和输出引线与多尔蒂放大器管芯的适当接合焊盘之间，并且凸缘、引线和多尔蒂放大器管芯可以密封在模制原料中。当封装在气腔封装体中时，绝缘体框架可以附接到导电凸缘的顶表面，多尔蒂放大器管芯可以连接到框架开口中的凸缘的顶表面，输入和输出引线可以连接到绝缘体框架的顶表面，引线接合可以耦合在输入和输出引线与多尔蒂放大器管芯的适当接合焊盘之间，并且帽可以在凸缘、绝缘体框架、引线、引线接合和多尔蒂放大器管芯上方施加以将多尔蒂放大器管芯包裹在气腔中。
在框1606中，放大器系统可以通过将多尔蒂放大器装置(例如，图14的装置1400)(或在一些实施例中为裸管芯)附接到如PCB(例如，图15的PCB 1501)等系统衬底来完成。更具体地说，多尔蒂放大器装置的底表面可以连接到导电硬币(例如，图15的硬币1502)以向装置提供接地参考和散热器，并且装置的输入和输出引线可以连接到系统衬底的对应导电路径(例如，图15的路径1505-1507、1572)。
根据一个实施例，另外的组件(例如，图15的分配器1510)可以耦合到系统衬底(例如，图15的PCB 1501)以完成放大器系统。然后，所述方法可以结束。
多路径放大器的一个实施例包括：半导体管芯；第一放大器输入端和第二放大器输入端以及放大器输出端，所述第一放大器输入端和所述第二放大器输入端以及所述放大器输出端与所述半导体管芯一体地形成；以及至少两个放大器单元，所述至少两个放大器单元定位在所述放大器输入端与所述放大器输出端之间。所述至少两个放大器单元被定位成彼此邻近。所述至少两个放大器单元中的每个放大器单元包括与所述半导体管芯一体地形成的第一晶体管和与所述半导体管芯一体地形成的第二晶体管。所述第一晶体管具有第一晶体管输入和第一晶体管输出，其中所述第一晶体管输入耦合到所述第一放大器输入端。所述第二晶体管具有第二晶体管输入和第二晶体管输出，其中所述第二晶体管输入耦合到所述第二放大器输入端。每个放大器单元还包括组合节点，所述组合节点耦合到所述第二晶体管输出并且耦合到所述放大器输出端，并且第一相移元件电连接在所述第一晶体管输出与所述组合节点之间。
放大器的另一个实施例包括半导体管芯；第一输入信号歧管，所述第一输入信号歧管定位在所述半导体管芯的输入侧处并且与所述半导体管芯一体地形成；第二输入信号歧管，所述第二输入信号歧管定位在所述半导体管芯的所述输入侧处并且与所述半导体管芯一体地形成；输出信号歧管，所述输出信号歧管定位在所述半导体管芯的输出侧处并且与所述半导体管芯一体地形成；以及至少两个放大器单元，所述至少两个放大器单元定位在所述半导体管芯的所述输入侧与所述输出侧之间。所述至少两个放大器单元被定位成彼此邻近。所述至少两个放大器单元中的每个放大器单元包括与所述半导体管芯一体地形成的第一晶体管、与所述半导体管芯一体地形成的第二晶体管、组合节点和相移元件。所述第一晶体管具有第一晶体管输入和第一晶体管输出，其中所述第一晶体管输入耦合到所述第一放大器输入端。所述第二晶体管具有第二晶体管输入和第二晶体管输出，其中所述第二晶体管输入耦合到所述第二放大器输入端。所述组合节点耦合到所述第二晶体管输出并且耦合到所述放大器输出端。所述相移元件电连接在所述第一晶体管输出与所述组合节点之间。
根据另外一个实施例，所述放大器是多尔蒂功率放大器，所述第一晶体管是载波放大器或峰化放大器中的第一个，并且所述第二晶体管是所述载波放大器或所述峰化放大器中的另一个。根据另一个另外的实施例，所述第一晶体管是第一细长场效应晶体管指状物，所述第二晶体管是第二细长场效应晶体管指状物，并且所述相移元件是电感器。
本文中所包含的各个附图中示出的连接线旨在表示各个元件之间的示例性功能关系和/或物理耦合。应当注意，本主题的实施例中可以存在许多替代性或另外的功能关系或物理连接。另外，某些术语在本文中还可以仅供参考使用并且因此不旨在是限制性的，并且术语“第一”、“第二”和其它此类关于结构的数值术语并不暗示序列或顺序，除非上下文明确指明。
如本文所使用的，“节点”意指给定信号、逻辑电平、电压、数据模式、电流或数量存在于的任何内部或外部参考点、连接点、结点、信号线、导电元件等。此外，两个或更多个节点可以由一个物理元件实现(并且即使在公共节点处接收或输出，也可以对两个或更多个信号进行多路复用、调制或以其它方式进行区分)。
前面的描述是指“连接”或“耦合”在一起的元件或节点或特征。如本文中所使用的，除非另外明确说明，否则“连接”意指一个元件直接地并且不一定是机械地接合到另一个元件(或与另一个元件直接连通)。同样，除非另有明确说明，否则“耦合”意指一个元件直接或间接地并且不一定是机械地接合到另一个元件(或通过电气方式或以其它方式与另一个元件直接或间接连通)。因此，尽管附图中示出的示意图描绘了元件的一种示例性布置，但是在所描绘主题的实施例中可以存在另外的中间元件、装置、特征或组件。
如本文所使用的，词语“示例性”和“例子”意指“充当例子、实例或说明”。本文中被描述为示例性或例子的任何实施方案不一定被解释为比其它实施方案优选或有利。此外，不旨在受到先前的技术领域、背景技术和具体实施方式中呈现的任何明示或暗示的理论的约束。
尽管前面的具体实施方式中已经呈现了至少一个示例性实施例，但是应当理解，存在大量变化。还应当理解，本文所描述的一个或多个示例性实施例不旨在以任何方式限制所要求保护的主题的范围、适用性或配置。相反，前面的具体实施方式将为本领域技术人员提供用于实施一个或多个所描述的实施例的便捷路线图。应当理解，在不脱离由权利要求限定的范围的情况下，可以对元件的功能和布置作出各种改变，所述改变包括在提交本专利申请时的已知的等效物和可预见的等效物。

Claims (10)

1.一种多路径放大器，其特征在于，包括：
半导体管芯；
第一放大器输入端和第二放大器输入端以及放大器输出端，所述第一放大器输入端和所述第二放大器输入端以及所述放大器输出端与所述半导体管芯一体地形成；以及
至少两个放大器单元，所述至少两个放大器单元定位在所述放大器输入端与所述放大器输出端之间，其中所述至少两个放大器单元被定位成彼此邻近，并且所述至少两个放大器单元中的每个放大器单元包括：
第一晶体管，所述第一晶体管与所述半导体管芯一体地形成，其中所述第一晶体管具有第一晶体管输入和第一晶体管输出，其中所述第一晶体管输入耦合到所述第一放大器输入端；
第二晶体管，所述第二晶体管与所述半导体管芯一体地形成，其中所述第二晶体管具有第二晶体管输入和第二晶体管输出，其中所述第二晶体管输入耦合到所述第二放大器输入端；
组合节点，所述组合节点耦合到所述第二晶体管输出并且耦合到所述放大器输出端；以及
第一相移元件，所述第一相移元件电连接在所述第一晶体管输出与所述组合节点之间。
2.根据权利要求1所述的多路径放大器，其特征在于，所述第一相移元件包括：
第一电感器，其中所述第一电感器的第一端耦合到所述第一晶体管输出，并且所述第一电感器的第二端耦合到所述组合节点。
3.根据权利要求2所述的多路径放大器，其特征在于，所述第一电感器是与所述半导体管芯一体地形成的螺旋电感器。
4.根据权利要求2所述的多路径放大器，其特征在于，所述第一电感器是耦合到所述半导体管芯的顶表面的离散电感器。
5.根据权利要求2所述的多路径放大器，其特征在于，所述第一电感器的电感值处于0.1毫微亨到20毫微亨的范围内。
6.根据权利要求2所述的多路径放大器，其特征在于：
所述第一晶体管是包括第一漏极区、第一源极区和第一栅极端的第一场效应晶体管，其中第一漏极-源极电容存在于所述第一漏极区与所述第一源极区之间，所述第一栅极端耦合到所述第一晶体管输入，并且所述第一漏极区耦合到所述第一晶体管输出；
所述第二晶体管是包括第二漏极区、第二源极区和第二栅极端的第二场效应晶体管，其中第二漏极-源极电容存在于所述第二漏极区与所述第二源极区之间，所述第二栅极端耦合到所述第二晶体管输入，并且所述第二漏极区耦合到所述第二晶体管输出，并且
其中所述第一漏极-源极电容、所述第二漏极-源极电容和所述第一电感器引起90度相位延迟被赋予给在所述第一漏极区与所述组合节点之间传送的射频信号。
7.根据权利要求1所述的多路径放大器，其特征在于：
所述第一晶体管是包括第一晶体管指状物的第一场效应晶体管，所述第一晶体管指状物包括细长第一漏极区、细长第一源极区和细长第一栅极端，其中所述第一栅极端耦合到所述第一晶体管输入，并且所述第一漏极区耦合到所述第一晶体管输出；并且
所述第二晶体管是包括第二晶体管指状物的第二场效应晶体管，所述第二晶体管指状物包括细长第二漏极区、细长第二源极区和细长第二栅极端，其中所述第二栅极端耦合到所述第二晶体管输入，并且所述第二漏极区耦合到所述第二晶体管输出。
8.根据权利要求7所述的多路径放大器，其特征在于，所述第一晶体管指状物的第一长度短于所述第二晶体管指状物的第二长度。
9.根据权利要求8所述的多路径放大器，其特征在于，所述第一晶体管指状物和所述第二晶体管指状物具有输入端部，所述输入端部沿垂直于所述第一晶体管指状物的所述第一长度和所述第二晶体管指状物的所述第二长度的第一线对齐，所述第二晶体管指状物具有输出端部，所述输出端部沿垂直于所述第一晶体管指状物的所述第一长度和所述第二晶体管指状物的所述第二长度的第二线对齐，并且所述第一相移元件定位在所述第一晶体管指状物的输出端部与所述第二线之间。
10.一种放大器，其特征在于，包括：
半导体管芯；
第一输入信号歧管，所述第一输入信号歧管定位在所述半导体管芯的输入侧处并且与所述半导体管芯一体地形成；
第二输入信号歧管，所述第二输入信号歧管定位在所述半导体管芯的所述输入侧处并且与所述半导体管芯一体地形成；
输出信号歧管，所述输出信号歧管定位在所述半导体管芯的输出侧处并且与所述半导体管芯一体地形成；以及
至少两个放大器单元，所述至少两个放大器单元定位在所述半导体管芯的所述输入侧与所述输出侧之间，其中所述至少两个放大器单元被定位成彼此邻近，并且所述至少两个放大器单元中的每个放大器单元包括：
第一晶体管，所述第一晶体管与所述半导体管芯一体地形成，其中所述第一晶体管具有第一晶体管输入和第一晶体管输出，其中所述第一晶体管输入耦合到第一放大器输入端；
第二晶体管，所述第二晶体管与所述半导体管芯一体地形成，其中所述第二晶体管具有第二晶体管输入和第二晶体管输出，其中所述第二晶体管输入耦合到第二放大器输入端；
组合节点，所述组合节点耦合到所述第二晶体管输出并且耦合到放大器输出端；以及
相移元件，所述相移元件电连接在所述第一晶体管输出与所述组合节点之间。
CN202010804392.2A 2019-08-15 2020-08-10 具有交叉指型晶体管的集成多路径功率放大器 Pending CN112398444A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/541,551 2019-08-15
US16/541,551 US11108361B2 (en) 2019-08-15 2019-08-15 Integrated multiple-path power amplifier with interdigitated transistors

Publications (1)

Publication Number Publication Date
CN112398444A true CN112398444A (zh) 2021-02-23

Family

ID=71728611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010804392.2A Pending CN112398444A (zh) 2019-08-15 2020-08-10 具有交叉指型晶体管的集成多路径功率放大器

Country Status (4)

Country Link
US (1) US11108361B2 (zh)
EP (1) EP3780387B1 (zh)
JP (1) JP2021035042A (zh)
CN (1) CN112398444A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019092009A (ja) * 2017-11-13 2019-06-13 住友電気工業株式会社 半導体増幅素子及び半導体増幅装置
EP3664289A1 (en) * 2018-12-05 2020-06-10 NXP USA, Inc. Power amplifier with integrated bias circuit having multi-point input
US11444044B2 (en) * 2019-12-31 2022-09-13 Nxp Usa, Inc. Transistor die with output bondpad at the input side of the die, and power amplifiers including such dies
NL2027603B1 (en) * 2021-02-19 2022-09-19 Ampleon Netherlands Bv Hybrid Doherty power amplifier module
CN115913123A (zh) * 2021-09-23 2023-04-04 中兴通讯股份有限公司 功率放大器、功率放大方法及电子设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786727A (en) 1996-10-15 1998-07-28 Motorola, Inc. Multi-stage high efficiency linear power amplifier and method therefor
US6731172B2 (en) 2001-01-16 2004-05-04 Skyworks Solutions, Inc. Doherty power amplifier with integrated quarter wave transformer/combiner circuit
JP4715994B2 (ja) * 2004-08-26 2011-07-06 日本電気株式会社 ドハティ増幅器並列運転回路
SE528473C2 (sv) 2005-02-28 2006-11-21 Infineon Technologies Ag Monolitiskt integrerad effektförstärkaranordning
JP4927351B2 (ja) * 2005-05-27 2012-05-09 ルネサスエレクトロニクス株式会社 ドハティ型増幅器
ATE523955T1 (de) * 2006-04-14 2011-09-15 Nxp Bv Doherty-verstärker
CN101617403B (zh) * 2006-04-26 2012-09-26 Nxp股份有限公司 高功率集成射频放大器
US8274332B2 (en) 2007-04-23 2012-09-25 Dali Systems Co. Ltd. N-way Doherty distributed power amplifier with power tracking
US7764120B2 (en) * 2008-08-19 2010-07-27 Cree, Inc. Integrated circuit with parallel sets of transistor amplifiers having different turn on power levels
EP2905896A1 (en) * 2009-09-28 2015-08-12 NEC Corporation Doherty amplifier
EP2458730B8 (en) * 2010-11-29 2015-08-05 Nxp B.V. Radiofrequency amplifier
JP6025820B2 (ja) * 2011-04-20 2016-11-16 フリースケール セミコンダクター インコーポレイテッド 増幅器及び関連する集積回路
CN102185565A (zh) * 2011-04-29 2011-09-14 中兴通讯股份有限公司 功率放大装置及功放电路
EP2521257B1 (en) * 2011-05-06 2014-11-12 Nxp B.V. Doherty amplifier circuit
US8638168B1 (en) * 2011-07-14 2014-01-28 Marvell International Ltd. Digital power amplifier
WO2013179382A1 (ja) * 2012-05-29 2013-12-05 日本電気株式会社 複数系統増幅装置
US9425756B2 (en) * 2012-07-05 2016-08-23 Telefonaktiebolaget Lm Ericsson (Publ) Amplifier device and corresponding radio base station and mobile communication terminal
US9240390B2 (en) * 2013-06-27 2016-01-19 Freescale Semiconductor, Inc. Semiconductor packages having wire bond wall to reduce coupling
US9401342B2 (en) * 2013-06-27 2016-07-26 Freescale Semiconductor, Inc. Semiconductor package having wire bond wall to reduce coupling
US9407214B2 (en) 2013-06-28 2016-08-02 Cree, Inc. MMIC power amplifier
JP5913442B2 (ja) * 2014-06-18 2016-04-27 住友電工デバイス・イノベーション株式会社 ドハティ増幅器
JP6384547B2 (ja) * 2014-07-24 2018-09-05 日本電気株式会社 トランジスタパッケージ、それを備えた増幅回路、及び、トランジスタの構成方法
JP6026062B1 (ja) * 2016-02-23 2016-11-16 三菱電機株式会社 負荷変調増幅器
WO2019021426A1 (ja) * 2017-07-27 2019-01-31 三菱電機株式会社 ドハティ増幅器及び増幅回路
CN109327191B (zh) * 2017-07-31 2023-10-24 安普林荷兰有限公司 四路多尔蒂放大器及移动通信基站
US10797653B2 (en) * 2018-01-31 2020-10-06 Sumitomo Electric Device Innovations, Inc. Consecutive Doherty amplifier

Also Published As

Publication number Publication date
US11108361B2 (en) 2021-08-31
EP3780387B1 (en) 2022-12-07
US20210050820A1 (en) 2021-02-18
EP3780387A1 (en) 2021-02-17
JP2021035042A (ja) 2021-03-01

Similar Documents

Publication Publication Date Title
CN108133913B (zh) 具有细长边垫的放大器管芯以及放大器模块
US11108362B2 (en) Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
US10630246B2 (en) Methods of manufacturing encapsulated semiconductor device package with heatsink opening
US10637400B2 (en) RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
US10284147B2 (en) Doherty amplifiers and amplifier modules with shunt inductance circuits that affect transmission line length between carrier and peaking amplifier outputs
CN109818581B (zh) 具有沿放大器输出端间的反相器的串联组件的多路放大器
US10381984B2 (en) Amplifiers and amplifier modules with shunt inductance circuits that include high-Q capacitors
EP3780387B1 (en) Integrated multiple-path power amplifier with interdigitated transistors
CN112134533A (zh) 集成多路功率放大器
CN112953401A (zh) 集成多路径功率放大器
US11277098B2 (en) Integrally-formed multiple-path power amplifier with on-die combining node structure
CN117637720A (zh) 具有带伸长键合垫的管芯的功率放大器装置
EP4391029A1 (en) Amplifier modules and systems with ground terminals adjacent to power amplifier die
US20200186096A1 (en) Power amplifier with integrated bias circuit having multi-point input

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination