CN117637720A - 具有带伸长键合垫的管芯的功率放大器装置 - Google Patents

具有带伸长键合垫的管芯的功率放大器装置 Download PDF

Info

Publication number
CN117637720A
CN117637720A CN202310890277.5A CN202310890277A CN117637720A CN 117637720 A CN117637720 A CN 117637720A CN 202310890277 A CN202310890277 A CN 202310890277A CN 117637720 A CN117637720 A CN 117637720A
Authority
CN
China
Prior art keywords
die
substrate
conductive
bond pad
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310890277.5A
Other languages
English (en)
Inventor
K·金
V·希利姆卡尔
J·G·舒尔茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN117637720A publication Critical patent/CN117637720A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及具有带伸长键合垫的管芯的功率放大器装置。一种功率放大器装置包括第一功率晶体管管芯和第二功率晶体管管芯以及衬底。每一管芯包括伸长键合垫和具有耦合到所述伸长键合垫的端的集成晶体管。所述衬底由交替布置的多个电介质层和多个图案化导电层的堆叠以及电耦合所述导电层的部分的多个导电通孔形成。所述衬底包括分别在第一衬底表面处暴露且连接到第一伸长键合垫和第二伸长键合垫的伸长的第一管芯接触件和第二管芯接触件。所述衬底还包括连接在所述第一管芯接触件与所述第二管芯接触件之间的导电结构。所述导电结构由所述图案化导电层的部分和所述多个导电通孔中的至少两个通孔形成。

Description

具有带伸长键合垫的管芯的功率放大器装置
技术领域
本发明大体上涉及封装在半导体装置封装中的功率放大器。
背景技术
无线通信系统采用功率放大器来增大射频(RF)信号的功率。功率放大器可以各种方式实施，其中大多数功率放大器在印刷电路板
(PCB)上实施。功率放大器的电路板实施方案可包括例如输入/输出(I/O)连接器(例如，同轴连接器)、耦合到PCB的表面的表面安装组件，以及PCB上的将连接器与表面安装组件互连的印刷迹线。
在一些情况下，功率放大器的初级放大部分包括一个或多个晶体管管芯。晶体管管芯可连同I/O端、各种表面安装组件和平面传输线一起耦合到PCB。在一些放大器中，晶体管管芯可在管芯的输入和/或输出处包括伸长键合垫(即，长度显著大于宽度的键合垫)。引线键合阵列用于将晶体管管芯的键合垫电连接到平面传输线，并且平面传输线用以在各种管芯、组件和I/O端之间传送信号和电压。
使用引线键合阵列将伸长管芯键合垫连接到平面传输线的一个问题是难以实现伸长键合垫的整个长度上的均匀功率分布。当例如键合垫需要通过多个引线键合阵列耦合到PCB上的多于一个平面传输线(因此耦合到多于一个电路)时，情况尤其如此。例如，晶体管管芯的输出键合垫可使用第一引线键合阵列耦合到PCB上的输出传输线，输出键合垫还可使用第二引线键合阵列耦合到另一传输线和电路。两个引线键合阵列可并排实施(例如，两个引线键合阵列可耦合到输出键合垫的分离但相邻的部分)。由于两个引线键合阵列不能沿着输出键合垫的整个长度完全分布，因此可能无法实现键合垫的整个长度上的均匀功率分布。这可能会导致性能欠佳，包括对最大输出功率、增益和效率的限制。因此，需要可解决这些问题的功率放大器设计。
发明内容
根据本发明的第一方面，提供一种功率放大器装置，包括：
第一功率晶体管管芯，其包括
伸长且在所述第一功率晶体管管芯的第一表面处暴露的第一键合垫，和
包括耦合到所述第一键合垫的第一端的第一集成晶体管；
第二功率晶体管管芯，其包括
伸长且在所述第二功率晶体管管芯的第一表面处暴露的第二键合垫，和
包括耦合到所述第二键合垫的第二端的第二集成晶体管；以及
衬底，其由交替布置的多个电介质层和多个图案化导电层的堆叠以及电耦合所述多个图案化导电层的部分的多个导电通孔形成，其中所述衬底包括
在第一衬底表面处暴露并且伸长并连接到第一伸长键合垫的第一管芯接触件，
在所述第一衬底表面处暴露并且伸长并连接到第二伸长键合垫的第二管芯接触件，和
连接在所述第一管芯接触件与所述第二管芯接触件之间的导电结构，其中所述导电结构由所述图案化导电层的部分和所述多个导电通孔中的至少两个通孔形成。
在一个或多个实施例中，所述第一键合垫的键合垫长度比键合垫宽度大至少五倍；并且
所述第二键合垫的键合垫长度比键合垫宽度大至少五倍。
在一个或多个实施例中，所述第一键合垫是用于所述第一功率晶体管管芯的输出键合垫，并且所述第一端是所述第一集成晶体管的漏极端；并且
所述第二键合垫是用于所述第二功率晶体管管芯的输出键合垫，并且所述第二端是所述第二集成晶体管的漏极端。
在一个或多个实施例中，所述第一管芯接触件和所述第一键合垫使用焊料、烧结或钎焊连接在一起。
在一个或多个实施例中，所述导电结构包括：
第一导电迹线，其由所述图案化导电层中的第一图案化导电层的一部分形成且在所述第一功率晶体管管芯与所述第二功率晶体管管芯之间延伸；
所述多个导电通孔中的连接在所述第一管芯接触件与所述第一导电迹线之间的第一通孔；以及
所述多个导电通孔中的连接在所述第二管芯接触件与所述第一导电迹线之间的第二通孔。
在一个或多个实施例中，所述第一通孔是伸长的第一沟槽通孔；并且
所述第二通孔是伸长的第二沟槽通孔。
在一个或多个实施例中，所述导电结构另外包括：
由所述图案化导电层中的第二图案化导电层的一部分形成的第二导电迹线；以及
连接在所述第一导电迹线与所述第二导电迹线之间的一个或多个额外通孔。
在一个或多个实施例中，所述一个或多个额外通孔中的每一个是沟槽通孔。
在一个或多个实施例中，所述导电结构另外包括：
由所述图案化导电层中的第三图案化导电层的一部分形成的第三导电迹线；以及
连接在所述第一导电迹线与所述第三导电迹线之间的一个或多个另外的额外通孔。
在一个或多个实施例中，所述第一功率晶体管管芯另外包括
在所述第一功率晶体管管芯的所述第一表面处暴露的第三键合垫，其中所述第三键合垫耦合到所述第一集成晶体管的第二端，
在所述第一功率晶体管管芯的第二表面处的第一导电层，其中所述第一导电层耦合到所述第一集成晶体管的第三端；
所述第二功率晶体管管芯另外包括
在所述第二功率晶体管管芯的所述第一表面处暴露的第四键合垫，其中所述第四键合垫耦合到所述第二集成晶体管的第二端，和
在所述第二功率晶体管管芯的第二表面处的第二导电层，其中所述第二导电层耦合到所述第二集成晶体管的第三端；并且
所述衬底另外包括
在所述第一衬底表面处暴露且连接到所述第三键合垫的第三管芯接触件，和
在所述第一衬底表面处暴露且连接到所述第四键合垫的第四管芯接触件。
在一个或多个实施例中，所述第三键合垫和所述第三管芯接触件伸长；
所述第一集成晶体管的第二端耦合到所述第三键合垫；
所述第四键合垫和所述第四管芯接触件伸长；并且
所述第二集成晶体管的第二端耦合到所述第四键合垫；并且
所述衬底另外包括
由第一图案化导电层的一部分形成并且具有伸长且上覆于所述第三键合垫的第一边缘的第一图案化导体；
所述多个导电通孔中的连接在所述第三键合垫与所述第一图案化导体之间的第一通孔；
由所述第一图案化导电层的一部分形成并且具有伸长且上覆于所述第四键合垫的第二边缘的第二图案化导体；和
所述多个导电通孔中的连接在所述第四键合垫与所述第二图案化导体之间的第二通孔。
在一个或多个实施例中，所述第一集成晶体管的所述第一端是第一漏极端；
所述第一集成晶体管的所述第二端是第一栅极端；
所述第一集成晶体管的所述第三端是第一源极端；
所述第二集成晶体管的所述第一端是第二漏极端；
所述第二集成晶体管的所述第二端是第二栅极端；并且
所述第二集成晶体管的所述第三端是第二源极端。
在一个或多个实施例中，所述功率放大器装置另外包括：
在第二衬底表面处暴露的多个额外接触件；
在所述第二衬底表面处连接到所述多个额外组件的一个或多个表面安装组件，其中所述一个或多个表面安装组件通过所述图案化导电层和所述导电通孔电耦合到所述第一管芯接触件和所述第二管芯接触件；以及
覆盖所述一个或多个表面安装组件和所述第二衬底表面的包封材料层，其中所述包封材料层限定所述功率放大器装置的表面。
在一个或多个实施例中，所述一个或多个表面安装组件形成放大器电路系统的部分，所述放大器电路系统选自前置放大器晶体管、功率分配电路系统、谐波终端电路系统、电感器、电容器和阻抗匹配电路系统。
在一个或多个实施例中，所述衬底另外包括：
在所述第一衬底表面处暴露的第一互连接触件和第二互连接触件；
连接到所述第一互连接触件并且电耦合到所述多个图案化导电层和所述第一集成晶体管的控制端的第一导电互连件；以及
连接到所述第二互连接触件并且电耦合到所述多个图案化导电层和所述第二集成晶体管的漏极端的第二导电互连件。
在一个或多个实施例中，所述衬底另外包括：
在第二衬底表面处暴露的第一互连接触件和第二互连接触件；
连接到所述第一互连接触件并且电耦合到所述多个图案化导电层和所述第一集成晶体管的控制端的第一导电互连件；以及
连接到所述第二互连接触件并且电耦合到所述多个图案化导电层和所述第二集成晶体管的漏极端的第二导电互连件。
在一个或多个实施例中，所述功率放大器装置另外包括：
接触所述第一功率晶体管管芯和所述第二功率晶体管管芯的第二表面的一个或多个热结构。
在一个或多个实施例中，所述第一功率晶体管管芯和所述第二功率晶体管管芯包括多尔蒂功率放大器的载波放大器管芯和峰化放大器管芯。
根据本发明的第二方面，提供一种放大器系统，包括：
系统衬底；以及
耦合到所述系统衬底的功率放大器装置，其中所述功率放大器装置包括
第一功率晶体管管芯，其包括
伸长且在所述第一功率晶体管管芯的第一表面处暴露的第一键合垫，和
包括耦合到所述第一键合垫的第一端的第一集成晶体管，
第二功率晶体管管芯，其包括
伸长且在所述第二功率晶体管管芯的第一表面处暴露的第二键合垫，和
包括耦合到所述第二键合垫的第二端的第二集成晶体管，以及
装置衬底，其由交替布置的多个电介质层和多个图案化导电层的堆叠以及电耦合所述多个图案化导电层的部分的多个导电通孔形成，其中所述装置衬底包括
在第一衬底表面处暴露并且伸长并连接到第一伸长键合垫的第一管芯接触件，
在所述第一衬底表面处暴露并且伸长并连接到第二伸长键合垫的第二管芯接触件，和
连接在所述第一管芯接触件与所述第二管芯接触件之间的导电结构，其中所述导电结构由所述图案化导电层的部分和所述多个导电通孔中的至少两个通孔形成。
在一个或多个实施例中，所述系统衬底包括除热组件；并且
所述功率放大器装置另外包括接触所述第一功率晶体管管芯和所述第二功率晶体管管芯的第二表面且连接到所述系统衬底的所述除热组件的一个或多个热结构。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
附图用于进一步示出各种实施例并解释根据本发明的所有各种原理和优点，在附图中类似的附图标记贯穿不同的视图指代相同的或功能类似的元件，各图不一定按比例绘制，并且附图与下文的具体实施方式一起并入本说明书并且形成本说明书的部分。
图1是根据实施例的多路径功率放大器的简化电路图；
图2A和2B是分别示出根据示例实施例的功率放大器装置的顶部和底部表面的透视图；
图3是根据示例实施例的具有伸长的输入和输出键合垫的功率晶体管管芯的俯视图；
图4A是根据示例实施例的功率放大器装置的透视剖视图；
图4B和4C是根据示例实施例的图4A的功率放大器装置的部分的近视图；
图5A是根据示例实施例的图4A的功率放大器装置沿平分线5A的侧面横截面图；
图5B是根据示例实施例的图4A的功率放大器装置沿平分线5B的侧面横截面图；
图6是根据示例实施例的制造图2和3的功率放大器装置的方法的流程图；
图7-12是根据实施例的图2和4A的功率放大器装置在各个制造阶段的侧面横截面图；
图13是根据示例实施例的图2、4A-C和5A-B的耦合到伴有底侧除热的系统衬底的功率放大器装置的侧面横截面图；
图14是根据示例实施例的耦合到伴有顶侧除热的系统衬底的功率放大器装置的另一实施例的侧面横截面图；
图15是根据另一示例实施例的功率放大器装置的又一实施例的侧面横截面图；
图16是根据示例实施例的具有侧端的功率放大器装置的又一实施例的侧面横截面图；并且
图17是根据另一示例实施例的具有侧端的功率放大器装置的又一实施例的侧面横截面图。
具体实施方式
本文所述的功率放大器的实施例减少或消除放大器电路中的引线键合阵列，包括消除在常规放大器中用于电连接到功率晶体管管芯的输入和输出键合垫的引线键合阵列。实际上，在各种实施例中，“三维”互连结构用于将功率晶体管管芯键合垫彼此连接并且连接到其它放大器电路系统。除了实现沿着功率晶体管管芯键合垫的长度的更均匀功率分布之外，消除引线键合阵列可以增加放大器功率和效率，并使电感最小化，这可以使得能够遵守更高的频带规范。另外，本文所述的功率放大器的实施例可以促进RF放大器的小型化，这正日益成为功率放大器设计的关键方面。又另外，在完全消除引线键合阵列的实施例中，也可以消除昂贵的引线键合组装步骤和引线键合器设备。
一种功率放大器装置的实施例包括第一功率晶体管管芯和第二功率晶体管管芯以及衬底。每一管芯包括伸长键合垫和具有耦合到所述伸长键合垫的端的集成晶体管。所述衬底由交替布置的多个电介质层和多个图案化导电层的堆叠以及电耦合所述导电层的部分的多个导电通孔形成。所述衬底包括分别在第一衬底表面处暴露且连接到第一伸长键合垫和第二伸长键合垫的伸长的第一管芯接触件和第二管芯接触件。所述衬底还包括连接在所述第一管芯接触件与所述第二管芯接触件之间的导电结构。所述导电结构由所述图案化导电层的部分和所述多个导电通孔中的至少两个通孔形成。
本文所述的功率放大器装置实施例可用于实施各种类型的放大器。实施例可较适用于包括多个功率晶体管管芯的放大器，每个功率晶体管管芯与放大级(例如，具有串联耦合的前置放大器和末级放大器的放大器)相关联。实施例还可特别较适用于多路径放大器(例如，具有串联或并联实施的主(或初级)放大器和一个或多个辅助放大器的多路径放大器)和/或具有产生高热的晶体管管芯的放大器。出于举例的目的，一些下文所述的实施例将在多尔蒂功率放大器的上下文中进行描述，多尔蒂功率放大器是其中可实践本发明的多路径放大器的一个非限制性例子。实际上，使用下文所述的实施例来提供多尔蒂功率放大器可显著改进多尔蒂功率放大器性能和/或显著减小尺寸。接下来将描述多尔蒂功率放大器的示意图，以便为各种实施例的描述提供充分的上下文。
图1是可在稍后论述的放大器装置的实施例中实现的多路径功率放大器(更具体地说，多尔蒂功率放大器100)的简化示意图。放大器100包括输入端102、输出端104、功率分配器106(或分路器)、载波放大器路径120、峰化放大器路径121和组合节点180。组合节点180可通过输出导体196(例如，传输线和/或阻抗变换器)和输出端104耦合到负载198，使得负载198可从放大器100接收已放大RF信号。
功率分配器106包括输入端107和两个输出端108、109。在输入端102处接收到的输入RF信号传送到功率分配器106的输入端107，所述功率分配器106将输入RF信号的功率分配到输入信号的载波和峰化部分中。在功率分配器输出108处向载波放大器路径120提供载波输入信号，在功率分配器输出109处向峰化放大器路径121提供峰化输入信号。在全功率模式下的操作期间，此时载波放大器140和峰化放大器141均向负载190供应电流，功率分配器106在放大器路径120、121之间分配输入信号功率。例如，功率分配器106可以相等地分配功率，使得约一半的输入信号功率被提供到每一路径120、121(例如，针对对称多尔蒂放大器配置)。可替换的是，功率分配器106可以不等地分配功率(例如，针对不对称多尔蒂放大器配置)。
基本上，功率分配器106将在输入端102处供应的输入RF信号分为载波和峰化信号，并且载波和峰化信号分别沿着载波放大器路径120和峰化放大器路径121单独放大。已放大的载波和峰化信号在组合节点180处同相地组合。重要的是，将载波放大器路径120与峰化放大器路径121之间的相位相干性维持在目标频带内以确保放大后的载波和峰化信号同相地到达组合节点180，因此确保恰当的多尔蒂放大器操作。
载波放大器路径120和峰化放大器路径121中的每一个包括用于放大通过放大器路径传导的RF信号的一个或多个单级或多级功率晶体管集成电路(IC)(或功率晶体管管芯)。如图1所示，载波放大器路径120包括两级放大器，所述两级放大器包括前置放大器级130和末级放大器级140(统称为载波放大器130、140)。类似地，峰化放大器路径121包括两级放大器，所述两级放大器包括前置放大器级131和末级放大器级141(统称为峰化放大器131、141)。在每一路径中，前置放大器和末级放大器级可集成到单个功率晶体管IC(或“功率晶体管管芯”)中，或前置放大器和末级放大器级可集成到两个单独的功率晶体管IC中。根据各种实施例，可以例如使用III-V场效应晶体管(例如，HEMT)来实施载波放大器130、140和/或峰化放大器131、141中的任一者或两者的所有放大器级或末级放大器级，所述III-V场效应晶体管例如氮化镓(GaN)场效应晶体管(FET)(或另一类型的III-V晶体管，包括GaAs FET、GaP FET、InP FET或InSb FET)。在一些实施例中，在仅载波放大器130、140的一个级或峰化放大器131、141的一个级实施为III-V FET的情况下，另一放大器级可实施为基于硅的FET(例如，LDMOS FET)或硅锗(SiGe)FET。在又其它实施例中，可使用基于硅的横向扩散金属氧化物半导体(LDMOS)晶体管、SiGe晶体管或其它类型的晶体管实施一些或全部放大器级。
尽管载波和峰化功率晶体管IC可以具有相同的尺寸(例如，在对称多尔蒂配置中)，但载波和峰化功率晶体管IC也可以具有不同的尺寸(例如，在各种不对称多尔蒂配置中)。在不对称多尔蒂配置中，峰化功率晶体管IC通常比载波功率晶体管IC大某一倍数。例如，峰化功率晶体管IC可以是载波功率晶体管IC的尺寸的两倍，使得峰化功率晶体管IC的载流能力是载波功率晶体管IC的两倍。还可以实施除2:1的比率以外的峰化与主放大器IC尺寸的比率。
在多尔蒂放大器100的操作期间，载波放大器130、140被偏置以在AB类模式下操作，峰化放大器131、141被偏置以在C类模式下操作。在其中端102处的输入信号的功率低于峰化放大器131、141的接通阈值电平的低功率电平下，放大器100在低功率(或回退)模式中操作，在所述低功率模式中载波放大器130、140是唯一向负载198供应电流的放大器。当输入信号的功率超过峰化放大器131、141的阈值电平时，放大器100在高功率模式中操作，在所述高功率模式中，载波放大器130、140和峰化放大器131、141均向负载198供应电流。此时，峰化放大器131、141在组合节点180处提供有源负载调制，从而允许载波放大器130、140的电流持续线性地增大。
任选地，可在载波放大器130、140的输入和/或输出处实施输入阻抗匹配网络113和输出阻抗匹配网络150(输入MNc、输出MNc)。类似地，可在峰化放大器131、141的输入和/或输出处实施输入阻抗匹配网络114和输出阻抗匹配网络151(输入MNp、输出MNp)。在每种情况下，匹配网络113、114、150、151可用于将载波放大器130、140和峰化放大器131、141的栅极和漏极阻抗变换为更合乎需要的系统级阻抗，并且操控信号相位以确保恰当的多尔蒂放大器操作。在各种实施例中，全部或部分的输入阻抗匹配网络113、114和输出阻抗匹配网络150、151(如果包括)可实施在包括载波放大器140和/或峰化放大器141的功率放大器封装内部。
另外，封装放大器的实施例可包括耦合在放大器140、141的输入与接地参考之间的谐波频率终端电路116、118。另外或可替换的是，封装放大器可包括耦合在放大器140、141的输出与接地参考之间的谐波频率终端电路。无论哪种方式，谐波频率终端电路116、118都被配置成控制相对较宽的分数带宽内的谐波阻抗。例如，谐波频率终端电路116、118可以为放大器100的操作中心频率(在本文中也被称为操作“基频”)fo的二次谐波下的信号能量提供到达接地的低阻抗路径。
多尔蒂放大器100具有“非反相”负载网络配置。在非反相配置中，输入电路被配置成使得供应到峰化放大器131、141的输入信号相对于供应到载波放大器130、140的输入信号在放大器100的操作中心频率fo下延迟90度。如对恰当的多尔蒂放大器操作来说基本的，为了确保载波和峰化输入RF信号以约90度的相位差到达载波放大器140和峰化放大器141，相位延迟元件182向峰化输入信号施加约90度的相位延迟。例如，相位延迟元件182可以包括四分之一波长传输线，或具有约90度的电长度的另一合适类型的延迟元件。
放大器140、141的输入处载波放大器路径120与峰化放大器路径121之间的90度相位延迟差补偿施加到载波放大器130、140的输出与组合节点180之间的信号的90度相位延迟(即，确保已放大信号同相地到达组合节点180)。这通过额外的延迟元件184实现，所述延迟元件184还被配置成执行阻抗反相(即，元件184可被称为阻抗反相器/相位延迟元件或结构)。多尔蒂放大器的替代实施例可具有“反相”负载网络配置。在这种配置中，输入电路被配置成使得供应到载波放大器130、140的输入信号相对于供应到峰化放大器131、141的输入信号在放大器100的运算中心频率fo下延迟约90度。另外，输出电路被配置成使得由峰化放大器131、141供应到组合节点180的输出信号相对于主放大器130、140在放大器100的操作中心频率fo下延迟约90度。
根据各种实施例，放大器140和141、分配器106、谐波频率终端电路116、118、匹配网络113、114、150、151和延迟元件182、184都可实施于离散封装功率放大器装置中。在这种装置中，输入端102和输出端104耦合到系统衬底(例如，PCB)上的对应垫。谐波频率终端电路116、118以及输入匹配网络113、114和输出匹配网络150、151还可实施为封装放大器内的额外组件。基带去耦电路、偏置电路和其它电路还可实施为封装放大器装置内的额外组件。
现转而参看图2A和2B(统称为图2)，描绘功率放大器装置200的实施例。更具体地说，图2A和2B是根据示例实施例的分别示出功率放大器装置200的上表面201和下表面202的透视图。功率放大器装置200包括用于功率放大器(例如但不限于图1的多尔蒂功率放大器100)的电路系统。
功率放大器装置200具有成形为矩形棱柱的装置主体。装置主体且因此装置200由第一装置表面201(在本文中被称为上装置表面)和相对的第二装置表面202(在本文中被称为下装置表面)限定。四个装置侧壁(例如，侧壁203)在上装置表面201与下装置表面202之间延伸。
装置主体包括连接到衬底210的包封材料层260。在一些实施例中，部分地限定下装置表面202的衬底210由交替布置的多个电介质层和多个图案化导电层的堆叠形成。如将稍后结合图4A-C和5A-B更详细地论述，一个或多个功率晶体管管芯(例如，图4A-C和5A-B的管芯440、441)连接到在衬底210的第一表面(例如，图5A-B的衬底表面511)处暴露的衬底管芯接触件(例如，图4A-C和5A-B的接触件430-433)。第一衬底表面凹陷在下装置表面202下方，并且热结构230接触嵌入式管芯并向外延伸以限定下装置表面202的一部分。
根据实施例，多个导电互连件240具有在下装置表面202处暴露的远端。导电互连件240延伸到管芯主体中，并且其近端连接到额外衬底接触件和/或衬底210的图案化导电层。基本上，导电互连件240充当端，其被配置成接收并传送RF信号、偏置电压以及到嵌入在管芯主体内的放大器电路系统(例如，管芯和表面安装组件)的接地连接。
另外，一个或多个表面安装组件(例如，图5A的组件513、514、515)连接到在衬底210的第二表面(例如，图5A的衬底表面512)处暴露的额外衬底接触件(例如，图5A的接触件520)。包封材料层260覆盖表面安装组件和第二衬底表面，并且大体上限定上装置表面201。
如上文结合图1所提及，放大器级130、131、140、141中的每一个可利用集成在半导体芯片管芯(即，“功率晶体管管芯”)中的功率晶体管来实施。例如，前置放大器级130、131和末级放大器级140、141中的每一个可实施为单独管芯中的功率晶体管(即，其中四个放大器级130、131、140、141实施于四个单独管芯中)。在其它实施例中，前置放大器级130和末级放大器级140可集成在一个管芯中，并且前置放大器级131和末级放大器级141可集成在单独的第二管芯中。无论是单个功率晶体管/放大器级实施于管芯中，还是两个功率晶体管/放大器级实施于管芯(例如，与末级放大器级串联的前置放大器级)中，每一管芯都具有耦合到管芯内的功率晶体管的控制端(例如，栅极端)的输入键合垫(例如，图3的输入键合垫340)，以及耦合到管芯内的功率晶体管的导电端(例如，漏极端)的输出键合垫(例如，图3的输出键合垫342)。
图3是根据示例实施例的适用于功率放大器装置(例如，图2的装置200)的实施例的功率晶体管管芯300的俯视图。更具体地说，功率晶体管管芯300是包括一个集成晶体管/放大器级的单级功率晶体管管芯。如上所述，在替代实施例中，功率晶体管管芯可包括与末级放大器级串联耦合的前置放大器级。
功率晶体管管芯300基本上是集成在半导体管芯302内的多层电路。图3示出了透过管芯302的顶表面301的视图。应理解，图3所示的一些元件在管芯302的顶表面301(例如，键合垫340、342)处暴露，而其它元件掩埋在一个或多个电介质层(例如，栅极指形件310、漏极指形件316和源极指形件320)下方，因此在实际俯视图中可能不可见。另外，尽管管芯300的一些导电特征在图3的俯视图中示出为彼此重叠，但应理解，电介质层可存在于一些重叠特征之间以确保所述特征不会短接在一起(例如，电介质材料将存在于栅极导体330与源极导体344之间)。
半导体管芯302包括由基底半导体衬底和耦合到基底半导体衬底的顶表面的堆积结构组成的半导体衬底。基底半导体衬底可例如由块体或复合半导体材料(例如，Si、GaN、GaAs、绝缘体上硅(SoI)、绝缘体上GaN(例如，Si上GaN、碳化硅上GaN、蓝宝石上GaN等)或其它合适的材料)形成。堆积结构堆积到基底半导体衬底的表面之上，并且包括分离多个图案化导电层的多个电介质层以及电连接导电层的部分的导电通孔。
功率晶体管管芯300包括在管芯的输入侧(图3中的底侧)与管芯的输出侧(图3中的顶侧)之间形成于衬底302中的有源区域304。有源区域304由外周306限界，在图3中用虚线框包围。有源区域304内的各种结构和半导体区域构成功率晶体管380，并且功率晶体管380的电气模型在图3的右侧示出。基本上，功率晶体管380是具有栅极端381(也被称为输入端或控制端)、漏极端382(也被称为输出端或第一载流端)和源极端383(也被称为第二载流端)的三端晶体管。
在半导体装置300中，晶体管本身实施为在基底衬底中有多个平行掺杂的半导体区域(例如，漏极指形件316和源极指形件320)，以及在堆积结构中有多个栅极结构(例如，栅极指形件310)。更具体地说，晶体管包括由叉指式的输入栅极指形件310(用粗黑色垂直线指示)、输出漏极指形件316(用垂直矩形指示，画有从左下向右上的交叉影线)和共同源极指形件320(用垂直矩形指示，画有从左上向右下的交叉影线)组成的集合。栅极指形件310、漏极指形件316和源极指形件320以交错配置安置在衬底302内，并且大体上平行于彼此定向，其长度平行于坐标系394中的轴线396延伸。在替代实施例中，晶体管可包括比图3所示的数目更多或更少的栅极指形件、漏极指形件和源极指形件。
栅极指形件310的集合输入侧端表示栅极端381，漏极指形件316的集合输出侧端表示漏极端382，源极指形件320的集合输入侧端表示源极端383。因此，栅极端381耦合到栅极指形件310，漏极端382耦合到漏极指形件316，源极端383耦合到源极指形件320。
栅极端381和漏极端382又分别耦合到在管芯302的上表面301处暴露的栅极键合垫340和漏极键合垫342。更具体地说，栅极指形件310的输入侧端通过一连串栅极导体330(用点画图案加阴影)耦合到栅极键合垫340，漏极指形件316的输出侧端通过漏极歧管343耦合到漏极键合垫342。
相比而言，源极端383耦合到管芯300的导电底层(例如，图5A的层544)，导电底层限定管芯300的下表面。更具体地说，源极指形件320的输入侧端经由一连串源极导体344和穿衬底通孔346(本文中为“源极TSV”)耦合到管芯300的下表面上的上述导电层。在所示实施例中，源极TSV 346安置于有源区域304与栅极键合垫340之间。功率晶体管管芯300的布局因此表示“端通孔(end via)”布局，其中源极TSV 346放置在由有源区域304限定的限界框(外周306)外部。在其它实施例中，源极TSV 346可放置在有源区域304内(例如，放置在各种指形件之间)或可放置在有源区域304与漏极键合垫342之间。
栅极键合垫340在管芯300的输入侧定位在有源区域304的外周306外部，漏极键合垫342在管芯300的输出侧定位在有源区域304的外周306外部。
重要的是应注意，此时，功率晶体管管芯300的重要特征是栅极键合垫340和漏极键合垫342(或输入和输出键合垫)各自“伸长”，意味着它们的长度390、393分别显著大于它们的宽度391、392。如本文所用，栅极键合垫340或漏极键合垫342的“长度”为平行于第一轴线(例如，坐标系394的轴线395)的键合垫维度。可注意到，栅极键合垫340或漏极键合垫342的长度维度垂直于栅极指形件310、漏极指形件316和源极指形件320的长度维度，所述长度维度平行于第二轴线(例如，坐标系394的轴线396)延伸。换句话说，栅极键合垫340和漏极键合垫342的长度维度垂直于栅极指形件310、漏极指形件316和源极指形件320的长度维度。根据实施例，例如，栅极键合垫340的长度390可以比栅极键合垫340的宽度391大至少五倍。类似地，漏极键合垫342的长度393可比漏极键合垫342的宽度392大至少五倍。在其它实施例中，长度390、393可比栅极键合垫340和漏极键合垫342的宽度391、392大至少十倍。根据另一实施例，相对于每一栅极键合垫340和漏极键合垫342的长度的术语“伸长”意味着每一键合垫的长度为管芯300的宽度397的至少50％。基本上，栅极键合垫340沿第一轴线(例如，平行于坐标系394的轴线395的轴线)伸长，漏极键合垫342沿第二轴线(例如，平行于轴线395的另一轴线)伸长。在所示实施例中，第一和第二轴线也彼此平行。在其它实施例中，第一和第二轴线可正交或以其它方式不平行。
在对将功率晶体管管芯300并入功率放大器装置(例如，图2的装置200)的方式的描述中，伸长键合垫特征的重要性将变得显而易见。简单来说，伸长的栅极键合垫340和漏极键合垫342使得功率晶体管管芯300能够耦合到衬底，所述衬底又具有伸长接触件(例如，图4A的接触件430-433)。基本上，伸长衬底接触件可横跨伸长的栅极键合垫340和漏极键合垫342的整个长度或整个长度的大部分而连接。这实现在键合垫340、342的整个长度上的更均匀功率分配，这又可以引起提高性能，包括改进最大输出功率、增益和效率。
图4A是根据示例实施例的功率放大器装置200的透视剖视图，图4B和4C是图4A的功率放大器装置的部分(即，分别由虚线矩形4B和4C包围的部分)的近视图。为了增强理解，应结合图5A和5B来观察图4A-C。具体地说，根据示例实施例，图5A是图2和4A的功率放大器装置200沿着平分线5A的侧面横截面图(即，贯穿管芯440、441的栅极键合垫540、541的横截面)，并且图5B是图2和4A的功率放大器装置200沿着平分线5B的侧面横截面图(即，贯穿管芯440、441的漏极键合垫542、543的横截面)。
首先简单地参考图5A，并且如结合图2A和2B所论述，功率放大器装置200具有装置主体，所述装置主体包括连接到衬底210的包封材料层260。如图5A所示，衬底210由交替布置的多个电介质层501、502、503、504、505、506和多个图案化导电层556、557、558、559、560、561的堆叠形成。在替代实施例中，层506可为第二包封材料层(例如，层1560，如图15所示)。多个导电通孔(例如，通孔510)电连接图案化导电层556-561。在图4A-C的视图中，已去除包封材料层260和电介质层501-505以更容易地描绘与本发明主题的实施例相关联的各种结构。在电介质层501-506当中，在图4A-C中仅描绘电介质层506以及其它发明特征。
参考图4A和图5A，衬底210的层506中的两个开口(例如，开口802，图8)暴露内部第一衬底表面511的一个或多个部分。多个伸长衬底管芯接触件430-433在第一衬底表面511处暴露。根据实施例，其中每个可具有与功率晶体管管芯300(图3)类似或相同的配置的两个功率晶体管管芯440、441连接到衬底管芯接触件430-433，因此管芯440、441连接到第一衬底表面511。在实施例中，第一衬底表面511凹陷在下部装置表面202下方，并且延伸到管芯开口中的热结构230热耦合到嵌入管芯440、441并向外延伸以限定下部装置表面202的一部分。
根据实施例，第一功率晶体管管芯440包括充当多尔蒂功率放大器(例如，图1的放大器100)的载波放大器(例如，图1的载波放大器130、140)的至少一个集成晶体管580(例如，Si、GaN、SiGe、HEMT、LDMOS等)。另外，第二功率晶体管管芯441还包括充当峰化放大器(例如，图1的峰化放大器131、141)的至少一个集成功率晶体管581(例如，Si、GaN、SiGe、HEMT、LDMOS等)。如图5A中最清楚地所示，晶体管580、581的栅极端(例如，图3的栅极端381)分别连接到管芯440、441的栅极键合垫540、541。另外，晶体管580、581的源极端(例如，图3的源极端383)连接到管芯440、441的下表面上的导电底层544、545。如图5B中最清楚地所示，晶体管580、581的漏极端(例如，图3的漏极端382)分别各自连接到管芯440、441的漏极键合垫542、543。
为了将管芯440、441连接到衬底210，栅极和漏极键合垫540-543耦合到衬底管芯接触件430-433(例如，使用焊料、烧结物、导电环氧树脂或其它导电连接件)。如结合图3详细地描述，根据实施例，栅极和漏极键合垫540-543是伸长键合垫，意味着其长度显著大于其宽度，和/或其长度为每一管芯440、441的宽度的至少50％。
根据另一实施例，在衬底210的表面511处暴露的管芯接触件430-433中的每一者的形状和尺寸被设定成对应于衬底管芯接触件430-433所连接到的栅极或漏极键合垫540-543的形状和尺寸。换句话说，衬底管芯接触件430-433也伸长，并且另外可具有与所连接到的键合垫540-543的形状和尺寸大体上类似或相同的形状和尺寸，以便确保沿着栅极和/或漏极键合垫540-543的整个长度的良好连接，或至少沿着栅极和/或漏极键合垫540-543的绝大部分长度(例如，50％-90％)的良好连接。在装置200的操作期间，这实现在键合垫540-543与衬底管芯接触件430-433之间的连接当中的相等功率分配。
现将论述装置200的额外方面。参考图5A和5B，例如，在实施例中，热结构230延伸到最外衬底层506的开口(或多个开口)中，并且(例如，使用管芯附接材料546、焊料或其它合适的导电材料)耦合到功率晶体管管芯440、441的导电底层544、545。如图5A和5B所示，当功率晶体管管芯440、441具有不同高度(图5A和5B中的垂直维度)时，管芯附接材料546的厚度可在每一管芯440、441与热结构230之间不同。可替换的是，热结构230可进行机械加工，使得耦合到管芯440、441的结构230的部分(例如，“基座”)具有不同高度以适应不同管芯高度。在此实施例中，如果基座高度被配置成使得每一基座距对应管芯的距离相同，则管芯附接材料546的厚度对于管芯440、441两者可相同。
热结构230的外表面对应于装置200的下表面202的一部分。如稍后将更详细地阐释，热结构230被配置成将由管芯440、441产生的热传送远离管芯440、441，并传送到与放大器系统(例如，通信系统的传输器)相关联的外部系统散热器(例如，图13、14、16的除热组件1330、1430、1632)。
如初始在描述图2B时提及的，多个导电互连件240具有在下装置表面202处暴露的远端。导电互连件240延伸穿过最外衬底层506，并且其近端电连接到衬底210的图案化导电层556-561。可通过互连接触件(例如，图5B的接触件550、551)进行这些连接。例如，互连接触件550、551可定位在第一衬底表面511处。如先前所提及，导电互连件240(图2B)被配置成传送RF信号、偏置电压、控制信号以及到嵌入在装置200内的放大器电路系统(例如，管芯440、441和表面安装组件513、514、515)的接地连接。在图4A中，导电互连件240-1更具体地说对应于RF输入端(例如，图1的端102)，且因此被称为RF输入互连件240-1。参考图4A或5A，尽管未完全示出，但RF输入互连件240-1可通过衬底210耦合到功率分配器电路的输入(例如，图5A的表面安装组件513的输入507)。另外，功率分配器电路的输出(例如，图5A的组件513的输出508、509)可通过衬底210耦合到图案化输入导体410、412(图4A-C)，所述图案化输入导体410、412又通过伸长通孔411、413耦合到伸长衬底管芯接触件430、432和管芯440、441的伸长栅极键合垫540、541。
输入导体410、412各自由图案化导电层中的一者的一部分(例如，层560或另一层的部分)形成。根据实施例，每一输入导体410、412和每一下伏通孔411、413的宽度(图5A中的水平维度)可大致等于伸长栅极键合垫540、541的长度(例如，每一导体410、412和通孔411、413的宽度可为其所连接到的键合垫540、541的长度的约80％-120％)。因此，在装置200的操作期间，这实现栅极键合垫540、541当中的相等功率分配。
继续参考图5A，在一些实施例中，衬底管芯接触件430、432可延伸超出栅极键合垫540、541的端，以使得衬底210内的额外导电通孔420能够直接连接到管芯接触件430、432(且因此紧密耦合到栅极键合垫540、541)。通过上覆导电层的额外图案化部分(例如，部分421)和额外导电通孔，这些额外导电通孔420可电连接到互连件240和/或集成在装置200内的各种其它电路(例如，偏置电路、谐波频率终端电路、控制电路等)。
同样如图5A所示，装置200还可包括耦合到衬底210的第二表面512的一个或多个表面安装组件513、514、515。为了促进表面安装组件513-515连接到衬底210，额外衬底接触件520在衬底210的第二表面512处暴露。
表面安装组件513-515可对应于放大器电路的数个组件(例如，前置放大器晶体管、功率分配电路系统、谐波终端电路系统、电感器、电容器和阻抗匹配电路)。例如，如先前所提及，至少一个表面安装组件513可对应于功率分配器电路(例如，图1的功率分配器106)，具有输入端507(例如，图1的端107)和多个输出端508、509(例如，图1的端108、109)。功率分配器输入端507通过由图案化导电衬底层556-561的部分和通孔形成的导电路径电耦合到导电互连件中的一者(例如，图4A的互连件240-1)，其对应于放大器的输入端(例如，图1的输入端102)。
功率分配器电路513的每一输出端508、509耦合到功率晶体管管芯440、441内的晶体管580、581的输入(例如，漏极端)中的一者。功率分配器电路513的输出端508、509可通过由图案化导电层556-561和通孔(例如，通孔516)形成的导电路径直接耦合到功率晶体管管芯440、441的输入(例如，耦合到输入导体410、412)。可替换的是，如图5A所示，功率分配器电路513的输出端508、509可通过衬底210中的导电路径耦合到额外表面安装组件514、515，其对应于输入阻抗匹配电路(例如，图1的电路113、114)的部分。那些额外表面安装组件514、515又可通过由图案化导电层556-561和通孔(例如，通孔516)形成的导电路径直接耦合到功率晶体管管芯440、441的输入(例如，耦合到输入导体410、412)。应注意，在图5A和稍后描述的其它图式中，用虚线指示一些导电路径。
因此，当输入RF信号提供到RF输入互连件240-1(图4A)时，输入RF信号可通过衬底210传送到功率分配器电路513的输入端507，并且功率分配器电路513可执行将输入RF信号分成多个(例如，两个或更多个)单独信号(例如，载波信号和峰化信号)的功能。在功率分配器输出端508、509处提供的单独信号接着可通过衬底210传送到阻抗匹配组件514、515或直接传送到用于功率晶体管管芯440、441的输入导体410、412。尽管功率分配器电路513示出为单个表面安装组件，但在其它实施例中，多个表面安装组件可用于实施功率分配器电路513。
尽管图5A中未示出，但至少一个额外表面安装组件可用于实施耦合在每个放大路径与接地之间的谐波终端电路(例如，图1的谐波终端电路116、118)。例如，当谐波终端电路包括分流LC电路时，电感(L)的至少部分可使用图案化导电层556-561的一连串导电迹线和通孔来实施，电感(L)的另一部分可利用耦合到衬底表面512处的接触件的表面安装组件来实施，电容(C)可为耦合到衬底表面512处的额外接触件的表面安装组件。电感(L)和电容(C)可通过图案化导电层556-561串联耦合。每一LC电路的输入可耦合到沿着放大路径中的每一者的点(例如，每一功率晶体管之前或之后的点)，每一LC电路的输出可通过图案化导电层556-561耦合到导电互连件240中的另一者。当装置200并入到更大系统中时，导电互连件240可耦合到接地。
如结合图1所论述，对于非反相多尔蒂放大器，相位延迟元件(例如，图1的相位延迟元件182)耦合在功率分配器106与峰化放大器131、141的输入之间。根据实施例，相位延迟元件(例如，图1的相位延迟元件182)可使用通过衬底210的导电路径来实施，所述导电路径(例如，通过阻抗匹配组件514、各种迹线和通孔，以及衬底接触件432)将功率分配器电路513的输出电耦合到峰化放大器管芯的输入(例如，栅极键合垫541)。根据实施例，对应于相位延迟元件的导电路径可具有约90度的电长度。
包封材料层260覆盖表面安装组件513-515和第二衬底表面512。包封材料层260基本上限定装置200的上装置表面201。根据实施例，位于装置200同一侧上的衬底210和包封材料层260的侧壁是共面的。
在操作期间，每一功率晶体管管芯440、441在其栅极键合垫540、541处接收RF信号(例如，载波或峰化信号)，每一功率晶体管管芯440、441放大接收到的信号以在其漏极键合垫(图5B的542、543)处产生已放大RF信号。
现将具体参考图4A-C和5B论述功率晶体管管芯440、441的输出侧。如结合图1所论述，载波功率放大器140和峰化功率放大器141的输出各自耦合到组合节点180。根据实施例，图5B中用附图标记580指示的组合节点与峰化放大器管芯441的输出键合垫(例如，漏极键合垫543)并置。因此，由峰化放大器管芯441在漏极键合垫543处产生的已放大RF信号由于在漏极键合垫543处被产生而在组合节点580处被接收。
阻抗反相器/相位延迟结构484(例如，图1的阻抗反相/相位延迟元件184)耦合在漏极键合垫542、543之间(即，耦合在漏极键合垫542与组合节点580之间)以将功率晶体管管芯440(例如，载波放大器管芯)的输出电连接到组合节点580。更具体地说，阻抗反相器/相位延迟结构484使用衬底210内的导电结构来实施，所述导电结构在峰化放大器管芯441的输出键合垫(例如，漏极键合垫543)处将载波放大器管芯440的输出键合垫(例如，漏极键合垫542)电连接到组合节点580。
参考图4A-C和5B，阻抗反相器/相位延迟结构484包括多个导电迹线485-487和电连接多个导电迹线485-487的多个导电通孔488-495。在所示实施例中，每一通孔488-495是伸长的沟槽型通孔。在其它实施例中，伸长的沟槽型通孔488-495中的一些或全部可以用一个或多个圆形通孔替换。
在图4A-C和5B的示例实施例中，阻抗反相器/相位延迟结构484是两层级结构，但在替代实施例中，阻抗反相器/相位延迟结构484可以是单层级结构，或可以具有多于两个层级。结构484的第一层级包括横过漏极接触件431的大体整个长度(图5B中的水平维度)连接的第一伸长通孔488，横过漏极接触件433的大体整个长度连接的第二伸长通孔494，以及第一端延伸横过且耦合到通孔488并且第二端延伸横过且耦合到通孔494的导电迹线485(由导电层560的一部分形成)。结构484的第一层级还可包括在接触件431与433之间延伸但与接触件431和433电隔离的额外导电迹线487。例如，额外导电迹线487可由导电层561的一部分形成。多个额外的伸长(或圆形)通孔，例如通孔490和492，在导电迹线485与487之间延伸并且电连接导电迹线485与487。
结构484的第二层级(如果实施的话)包括在迹线485上堆叠在通孔488上方的第三伸长通孔489、在迹线485上堆叠在通孔494上方的第四伸长通孔495，以及第一端延伸横过且耦合到通孔489并且第二端延伸横过且耦合到通孔495的又一导电迹线486(由导电层559的一部分形成)。额外的多个额外的伸长(或圆形)通孔，例如通孔491和493，在导电迹线485与486之间延伸并且电连接导电迹线485与486。尽管图4A-C和5B示出了包括两个层级以及特定数目和配置的导电迹线和通孔的阻抗反相器/相位延迟结构484，但可调整层级的数目和/或通孔的数目和配置以实现漏极接触件431与433之间的所要阻抗变换和相位延迟。根据实施例，阻抗反相器/相位延迟结构484被设计成在接触件431、433之间产生阻抗反相，并且另外向在接触件431与433之间传送的信号施加约90度的相位延迟。
如结合图1所论述，组合节点180电耦合到放大器的输出端104。根据实施例，导电互连件240-2(图4A)充当放大器装置200的RF输出端(例如，图1的端104)，并且组合节点580和峰化放大器管芯441的输出键合垫(例如，漏极键合垫543)通过图案化输出导体496(图4A、4C，例如图1的导体196)电耦合到RF输出互连件240-2。输出导体496可由衬底210的图案化导电层中的一者的一部分形成。如图4A和4C中所指示，连接到管芯接触件433(且因此连接到漏极键合垫543)的输出导体496的端的宽度接近漏极键合垫543的长度，并且输出导体496的端在管芯接触件433和漏极键合垫543的大体整个宽度/长度上对齐。因此，可在漏极键合垫543与输出导体496之间的连接中实现相等功率分配。
根据一个实施例，输出导体496由与管芯接触件433相同的导电层561形成。在这种实施例中，输出导体496和管芯接触件433可由层561的单个图案化部分形成。在另一实施例中，输出导体496由较高导电层(例如，层557-560中的一者)形成，并且通过导电通孔(例如，通孔494、495)和中间导电层的部分电连接到管芯接触件432和漏极键合垫543。例如，如果输出导体496由导电层560的一部分形成，则输出导体496和迹线485可由层560的单个图案化部分形成，并且输出导体496可通过通孔494耦合到管芯接触件433。
如同装置200的输入侧，在一些实施例中，连接到管芯440、441的漏极键合垫542、543的管芯接触件431、433可延伸超出漏极键合垫542、543的端，以使得衬底210内的额外导电通孔422能够直接连接到管芯接触件431、433(且因此紧密连接到漏极键合垫542、543)。通过上覆导电层的额外图案化部分(例如，部分423)和额外导电通孔，这些额外导电通孔422可电连接到互连件240和/或集成在装置200内的各种其它电路(例如，偏置电路、谐波频率终端电路、控制电路等)。
沿着这些线，并且尽管图4A-C、5A和5B中未示出，但一些导电互连件240可用于接收偏置电压，所述偏置电压可通过图案化导电层556-561和衬底210的导电通孔(例如，通孔420、422)从互连件240传导到功率晶体管管芯440、441。另外，其它导电互连件240可用于提供接地参考(例如，当装置200并入到更大系统中时，这些互连件240可耦合到接地)。接地互连件240与其它电路组件(例如，表面安装装置513-515中的一些)之间的连接可通过图案化导电层556-561和衬底210的导电通孔进行。又一导电互连件240可用于将控制信号传送到装置200内的组件。
因此，图2A-B、4A-C和图5A-B所示的功率放大器装置200可涵盖呈紧密封装的全多尔蒂放大器电路。可注意到，没有引线键合阵列用于互连多尔蒂放大器的组件。因此，与常规多尔蒂放大器电路相比，缺少引线键合阵列可能会引起放大器功率和效率增加。另外，耦合到栅极和漏极键合垫540-543的伸长接触件430-433促进这些连接当中的均匀功率分配。另外，本文所述的多尔蒂装置实施例中固有的最小化电感可使得能够遵守更高的频带规范。
图6是根据示例实施例的制造图2A-B、4A-C和5A-B的功率放大器装置200的方法600的流程图。为了增强理解，图6应与图7-12同时查看，图7-12是根据实施例的图2A-B和4A-C的功率放大器装置沿平分线5A或5B(如下文所指示)在各个制造阶段的侧面横截面图。
还参考图7，图7是衬底210沿平分线5B的横截面，所述方法在步骤602开始，此时制造多层衬底210。衬底210由以交替布置堆积的多个电介质层501-506和多个图案化导电层556-561的堆叠形成。衬底210由下表面510、上表面512和在下表面510与上表面512之间延伸的侧壁限定。例如，电介质层501-506可由PCB电介质材料(例如，FR-4)、陶瓷或其它合适的电介质材料形成。图案化导电层556-561由导电金属形成，所述导电金属在堆积过程期间图案化。此外，在堆积过程期间，穿过电介质层形成导电通孔(例如，图4A-C、5A-B的通孔411、413、420、422、488-495、516)，以便连接相邻图案化导电层的各个部分。
衬底210内的各种导电路径(由导电层部分和导电通孔的各种组合形成)将实现管芯与组件之间的互连，所管芯和组件稍后将安装到衬底210。另外，衬底内的一些导电路径可被配置成提供所要电感和阻抗变换。例如，包括通孔488-495和导电迹线485-487的导电路径可形成相位延迟和阻抗反相器元件(例如，图1、4A-C、5B的阻抗反相器/相位延迟结构484、184)。
应注意，尽管衬底210示出为包括六个电介质层501-506和六个导电层556-561，但衬底的其它实施例可包括更多或更少的电介质层和/或导电层。
一旦完成，衬底210就包括衬底接触件520(图5A和12)，所述衬底接触件520在衬底210的上表面512处暴露。另外，衬底210在衬底的内表面411处包括嵌入式衬底管芯接触件430-433和嵌入式互连接触件450、451。
现在参考图8(也是衬底210沿平分线5B的横截面)，所述方法在步骤604继续，此时穿过下衬底表面510创建一个或多个第一管芯开口802以暴露衬底210的内表面511处的衬底管芯接触件430-433。另外，在步骤606中，穿过下衬底表面510形成第二互连开口804以暴露也可位于内表面511处的互连接触件550、551。根据实施例，可以使用蚀刻工艺形成开口802、804，所述蚀刻工艺被定时为在到达衬底和互连接触件430-433、550、551时停止。
尽管图8示出了在衬底210中形成两个管芯开口802，但在替代实施例中，可以形成单个开口，所述开口会容纳功率晶体管管芯440、441两者。另外，尽管用于形成互连开口804的一个实施例可形成用于每一互连件240的单独开口，但其它实施例可包括形成较大开口，所述开口横跨多个互连接触件且多个互连件240可插入到其中。
现在参考图9，在步骤608，以物理方式和电气方式将导电互连件240耦合到通过互连开口804暴露的互连接触件550、551。在一个实施例中，导电互连件240是插入到互连开口804中，接着焊接、钎焊或以其它方式附接到互连接触件550、551的导电柱。在其它实施例中，导电互连件240可通过用导电材料填充互连开口804而形成。在又其它实施例中，互连件240可为引线框架(未示出)的部分。在又其它实施例中，多个互连件240可并排封装在一个或多个单独的电介质插入件结构(未示出)中，并且电介质插入件结构可插入到横跨多个互连接触件550、551的较大互连开口中。如图2B所示，互连开口和互连接触件240可邻近于装置200的多个侧(例如，邻近于如图所示的所有四个侧，或邻近于少于所有四个侧)定位。
在步骤610，通过将焊膏施加到管芯键合垫(例如，输入和输出，或栅极和漏极，键合垫)使功率晶体管管芯440、441“凸起”。接着将管芯插入到管芯开口802中。使得管芯键合垫和管芯键合垫上的焊膏与对应的衬底管芯接触件430-433接触。接着可执行回流焊工艺以将管芯键合垫以焊接方式附接(solder-attach)到衬底管芯接触件430-433。
在步骤612，接着用底部填充材料902(例如，塑料包封材料)填充功率晶体管管芯440、441与管芯开口802的侧壁之间的间隙。在一些实施例中，可沉积底部填充材料902，使得其仅向上延伸到管芯440、441的侧的一部分，从而暴露管芯的外表面(例如，导电层544、545)。在其它实施例中，如图9中所指示，足够量的底部填充材料902可沉积在开口802中，使得底部填充材料902完全覆盖功率晶体管管芯440、441。在此实施例中，随后可移除底部填充材料902的部分，如通过底部填充材料902中的虚线所指示，以暴露功率晶体管管芯440、441的面朝外表面上的导电层544、545。如先前所论述，限定管芯440、441的暴露外表面的导电层544、545可在每一管芯440、441内电连接到嵌入在管芯440、441内的晶体管的源极端。
现在参考图10和11以及步骤614，将导电和导热的管芯附接材料546(例如，焊膏、烧结糊状物或其它合适的材料)施加到管芯440、441的面朝外的表面，且更具体地说施加到管芯440、441的导电层544、545。如先前所指示，每一管芯440、441上方的管芯附接材料546的厚度可不同，以便考虑管芯440、441的不同高度。可替换的是，每一管芯440、441上方的管芯附接材料546的厚度可相同，并且可通过定制随后附接的热结构230来适应高度差异。
热结构230可为简单导电币块(coin)，或如图10和11所示，可具有更复杂的配置。例如，热结构230可以是导热材料(例如，金属)的铸造或机器加工件，具有在热结构230上建立相同或不同厚度的基底1002和多个基座1004、1006。在所示实施例中，基座1004、1006具有相同高度(图10、11中的垂直维度)。在其它实施例中，多个基座1004、1006可具有不同高度。这可能是合乎需要的，例如，使得可在每一管芯440、441上沉积相同厚度的管芯附接材料546，并且不同高度的基座可以适应管芯高度变化。
接着将热结构230插入到管芯开口802中并使之与管芯附接材料546接触。接着处理装置200(例如，通过执行回焊或烧结工艺)以将热结构230牢固地连接到管芯440、441。
现在参考图12(衬底210沿着平分线5A的横截面)，在步骤616，将一个或多个表面安装组件513-515的端耦合(例如，以焊接方式附接)到在衬底表面512处暴露的额外衬底接触件520。如先前所论述，表面安装组件513-515可对应于放大器电路的数个组件(例如，前置放大器晶体管、功率分配电路系统、谐波终端电路系统、电感器、电容器和阻抗匹配电路)。例如，表面安装组件513可对应于功率分配器电路(例如，图1的功率分配器106)，并且表面安装组件514、515可对应于电容器、电感器或与阻抗匹配、谐波终端等相关联的其它电路元件。图案化导电层556-561的部分也可对应于与阻抗匹配和谐波终端电路相关联的电路元件。例如，层556-561的各种导电迹线和通孔可提供阻抗匹配和谐波终端电路的电感。另外，导电短柱(例如，径向短柱)还可由层556-561的图案化部分形成。这些导电短柱可被配置成将负载阻抗与传输线特性阻抗匹配。例如，在导电层556-561内，可沿着导电路径在不同位置处定位一个或多个短柱。每个短柱可根据与之耦合的导电路径分别呈现电感阻抗还是电容阻抗而制为电容性的或电感性的。
再次参考图5A-B，在步骤618，通过在衬底表面512和耦合到衬底表面512的表面安装组件513-515上方施加包封材料层260(例如，模制复合物)来完成装置200。包封材料层260限定装置200的上表面201，而下衬底表面510和热结构230限定装置200的下表面202。
功率放大器装置200可随后并入到更大系统(例如，传输器和/或通信系统)中。例如，图13是根据示例实施例的图5B的耦合到系统衬底1310的功率放大器装置200的侧面横截面图。系统衬底1310可为例如在顶表面1312处具有多个接触垫1320的PCB。尽管图13中未示出，但接触垫1320可通过衬底1310上的额外迹线电耦合到其它系统组件。根据实施例，散热器或除热组件1330(例如，导电币块、热通孔或其它导热组件)嵌入在系统衬底1310内，并且具有接近系统衬底1310的顶表面1312的暴露的上表面。
装置200以物理方式和电气方式耦合到系统衬底1310。更具体地说，并且根据实施例，装置200的热结构230以物理方式、以电气方式和以热方式耦合到系统衬底1310的除热组件1330。例如，热结构230和除热组件1330可使用热油脂、焊料、烧结材料或钎焊耦合在一起。除提供用于除热的路径之外，除热组件1330还可耦合到系统接地，且因此除热组件1330可充当用于装置200的系统接地连接件。
另外，导电互连件240(包括图4A的互连件240-1、240-2)以物理方式和电气方式耦合(例如，焊接)到系统衬底1310的顶表面1312处的接触垫1320。因此，系统衬底1310使得RF输入信号能够通过接触垫1320中的一者提供到装置200，使得RF输出信号能够通过接触垫1320中的另一者从装置200被接收，并且使得额外偏置和接地连接能够通过其它接触垫和装置互连件(未示出)在系统衬底1310与装置200之间建立。
图4A-C和5A-B中所描绘的装置200的实施例实现装置200的底侧冷却。在底侧冷却的系统中，例如图13中所描绘的系统，装置200内用于管芯440、441的除热路径延伸穿过系统衬底1310。
如果对装置200稍作修改，则其可改为并入到顶侧冷却的系统中。例如，图14是根据示例实施例的耦合到系统中伴有顶侧除热的系统衬底1410的功率放大器装置200'的另一实施例的侧面横截面图(类似于图5A的横截面)。
图14所示的装置200'与图4A-C和5A-B中的装置200稍有不同，以促进并入到顶侧冷却的系统中。具体地说，并且参考图5B，装置200包括导电互连件240，其延伸穿过位于装置衬底210的下表面510处的层506。因此，导电互连件240和热结构230均在装置200的下表面510处暴露。
相比而言，并且参考图14，在经修改功率放大器装置200'中，充当装置200'的I/O端的导电互连件240'替代地耦合到装置衬底210'的表面512，并且互连件240'在装置200'的与管芯440、441和热结构230相对的表面处延伸穿过包封材料层260。用于偏置和接地连接的额外导电互连件(未示出)也会延伸穿过包封材料层260。换句话说，在装置200'中，导电互连件240'在装置200'的与热结构230所暴露的表面相对的表面处暴露。导电互连件240'通过装置衬底电耦合到各种管芯440、441和表面安装组件513-515，如上文结合图4A-C和5A-B所论述。
同样，系统衬底1410可为例如在顶表面1412处具有多个接触垫1420的PCB。尽管图14中未示出，但接触垫1420可通过衬底1410上的额外迹线电耦合到其它系统组件。
装置200'以物理方式和电气方式耦合到系统衬底1410。更具体地说，并且根据实施例，导电互连件240'(和其它互连件，未示出)以物理方式和电气方式耦合(例如，焊接)到系统衬底1410的顶表面1412处的接触垫1420。因此，系统衬底1410使得RF输入信号能够通过接触垫1420中的一者提供到装置200'，使得RF输出信号能够通过接触垫1420中的另一者从装置200'被接收，并且使得额外偏置和接地连接能够通过又其它接触垫和装置互连件(未示出)在系统衬底1210与装置200'之间建立。
在图14所示的朝向中，装置200'的热结构230面朝上远离系统衬底1410。根据实施例，除热组件1430(例如，散热器或导电板)以物理方式、以电气方式和以热方式耦合到装置200'的热结构230。例如，热结构230和除热组件1430可使用热油脂、焊料、烧结材料或钎焊耦合在一起。除提供用于除热的路径之外，除热组件1430还可耦合到系统接地，且因此除热组件1430可充当用于装置200'的系统接地连接件。在其它实施例中，为了确保充分的RF接地，其它接地结构可在装置200'内实施(例如，通过在导电层544、545与耦合到系统接地的装置端240'之间提供穿过衬底210'的导电路径)，或在装置200'的外表面上实施(例如，通过提供沿着衬底210和层260的侧延伸的将层544、545电耦合到系统衬底1410上的接地接触件的导电路径)。
可对功率晶体管装置200、200'进行各种修改，同时维持它们的功能和独特方面。例如，如将结合图15所论述，并非将功率晶体管管芯440、441插入到衬底中的开口(例如，图8的衬底210中的开口802)中，功率晶体管管芯440、441替代地可耦合到衬底表面并包封。
此实施例在图15中示出，图15是功率放大器装置1500的另一示例实施例的侧面横截面图(类似于图5B中的视图)。功率放大器装置1500在许多方面类似于上文所论述的功率放大器装置200、200'(图4A-C、5A-B和14)。在功率放大器装置1500中的元件与功率放大器装置200、200'中的元件大体上相同的情况下，将使用相同的附图标记，并且上文关于此类元件所论述的所有详细信息同样适用于图15中相同编号的元件。出于简洁的目的，此处将不再重复所有详细信息。
对于功率放大器装置1500，装置主体包括连接到衬底1510的相对表面1512、1511的第一包封材料层260和第二包封材料层1560。衬底1510由交替布置的多个电介质层501-505和多个图案化导电层556-561的堆叠形成。多个导电通孔电连接图案化导电层556-561。伸长衬底管芯接触件430-433(仅图15所示的431和433)和互连接触件550、551在衬底1510的第一表面1511处暴露，并且额外衬底接触件520在衬底1510的第二表面1512处暴露。
根据实施例，一个或多个表面安装组件513-515连接到在衬底1510的第二表面1512处暴露的额外衬底接触件520。第一包封材料层260覆盖表面安装组件513-515和第二衬底表面1512。第一包封材料层260基本上限定上装置表面1501。
表面安装组件513-515可对应于放大器电路的数个组件。例如，至少一个表面安装组件513可对应于功率分配器电路(例如，图1的功率分配器106)，并且额外表面安装组件514、515可对应于输入阻抗匹配电路(例如，图1的电路113、114)和/或谐波终端电路(例如，图1的电路116、电路118)的部分。
根据实施例，第一功率晶体管管芯440和第二功率晶体管管芯441连接到衬底管芯接触件430-433，且因此连接到第一衬底表面1511。第一功率晶体管管芯440包括至少一个集成晶体管，第二功率晶体管管芯441包括至少一个额外集成晶体管。每一功率晶体管包括栅极端、漏极端和源极端。如先前所论述，每一晶体管的栅极和漏极端耦合到在管芯440、441的第一表面处暴露的栅极和漏极接触件(未编号)。栅极和漏极接触件又耦合到(例如，焊接到)衬底管芯接触件430-433。每一晶体管的源极端耦合到每一管芯440、441的导电底层544、545，并且导电底层544、545限定每一管芯440、441的第二管芯表面。
除了功率晶体管管芯440、441之外，多个导电互连件1540(例如，类似于图2的互连件240)的近端在衬底的第一表面1511处耦合到互连接触件550、551。类似于图4A-C和5A-B的导电互连件240，功率晶体管装置1500的导电互连件1540被配置成传送RF信号、偏置电压和到嵌入在装置1500内的放大器电路系统(例如，管芯440、441和表面安装组件513-515)的接地连接。如先前所描述，一个导电互连件1340更具体地说对应于RF输入端(例如，图1的端102)，并且另一导电互连件1340更具体地说对应于RF输出端(例如，图1的输出端104)。
与图4A-C和5A-B的装置200相比，其中管芯440、441和互连件240插入到衬底层506(图4A-C、5A-B、8)中的开口802中，功率晶体管装置1500包括覆盖第一表面1511、功率晶体管管芯440、441的侧壁和导电互连件1540的侧壁的第二包封材料层1560。第二包封材料层1560基本上限定下装置表面1502。根据实施例，功率晶体管管芯440、441的导电层544、545在下装置表面1502处暴露，导电互连件1540的远端也是如此。
当输入RF信号提供到输入RF互连件1440时，输入RF信号可通过衬底1510传送到功率分配器电路513的输入端，并且功率分配器电路513可执行将输入RF信号分成多个(例如，两个或更多个)单独信号(例如，载波信号和峰化信号)的功能。在功率分配器输出处提供的单独信号接着可通过衬底1510传送到阻抗匹配组件514、515或直接传送到用于功率晶体管管芯440、441的输入。
尽管图14的横截面中未示出，但其它导电互连件可用于接收偏置电压，所述偏置电压可通过图案化导电层556-561和衬底1510的导电通孔从互连件传导到功率晶体管管芯440、441。另外，其它导电互连件可用于提供接地参考(例如，当装置1500并入到更大系统中时，这些互连件可耦合到接地)。接地互连件与其它电路组件(例如，表面安装装置513-515中的一些)之间的接地连接可通过图案化导电层556-561和衬底1510的导电通孔进行。
功率放大器装置1500可以与图4A-C和5A-B的功率放大器装置200类似的方式并入到更大系统(例如，传输器和/或通信系统)中(例如，如图13所示)。如同装置200，图15中所描绘的装置1500的实施例提供装置1500的底侧冷却。在底侧冷却的系统中，如先前所论述，装置1500内的管芯440、441的除热路径延伸穿过耦合到装置1500的底表面1502的系统衬底。
可替换的是，如结合图13的装置200'所论述，装置1500可稍加修改，以将装置配置成并入到顶侧冷却的系统中。例如，在替代实施例中，导电互连件1540可耦合到表面1512且延伸穿过层260，而非耦合到表面1511。在此实施例中，导电互连件将在装置的上表面1501处暴露。
此装置可通过将导电互连件连接(例如，焊接)到系统衬底的顶表面处的接触垫而以物理方式和电气方式耦合到系统衬底。另外，除热组件(例如，散热器或导电板)可以类似于图14所示的方式以物理方式、以电气方式和以热方式耦合到管芯440、441的导电层544、545。
功率放大器装置200、200'、1500的上述实施例各自具有在装置的上或下表面处暴露的I/O和其它端(例如，导电互连件240、240-1、240-2、240'、1540)。在一些情况下，可能需要具有从装置的侧延伸的I/O和其它端，以使得装置的下部部分可嵌套到系统衬底(例如，系统PCB)中的开口中。以此方式将装置嵌套在系统衬底中使得能够容易地实施底侧冷却。
图16是根据示例实施例的具有耦合到系统衬底1610的侧端1640的功率放大器装置1600的又一实施例的侧面横截面图。功率放大器装置1600在许多方面类似于上文所论述的功率放大器装置200(图4A-C、5A-B)，不同之处在于装置1600的各种端从装置的侧延伸，而非在装置的下表面处暴露。在功率放大器装置1600中的元件与功率放大器装置200中的元件大体上相同的情况下，将使用相同的附图标记，并且上文关于此类元件所论述的所有详细信息同样适用于图16中相同编号的元件。出于简洁的目的，此处将不再重复所有详细信息。
功率放大器装置1600的与功率放大器装置200的对应部分大体上相同的部分包括装置衬底210、嵌入于装置衬底210中的开口(例如，图8的开口802)中的功率晶体管管芯440、441、伸长接触件430-433、伸长键合垫541-543、输入迹线410、412、阻抗反相器/相位延迟结构484和嵌入在包封材料层260中的表面安装组件513-515以及其它元件。
装置1600还可包括任选的互连件1650，其还嵌入在装置1600的与管芯440、441相同的侧中。这些互连件1650类似于互连件240、240-1、240-2(图4A-C、5A-B)，因为它们通过衬底210的图案化导电层和通孔电连接到嵌入在装置1600中的各种组件和电路。然而，不同于充当I/O、接地和偏置端的互连件240、240-1、240-2，互连件1650仅实现用于嵌入在装置1600内的各种组件和电路的接地连接。
为了提供I/O和偏置连接，装置1600包括从装置1600的侧垂直地并且更具体地说从装置衬底210的侧垂直地延伸的多个侧引线1640。引线1640通过装置衬底210的图案化导电层和通孔电耦合到各种管芯440、441和表面安装组件513-515。
根据实施例，引线1640中的每一者电连接到装置衬底210的嵌入式导电层中的一者(例如，图5A-B的层557-561中的任一者)的至少一个导电部分。至少一个引线1640对应于放大器装置1600的RF输入(例如，图1的输入102)，并且至少一个其它引线1640对应于放大器装置1600的RF输出(例如，图1的输出端104)。
为了将装置1600并入到更大系统中，装置1600的下半部插入到系统衬底1610中的开口1672中。同样，系统衬底1610可为例如在衬底1610的顶表面处具有多个接触垫1620的PCB。尽管图16中未示出，但接触垫1620可通过衬底1610上的额外迹线电耦合到其它系统组件。热结构1632(例如，导电币块或其它结构)被使得与装置1600的插入表面(例如，热结构230)接触，并且以物理方式和以电气方式耦合到装置1600(例如，通过管芯附接材料、热油脂或其它导电材料)。最后，散热器1630可耦合到热结构1632。
图17是根据另一示例实施例的具有耦合到系统衬底1710的侧端1740的功率放大器装置1700的又一实施例的侧面横截面图。功率放大器装置1700在许多方面类似于上文所论述的功率放大器装置1500(图15)，不同之处在于装置1700的各种端从装置的侧延伸，而非在装置的下表面处暴露。在功率放大器装置1700中的元件与功率放大器装置1500中的元件大体上相同的情况下，将使用相同的附图标记，并且上文关于此类元件所论述的所有详细信息同样适用于图17中相同编号的元件。出于简洁的目的，此处将不再重复所有详细信息。
功率放大器装置1700的与功率放大器装置1500的对应部分大体上相同的部分包括装置衬底1510、嵌入于一个包封材料层1560中的功率晶体管管芯440、441、伸长接触件430-433、伸长键合垫541-543、输入迹线410、412、阻抗反相器/相位延迟结构484和嵌入在另一包封材料层260中的表面安装组件513-515以及其它元件。
装置1700还可包括任选的互连件1750，其也嵌入于第一包封材料层1560中。这些互连件1750类似于互连件1540(图15)，因为它们通过衬底1510的图案化导电层和通孔电连接到嵌入在装置1700中的各种组件和电路。然而，不同于充当I/O、接地和偏置端的互连件1540，互连件1750仅实现用于嵌入在装置1700内的各种组件和电路的接地连接。
为了提供I/O和偏置连接，装置1700包括从装置1700的侧垂直地并且更具体地说从装置衬底1510的侧垂直地延伸的多个侧引线(例如，引线1740)。引线1740通过装置衬底1510的图案化导电层和通孔电耦合到各种管芯440、441和表面安装组件513-515。
根据实施例，引线1740中的每一者电连接到装置衬底1510的嵌入式导电层中的一者(例如，图15的层557-561中的任一者)的至少一个导电部分。至少一个引线1740对应于放大器装置1700的RF输入(例如，图1的输入102)，并且至少一个其它引线1740对应于放大器装置1700的RF输出(例如，图1的输出端104)。
为了将装置1700并入到更大系统中，装置1700的下半部插入到系统衬底1710中的开口1772中。同样，系统衬底1710可为例如在衬底1710的顶表面处具有多个接触垫1720的PCB。尽管图17中未示出，但接触垫1720可通过衬底1710上的额外迹线电耦合到其它系统组件。热结构1732(例如，导电币块或其它结构)被使得与装置1700的插入表面接触，并且利用导电管芯附接材料以物理方式和以电气方式耦合到管芯440、441的暴露导电层544、545。最后，散热器1730可耦合到热结构1732。
一种功率放大器装置的实施例包括第一功率晶体管管芯和第二功率晶体管管芯以及衬底。所述第一功率晶体管管芯包括第一键合垫和第一集成晶体管。所述第一键合垫伸长且在所述第一功率晶体管管芯的第一表面处暴露。所述第一集成晶体管包括耦合到所述第一键合垫的第一端。所述第二功率晶体管管芯包括第二键合垫和第二集成晶体管。所述第二键合垫伸长且在所述第二功率晶体管管芯的第一表面处暴露。所述第二集成晶体管包括耦合到所述第二键合垫的第二端。
所述衬底由交替布置的多个电介质层和多个图案化导电层的堆叠以及电耦合所述多个图案化导电层的部分的多个导电通孔形成。所述衬底包括在第一衬底表面处暴露并且伸长并连接到第一伸长键合垫的第一管芯接触件，在所述第一衬底表面处暴露并且伸长并连接到第二伸长键合垫的第二管芯接触件，以及连接在所述第一管芯接触件与所述第二管芯接触件之间的导电结构。所述导电结构由所述图案化导电层的部分和所述多个导电通孔中的至少两个通孔形成。
前述具体实施方式本质上仅仅是说明性的，且并不意图限制主题的实施例或此类实施例的应用和使用。如本文所使用，词语“示例性”意味着“充当例子、实例或说明”。本文中描述为示例性的任何实施方案不一定应理解为比其它实施方案优选或有利。此外，并不意图受到前述技术领域、背景技术或具体实施方式中呈现的任何所表达或暗示的理论束缚。
本文所含的各图中示出的连接线意图表示各个元件之间的示例性功能关系和/或物理耦合。应注意，许多可替换或额外的功能关系或物理连接可以存在于主题的实施例中。此外，本文中还可以仅出于参考的目的使用某些术语，且因此这些术语并不意图具有限制性，并且除非上下文明确地指示，否则指代结构的术语“第一”、“第二”和其它此类数值术语并不暗示顺序或次序。
如本文中所使用，“节点”意味着任何内部或外部参考点、连接点、接合点、信号线、导电元件等等，在所述“节点”处存在给定信号、逻辑电平、电压、数据模式、电流或量。此外，两个或更多个节点可以通过一个物理元件实现(并且尽管在公共节点处接收或输出，但是仍然可以对两个或更多个信号进行多路复用、调制或以其它方式区分)。
前文描述是指元件或节点或特征“连接”或“耦合”在一起。如本文中所使用，除非以其它方式明确地陈述，否则“连接”意味着一个元件直接接合到另一元件(或直接与另一元件连通)，且不一定以机械方式。同样，除非以其它方式明确地陈述，否则“耦合”意味着一个元件直接或间接接合到另一个元件(或直接或间接以电气或其它方式与另一元件连通)，且不一定以机械方式。因此，虽然图中示出的示意图描绘元件的一个示例性布置，但是额外的介入元件、装置、特征或组件可以存在于所描绘主题的实施例中。
尽管前文具体实施方式中已呈现至少一个示例性实施例，但应了解，存在大量变化。还应了解，本文中描述的一个或多个示例性实施例并非旨在以任何方式限制所要求保护的主题的范围、适用性或配置。实际上，前文具体实施方式将向本领域的技术人员提供用于实施所描述的一个或多个实施例的方便指南。应理解，可以在不脱离权利要求书所限定的范围的情况下对元件的功能和布置作出各种改变，权利要求书所限定的范围包括在提交本专利申请时的已知等效物和可预见的等效物。

Claims (10)

1.一种功率放大器装置，其特征在于，包括：
第一功率晶体管管芯，其包括
伸长且在所述第一功率晶体管管芯的第一表面处暴露的第一键合垫，和
包括耦合到所述第一键合垫的第一端的第一集成晶体管；
第二功率晶体管管芯，其包括
伸长且在所述第二功率晶体管管芯的第一表面处暴露的第二键合垫，和
包括耦合到所述第二键合垫的第二端的第二集成晶体管；以及
衬底，其由交替布置的多个电介质层和多个图案化导电层的堆叠以及电耦合所述多个图案化导电层的部分的多个导电通孔形成，其中所述衬底包括
在第一衬底表面处暴露并且伸长并连接到第一伸长键合垫的第一管芯接触件，
在所述第一衬底表面处暴露并且伸长并连接到第二伸长键合垫的第二管芯接触件，和
连接在所述第一管芯接触件与所述第二管芯接触件之间的导电结构，其中所述导电结构由所述图案化导电层的部分和所述多个导电通孔中的至少两个通孔形成。
2.根据权利要求1所述的功率放大器，其特征在于：
所述第一键合垫是用于所述第一功率晶体管管芯的输出键合垫，并且所述第一端是所述第一集成晶体管的漏极端；并且
所述第二键合垫是用于所述第二功率晶体管管芯的输出键合垫，并且所述第二端是所述第二集成晶体管的漏极端。
3.根据权利要求1所述的功率放大器装置，其特征在于，所述导电结构包括：
第一导电迹线，其由所述图案化导电层中的第一图案化导电层的一部分形成且在所述第一功率晶体管管芯与所述第二功率晶体管管芯之间延伸；
所述多个导电通孔中的连接在所述第一管芯接触件与所述第一导电迹线之间的第一通孔；以及
所述多个导电通孔中的连接在所述第二管芯接触件与所述第一导电迹线之间的第二通孔。
4.根据权利要求1所述的功率放大器装置，其特征在于：
所述第一功率晶体管管芯另外包括
在所述第一功率晶体管管芯的所述第一表面处暴露的第三键合垫，其中所述第三键合垫耦合到所述第一集成晶体管的第二端，
在所述第一功率晶体管管芯的第二表面处的第一导电层，其中所述第一导电层耦合到所述第一集成晶体管的第三端；
所述第二功率晶体管管芯另外包括
在所述第二功率晶体管管芯的所述第一表面处暴露的第四键合垫，其中所述第四键合垫耦合到所述第二集成晶体管的第二端，和
在所述第二功率晶体管管芯的第二表面处的第二导电层，其中所述第二导电层耦合到所述第二集成晶体管的第三端；并且
所述衬底另外包括
在所述第一衬底表面处暴露且连接到所述第三键合垫的第三管芯接触件，和
在所述第一衬底表面处暴露且连接到所述第四键合垫的第四管芯接触件。
5.根据权利要求1所述的功率放大器装置，其特征在于，另外包括：
在第二衬底表面处暴露的多个额外接触件；
在所述第二衬底表面处连接到所述多个额外组件的一个或多个表面安装组件，其中所述一个或多个表面安装组件通过所述图案化导电层和所述导电通孔电耦合到所述第一管芯接触件和所述第二管芯接触件；以及
覆盖所述一个或多个表面安装组件和所述第二衬底表面的包封材料层，其中所述包封材料层限定所述功率放大器装置的表面。
6.根据权利要求1所述的功率放大器装置，其特征在于，所述衬底另外包括：
在所述第一衬底表面处暴露的第一互连接触件和第二互连接触件；
连接到所述第一互连接触件并且电耦合到所述多个图案化导电层和所述第一集成晶体管的控制端的第一导电互连件；以及
连接到所述第二互连接触件并且电耦合到所述多个图案化导电层和所述第二集成晶体管的漏极端的第二导电互连件。
7.根据权利要求1所述的功率放大器装置，其特征在于，所述衬底另外包括：
在第二衬底表面处暴露的第一互连接触件和第二互连接触件；
连接到所述第一互连接触件并且电耦合到所述多个图案化导电层和所述第一集成晶体管的控制端的第一导电互连件；以及
连接到所述第二互连接触件并且电耦合到所述多个图案化导电层和所述第二集成晶体管的漏极端的第二导电互连件。
8.根据权利要求1所述的功率放大器装置，其特征在于，另外包括：
接触所述第一功率晶体管管芯和所述第二功率晶体管管芯的第二表面的一个或多个热结构。
9.根据权利要求1所述的功率放大器装置，其特征在于，所述第一功率晶体管管芯和所述第二功率晶体管管芯包括多尔蒂功率放大器的载波放大器管芯和峰化放大器管芯。
10.一种放大器系统，其特征在于，包括：
系统衬底；以及
耦合到所述系统衬底的功率放大器装置，其中所述功率放大器装置包括
第一功率晶体管管芯，其包括
伸长且在所述第一功率晶体管管芯的第一表面处暴露的第一键合垫，和
包括耦合到所述第一键合垫的第一端的第一集成晶体管，
第二功率晶体管管芯，其包括
伸长且在所述第二功率晶体管管芯的第一表面处暴露的第二键合垫，和
包括耦合到所述第二键合垫的第二端的第二集成晶体管，以及
装置衬底，其由交替布置的多个电介质层和多个图案化导电层的堆叠以及电耦合所述多个图案化导电层的部分的多个导电通孔形成，其中所述装置衬底包括
在第一衬底表面处暴露并且伸长并连接到第一伸长键合垫的第一管芯接触件，
在所述第一衬底表面处暴露并且伸长并连接到第二伸长键合垫的第二管芯接触件，和
连接在所述第一管芯接触件与所述第二管芯接触件之间的导电结构，其中所述导电结构由所述图案化导电层的部分和所述多个导电通孔中的至少两个通孔形成。
CN202310890277.5A 2022-08-30 2023-07-19 具有带伸长键合垫的管芯的功率放大器装置 Pending CN117637720A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/823,127 US20240072740A1 (en) 2022-08-30 2022-08-30 Power amplifier device having dies with elongated bondpads connected through a device substrate
US17/823,127 2022-08-30

Publications (1)

Publication Number Publication Date
CN117637720A true CN117637720A (zh) 2024-03-01

Family

ID=87889828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310890277.5A Pending CN117637720A (zh) 2022-08-30 2023-07-19 具有带伸长键合垫的管芯的功率放大器装置

Country Status (3)

Country Link
US (1) US20240072740A1 (zh)
EP (1) EP4343837A1 (zh)
CN (1) CN117637720A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10284146B2 (en) * 2016-12-01 2019-05-07 Nxp Usa, Inc. Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
EP3836210A1 (en) * 2019-12-10 2021-06-16 NXP USA, Inc. Integrated multiple-path power amplifier

Also Published As

Publication number Publication date
US20240072740A1 (en) 2024-02-29
EP4343837A1 (en) 2024-03-27

Similar Documents

Publication Publication Date Title
US10630246B2 (en) Methods of manufacturing encapsulated semiconductor device package with heatsink opening
EP3331161B1 (en) Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
US10637400B2 (en) RF amplifier with conductor-less region underlying filter circuit inductor, and methods of manufacture thereof
CN112134533A (zh) 集成多路功率放大器
CN112953401A (zh) 集成多路径功率放大器
EP3982406A2 (en) Power amplifier modules with flip-chip and non-flip-chip power transistor dies
EP3780387B1 (en) Integrated multiple-path power amplifier with interdigitated transistors
US11581241B2 (en) Circuit modules with front-side interposer terminals and through-module thermal dissipation structures
EP3832884A1 (en) Doherty amplifier with surface-mount packaged carrier and peaking amplifiers
US20240072740A1 (en) Power amplifier device having dies with elongated bondpads connected through a device substrate
US20240162861A1 (en) Power amplifier device having vertical die interconnect structure
US20240072739A1 (en) Packaged power amplifier device with air cavity over die
US20240071960A1 (en) Packaged power amplifier device
EP4391029A1 (en) Amplifier modules and systems with ground terminals adjacent to power amplifier die
US20240186212A1 (en) Power amplifier module with transistor dies for multiple amplifier stages on a same heat dissipation structure
CN116075049A (zh) 表面安装放大器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication