CN112397639A - 磁存储器件 - Google Patents

磁存储器件 Download PDF

Info

Publication number
CN112397639A
CN112397639A CN202010811130.9A CN202010811130A CN112397639A CN 112397639 A CN112397639 A CN 112397639A CN 202010811130 A CN202010811130 A CN 202010811130A CN 112397639 A CN112397639 A CN 112397639A
Authority
CN
China
Prior art keywords
magnetic memory
layer
magnetic
memory device
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010811130.9A
Other languages
English (en)
Inventor
李叙元
文廷桓
朴正熏
金禹珍
洪亨善
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112397639A publication Critical patent/CN112397639A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/25—Multistable switching devices, e.g. memristors based on bulk electronic defects, e.g. trapping of electrons

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

磁存储器件包括：器件隔离层，在衬底上并限定有源区；源极区和漏极区，在衬底的有源区中彼此分开；沟道部分，在衬底的有源区中并在源极区和漏极区之间；自旋轨道矩(SOT)诱导层，在衬底的沟道部分上；在SOT诱导层上的磁隧道结(MTJ)结构，该MTJ结构包括在SOT诱导层上的自由层、在自由层上的隧道势垒层和在隧道势垒层上的被钉扎层；在MTJ结构上的字线；电连接到源极区的源极线；以及电连接到漏极区的位线。

Description

磁存储器件
技术领域
实施方式涉及磁存储器件。
背景技术
已经对利用磁隧道结(MTJ)结构的磁阻特性的电子器件进行了研究。
发明内容
实施方式针对一种磁存储器件，其包括：器件隔离层，在衬底上并限定有源区；源极区和漏极区，在衬底的有源区中彼此分开；沟道部分，在衬底的沟道区中并在源极区和漏极区之间；自旋轨道矩(SOT)诱导层，在衬底的沟道部分上；在SOT诱导层上的磁隧道结(MTJ)结构，该MTJ结构包括在SOT诱导层上的自由层、在自由层上的隧道势垒层和在隧道势垒层上的被钉扎层；在MTJ结构上的字线；电连接到源极区的源极线；以及电连接到漏极区的位线。
实施方式还针对一种磁存储器件，其包括：器件隔离层，在衬底上并限定多个有源区；源极区和漏极区，在多个有源区的每个中彼此分开；沟道部分，在源极区和漏极区之间；多个磁存储单元，分别形成在沟道部分上；以及字线，在多个磁存储单元上并在与衬底的上表面平行的第一方向上延伸。多个磁存储单元中的每个可以包括在沟道部分上的自旋轨道矩(SOT)诱导层以及在SOT诱导层上的磁隧道结(MTJ)结构，该MTJ结构包括自由层、隧道势垒层和被钉扎层。字线可以设置在比MTJ结构的高度高的高度。
实施方式还针对一种磁存储器件，其包括：沟道部分，在衬底上并且包括化合物半导体；源极区和漏极区，在衬底上并彼此分开并且沟道部分位于其间；绝缘间隔物，在沟道部分上并且包括磁性绝缘体；在绝缘间隔物上的磁隧道结(MTJ)结构，该MTJ结构包括在绝缘间隔物上的自由层、在自由层上的隧道势垒层以及在隧道势垒层上的被钉扎层；在MTJ结构上的字线；电连接到源极区的源极线；以及电连接到漏极区的位线。
附图说明
通过参考附图详细描述示例实施方式，特征对于本领域技术人员将变得明显。
图1示出了根据一示例实施方式的磁存储器件的存储单元阵列的电路图；
图2示出了根据一示例实施方式的磁存储器件的布局图；
图3示出了根据一示例实施方式的磁存储器件的一部分的透视图；
图4示出了沿图2的线A-A'截取的截面图；
图5示出了图4的区域CX1的放大截面图；
图6至图8示出了示意图，它们示出根据一示例实施方式的驱动磁存储器件的方法；
图9示出了根据一示例实施方式的磁存储器件的截面图；
图10示出了根据一示例实施方式的磁存储器件的截面图；
图11示出了根据一示例实施方式的磁存储器件的布局图；
图12示出了磁存储器件的一部分的透视图；
图13示出了根据一示例实施方式的磁存储器件的截面图；
图14和图15示出了根据一示例实施方式的示出驱动磁存储器件的方法的示意图；和
图16示出了根据一示例实施方式的包括磁存储器件的存储装置的框图。
具体实施方式
现在将详细参考实施方式，其示例在附图中示出。
图1是根据一示例实施方式的磁存储器件的存储单元阵列MCA的电路图。
参照图1，存储单元阵列MCA可以包括在彼此交叉的位线BL和字线WL之间的存储单元单位(memory cell unit)MCU。存储单元单位MCU可以包括彼此连接的磁存储单元RM和选择器件SW。选择器件SW控制电荷或电流向磁存储单元RM的流动，并且磁存储单元RM可以由选择器件SW切换。磁存储单元RM可以根据自由层142(见图4)的磁化方向的变化而具有可变的电阻。例如，可以通过利用磁存储单元RM的电阻差而将数据存储在存储单元单位MCU中。
选择器件SW可以包括例如NMOS场效应晶体管或PMOS场效应晶体管。选择器件SW的源极可以连接到平行于位线BL延伸的源极线SL，选择器件SW的漏极可以连接到位线BL。选择器件SW的栅极可以连接到字线WL，并且磁存储单元RM可以在字线WL与选择器件SW的栅极之间。
根据本示例实施方式，在存储单元单位MCU的写操作中，将写电压施加到字线WL，将源极电压施加到源极线SL，并且将漏极电压施加到位线BL。在此，写电流可以从选择器件SW的源极流到漏极。写电流可以在磁存储单元RM中包括的自旋轨道矩(SOT)诱导层130(见图4)中流动，通过在SOT诱导层130中流动的写电流产生由自旋轨道相互作用而引起的自旋电流，写操作可以在自旋电流流过磁存储单元RM中包括的磁隧道结(MTJ)结构140(见图4)时执行。
根据本示例实施方式，在存储单元单位MCU的读操作中，读电压被施加到字线WL，并且漏极电压被施加到位线BL。这里，读电流可以通过磁存储单元RM从字线WL流到选择器件SW的漏极。可以根据所测量的读电流的大小来确定存储在磁存储单元RM中的数据。
根据一示例实施方式的存储单元阵列MCA，自旋轨道相互作用的控制可以通过使用一个选择器件SW(即，一个晶体管)来切换，从而提高了磁存储器件的集成度。另外，基于自旋轨道相互作用的存储单元阵列MCA可以实现快速切换和低电流操作。
图2是根据一示例实施方式的磁存储器件100的布局图。图3是磁存储器件100的一部分的透视图。图4是沿图2的线A-A'截取的截面图。图5是图4的区域CX1的放大截面图。
参照图2至图5，磁存储器件100可以包括设置在衬底110上的磁存储单元RM、字线160、源极线174和位线178。
字线160可以在高于衬底110的主表面110M的垂直高度处在平行于衬底110的主表面110M的第一方向(X方向)上延伸。位线178可以在高于衬底110的主表面110M的垂直高度处在平行于衬底110的主表面110M并且垂直于第一方向(X方向)的第二方向(Y方向)上延伸。源极线174可以在与位线178分开(即，间隔开)的同时在第二方向(Y方向)上延伸。源极线174例如可以设置在与位线178相同的垂直高度处(即，在垂直方向(Z方向)上距衬底110的上表面的相同距离处)。
在另一实施中，不同于图3中示出的，源极线174可以在与位线178不同的垂直高度处在第二方向(Y方向)上平行于位线178延伸。在另一实施中，不同于图3中示出的，源极线174可以在与位线178不同的垂直高度处在第一方向(X方向)上平行于字线160延伸。
衬底110可以具有在第一方向(X方向)和第二方向(Y方向)上延伸的主表面110M。衬底110可以包括半导体材料，例如，IV族半导体、III-V族化合物半导体或II-VI族化合物半导体。例如，衬底110可以包括诸如硅(Si)、锗(Ge)或Si-Ge的IV族半导体、诸如砷化镓(GaAs)、砷化铟(InAs)、磷化铟(InP)或氮化镓(GaN)的III-V族化合物半导体、或诸如硒化锌(ZnSe)的II-VI族化合物半导体。衬底110也可以被提供为块体晶片或外延层。在另一实施方式中，衬底110可以包括绝缘体上硅(SOI)衬底或绝缘体上锗(GeOI)衬底。
器件隔离层112可以形成在衬底110上以限定多个有源区ACT。器件隔离层112可以填充通过去除衬底110的一部分而形成的器件隔离沟槽112T。例如，如图4所示，器件隔离层112可以具有设置在与衬底110的主表面110M相同的高度处的上表面。器件隔离层112可以包括例如硅氧化物、硅氮氧化物等。
多个有源区ACT可以以矩阵形式在第一方向(X方向)和第二方向(Y方向)上布置。例如，多个有源区ACT可以包括在第一方向(X方向)上顺序地设置的第一有源区ACT1和第二有源区ACT2。字线160可以在第一方向(X方向)上延伸，以与第一有源区ACT1和第二有源区ACT2垂直地重叠。垂直地重叠第一有源区ACT1的源极线174和位线178可以与垂直地重叠第二有源区ACT2的源极线174和位线178分开。然而，在另一些实施方式中，可以采用共用的源极线结构，其中一条源极线174连接到在第一方向(X方向)上顺序地布置的第一有源区ACT1和第二有源区ACT2，两条位线178连接到第一有源区ACT1和第二有源区ACT2中的每一个。
在多个有源区ACT中，源极区114A和漏极区114B可以彼此分开。沟道部分CH可以在源极区114A和漏极区114B之间的衬底110上。例如，沟道部分CH可以设置在多个有源区ACT的与字线160垂直地重叠的部分中。
多个磁存储单元RM中的每个可以设置在多个有源区ACT的每个中的沟道部分CH上。例如，磁存储单元RM可以在字线160与衬底110的主表面110M之间，即在字线160与沟道部分CH之间。多个磁存储单元RM可以以矩阵形式在第一方向(X方向)和第二方向(Y方向)上布置。例如，多个磁存储单元RM可以包括在第一方向(X方向)上彼此分开的第一磁存储单元RM1和第二磁存储单元RM2。第一磁存储单元RM1可以在第一有源区ACT1上，并且第二磁存储单元RM2可以在第二有源区ACT2上。
多个磁存储单元RM中的每个可以包括SOT诱导层130和MTJ结构140。MTJ结构140可以包括顺序地布置在SOT诱导层130上的自由层142、隧道势垒层144和被钉扎层146。SOT诱导层130可以直接在沟道部分CH上，MTJ结构140可以直接在SOT诱导层130上。因此，SOT诱导层130的整个底表面可以接触沟道部分CH的上表面CHU。第一绝缘层150可以进一步设置在衬底110上，并且第一绝缘层150可以围绕SOT诱导层130的侧壁和MTJ结构140的侧壁。
第一磁存储单元RM1可以与第二磁存储单元RM2分开。另外，包括在第一磁存储单元RM1中的第一SOT诱导层130_1(见图2)可以与包括在第二磁存储单元RM2中的第二SOT诱导层130_2(见图2)分开。第一绝缘层150可以围绕第一磁存储单元RM1的侧壁和第二磁存储单元RM2的侧壁，并且第一SOT诱导层130_1的侧壁和第二SOT诱导层130_2的侧壁可以被第一绝缘层150围绕。
如图2所示，例如，多个磁存储单元RM的水平截面可以是矩形的。在其他实施方式中，多个磁存储单元RM的水平截面可以具有各种形状，诸如圆形、椭圆形、三角形、正方形、圆角矩形、梯形、多边形等。
如图5所示，例如，多个磁存储单元RM的每个在第二方向(Y方向)上的宽度(例如，SOT诱导层130的第一宽度W1或MTJ结构140的第二宽度W2)可以小于字线160在第二方向(Y方向)上的宽度W3。与图5不同，多个磁存储单元RM的每个在第二方向(Y方向)上的宽度(例如，SOT诱导层130的第一宽度W1或MTJ结构140的第二宽度W2)可以与字线160在第二方向(Y方向)上的宽度W3相同。
在一示例实施方式中，SOT诱导层130可以包括具有高自旋轨道耦合特性的非磁性材料，并且可以用作在SOT型MRAM器件中产生自旋轨道矩的自旋轨道耦合激活层。在SOT型MRAM器件中，当电流流过SOT诱导层130时，自由层142可以通过自旋霍尔效应来切换，即通过由所述电流与接触SOT诱导层130的自由层142的晶格中的自旋的相互作用导致的垂直于电流方向的自旋极化现象来切换。
在一示例实施方式中，SOT诱导层130可以包括非磁性金属材料或拓扑绝缘材料。例如，SOT诱导层130可以包括钨(W)、铂(Pt)、钽(Ta)、铪(Hf)、铼(Re)、铱(Ir)、金(Au)、银(Ag)、钛(Ti)和铜(Cu)中的一种或更多种的非磁性金属材料，和/或SOT诱导层130可以包括碲化铋(Bi2Te3)、硒化铋(Bi2Se3)、碲化锑(Sb2Te3)、硫化钼(MoS2)、碲化钼(MoTe2)、硫化钨(WS2)和碲化钨(WTe2)中的一种或更多种的拓扑绝缘材料。拓扑绝缘材料通常可以指的是这样的材料：在其主体区域具有绝缘特性，而由于特定的晶体学周期性，与其表面相邻的部分是导电的。例如，当SOT诱导层130包括拓扑绝缘材料时，SOT诱导层130的与沟道部分CH的上表面CHU相邻的部分和/或SOT诱导层130的与自由层142相邻的部分例如可以表现出导电性。
在一示例实施方式中，MTJ结构140可以基于垂直磁各向异性(PMA)材料构成垂直型磁存储器件100。被钉扎层146具有固定的易磁化轴并且可以具有固定的磁化方向。例如，被钉扎层146可以具有在第三方向(Z方向)上的易磁化轴，并且被钉扎层146可以包括PMA材料。自由层142可以具有取决于条件而可变的磁化方向。例如，自由层142可以具有在第三方向(Z方向)上的可变的易磁化轴。
在另一实施中，被钉扎层146可以具有在平行于衬底110的主表面110M的第一方向(X方向)上的易磁化轴，自由层142可以具有在第一方向(X方向)上的可变的易磁化轴。在这种情况下，可以实现水平型磁存储器件。
MTJ结构140的电阻值取决于自由层142的磁化方向。当自由层142的磁化方向和被钉扎层146的磁化方向彼此平行时，MTJ结构140具有低电阻值并且可以存储数据“0”。当自由层142的磁化方向和被钉扎层146的磁化方向反平行时，MTJ结构140具有高电阻值并且可以存储数据“1”。在另一实施中，MTJ结构140可以在具有低电阻值时存储数据“1”并且可以在具有高电阻值时存储数据“0”。
自由层142可以包括具有相对低的磁饱和(Ms)的材料，例如MnGa、MnGe、MnAl、MnGaNi、MnGeNi、MnGaCo、MnGeCo、MnGaFe和MnGeFe中的一种或更多种。当电流在平面内方向上流过SOT诱导层130时，自由层142的整个底表面可以接触SOT诱导层130的上表面130U，从而在SOT-诱导层130中产生的自旋电流通过自旋轨道相互作用被转移到自由层142。
隧道势垒层144可以包括非磁性绝缘体。在一示例实施方式中，隧道势垒层144可以包括镁(Mg)、钛(Ti)、铝(Al)、镁锌(MgZn)或镁硼(MgB)的氧化物和/或钛(Ti)或钒(V)的氮化物中的一种或更多种。例如，隧道势垒层144可以包括镁氧化物(MgO)膜或镁铝氧化物(MgAlO)膜。在另一实施中，隧道势垒层144可以包括多个层。例如，隧道势垒层144可以具有Mg/MgO、MgO/Mg、MgO/MgAlO、MgAlO/MgO、Mg/MgAlO/Mg、MgO/MgAlO/MgO、MgAlO/MgO/MgAlO等的堆叠结构。隧道势垒层144可以具有NaCl晶体结构(例如，面心立方晶格结构)。隧道势垒层144可以在垂直于衬底110的上表面的第三方向(Z方向)上具有例如约1nm至约20nm的厚度。
被钉扎层146可以包括垂直磁性材料、具有L10结构的垂直磁性材料、具有六方密堆积晶格结构的CoPt合金以及垂直磁性堆叠中的至少一种。垂直磁性材料可以包括铁(Fe)、镍(Ni)、Pt、钯(Pd)、硼(B)、Ta、W、Ir和钴(Co)中的一种或更多种，并且可以包括例如CoFeB、CoFeTb、CoFeGd和CoFeDy中的一种或更多种。例如，具有L10结构的垂直磁性材料可以是Fe50Pt50、Fe50Pd50、Co50Pt50、Co50Pd50和Fe50Ni50中的一种或更多种。垂直磁性堆叠可以包括其中铁磁层交替且重复地布置的堆叠结构，或者其中铁磁层和非磁性层交替且重复地布置的堆叠结构。例如，垂直磁性堆叠可以包括(Co/Pt)n堆叠结构、(CoFe/Pt)n堆叠结构、(CoFe/Pd)n堆叠结构、(Co/Pd)n堆叠结构、(Co/Ni)n堆叠结构、(CoNi/Pt)n堆叠结构、(CoCr/Pt)n堆叠结构和(CoCr/Pd)n堆叠结构(其中n是1或更大的自然数)中的一种或更多种。
在另一实施中，被钉扎层146可以包括在铁磁层之间具有非磁性层的合成反铁磁体(SAF)。非磁性层可以包括使得能够在铁磁层之间进行Ruderman-Kittel-Kasuya-Yosida(RKKY)耦合的材料，例如钌(Ru)、铱(Ir)和铑(Rh)中的一种或更多种。
字线160可以在磁存储单元RM和第一绝缘层150上沿第一方向(X方向)延伸。例如，一条字线160可以连接到在第一方向(X方向)上彼此分开的第一磁存储单元RM1和第二磁存储单元RM2。字线160可以包括导电材料，诸如掺杂的多晶硅、钛、钛氮化物、钽、钽氮化物、钛钨、钨、铝、钴、镍、铜等。
覆盖字线160的第二绝缘层152可以在第一绝缘层150上。源极线174和位线178可以在第二绝缘层152上。源极线接触172可以形成在穿过第一绝缘层150和第二绝缘层152的源极线接触孔172H中，以将源极线174连接到源极区114A。位线接触176可以形成在穿过第一绝缘层150和第二绝缘层152的位线接触孔176H中，以将位线178连接到漏极区114B。覆盖源极线174和位线178的第三绝缘层154可以在第二绝缘层152上。
如图5所示，SOT诱导层130的侧壁可以与MTJ结构140的侧壁对准。该结构可以通过以下制造工艺获得：在衬底110的主表面110M上顺序地形成初始SOT诱导层、初始自由层、初始隧道势垒层和初始被钉扎层，并且同时或顺序地对这些层进行图案化。在图案化工艺中，SOT诱导层130的侧壁和MTJ结构140的侧壁可以基本垂直于衬底110的主表面110M，或者SOT诱导层130的侧壁和MTJ结构140的侧壁可以从衬底110的主表面110M以一定的倾斜角度倾斜。例如，当SOT诱导层130的侧壁和MTJ结构140的侧壁基本垂直于衬底110的主表面110M时，SOT诱导层130可以在第二方向(Y方向)上具有第一宽度W1，并且MTJ结构140可以在第二方向(Y方向)上具有基本上等于第一宽度W1的第二宽度W2。
与图5所示的不同，SOT诱导层130的侧壁和MTJ结构140的侧壁可以从衬底110的主表面110M以一定的倾斜角度倾斜，以朝向衬底110的主表面110M变宽。在另一实施中，SOT诱导层130的侧壁可以相对于MTJ结构140的侧壁向外突出。在这些情况下，MTJ结构140的第二宽度W2可以小于SOT诱导层130的第一宽度W1。此外，与图5所示的不同，SOT诱导层130的侧壁和MTJ结构140的侧壁可以从衬底110的主表面110M以一定的倾斜角度倾斜，以朝向衬底110的主表面110M变窄。在另一实施中，SOT诱导层130的侧壁可以相对于MTJ结构140的侧壁向内凹陷。在这些情况下，MTJ结构140的第二宽度W2可以大于SOT诱导层130的第一宽度W1。
如图5所示，基于衬底110的主表面110M，字线160可以设置在比SOT诱导层130和MTJ结构140的高度高的高度处。例如，SOT诱导层130、自由层142、隧道势垒层144、被钉扎层146和字线160可以顺序地设置在沟道部分CH的上表面CHU上。因此，SOT诱导层130的上表面130U的高度LV1可以高于衬底110的主表面110M的高度LV0，MTJ结构140的上表面的高度LV2可以高于SOT诱导层130的上表面130U的高度LV1，字线160的上表面的高度LV3可以高于MTJ结构140的上表面的高度LV2。
根据一示例实施方式，隧道势垒层144可以用作由字线160、源极区114A和漏极区114B构成的选择晶体管TR的栅极绝缘层。当选择晶体管TR导通时，电流不仅可以在沟道部分CH中流动，而且可以在SOT诱导层130中流动。因此，SOT诱导层130可以用作选择晶体管TR的辅助沟道部分。
通常，在自旋转移矩(STT)型MRAM器件中，写电流和读电流通过MTJ结构，以分别执行写操作和读操作。然而，由于在写操作中的写电流的路径与在读操作中的读电流的路径相同，所以可能发生读干扰等。
同时，在使用自旋轨道耦合特性的SOT型MRAM器件中，写电流和读电流的路径不同，从而可以防止读干扰，并且隧穿磁阻(TMR)相对高，使得能够快速切换和低电流操作。然而，在普通的SOT型MRAM器件中，形成两个晶体管以执行写操作和读操作。因此，由于在写操作中由第一字线构成的第一晶体管被用于选择，而在读操作中由第二字线构成的第二晶体管被用于选择，所以一个磁存储单元RM所需的面积可以相对大，使得MRAM器件的集成度可能受到限制。
相反，根据本示例实施方式，当向字线160施加写电压时，电流在源极区114A和漏极区114B之间的沟道部分CH中流动，并且电流也可以在与沟道部分CH接触的SOT诱导层130(即，SOT诱导层130的对应于辅助沟道部分的部分)中流动。由于通过在SOT诱导层130中流动的电流在垂直于SOT诱导层130的上表面130U的方向上产生自旋电流，因此可以通过使用在选择晶体管TR中流动的电流来控制自由层142的磁化方向。因此，可以使用一个选择晶体管TR对一个磁存储单元RM执行读操作和写操作。磁存储器件100因此可以在表现出提高的集成度的同时实现快速切换和低电流操作。
在下文中，将参照图6至图8描述根据一示例实施方式的磁存储器件100的驱动方法。
图6示意性地示出了由非磁性材料和磁性材料的结结构中的电流产生的自旋电流。
参照图6，在非磁性材料层NM和磁性金属层FM的堆叠结构中，电流可以在堆叠结构的非磁性材料层NM的纵向方向上流动(例如，堆叠结构的纵向方向或图6的X方向)。例如，非磁性材料层NM可以包括具有高自旋轨道耦合特性的非磁性材料，例如，非磁性金属材料或拓扑绝缘材料。在此，由电荷转移引起的电流可以用JC表示。由于非磁性材料层NM的高自旋轨道耦合特性，具有一种自旋(例如，自旋向上)的电子可以在非磁性材料层NM的水平方向(例如，堆叠结构的纵向方向的垂直方向或图6的+Z方向)上偏转，具有相反的自旋(例如，自旋向下)的电子可以在另一方向(例如，图6的-Z方向)上偏转。例如，当电流沿X方向流动时，自旋向上的电子在+Z方向上累积，自旋向下的电子在-Z方向上累积。将它们加在一起，可以在-Z方向(或+Z方向)上产生自旋电流。该自旋电流可以由图6中的JS表示。即，当电流在非磁性材料层NM中流动时，可以在与电流JC的方向垂直的方向上感应出自旋电流JS，并且自旋扭矩可以被传输到与非磁性材料层NM接触的磁性金属层FM。
图7和图8示意性地示出了根据一示例实施方式的磁存储器件100的写操作和读操作。
参照图7，在磁存储器件100的写操作中，当写电压被施加到字线160时，选择晶体管TR可以导通，源极电压被施加到源极线174，漏极电压被施加到位线178，并且写电流Iwrite经由沟道部分CH从源极区114A流到漏极区114B。在此，写电流Iwrite可以流过沟道部分CH以及与沟道部分CH接触的SOT诱导层130。例如，图7示意性地将写电流Iwrite的流过沟道部分CH的部分示出为第一写电流I1，并且将写电流Iwrite的流过SOT诱导层130的部分示出为第二写电流I2。通过SOT诱导层130的自旋霍尔效应，例如，自旋电流Ispin可以通过第二写电流I2在SOT诱导层130中产生，并且被施加到自由层142。自旋电流Ispin可以发生在垂直于写电流Iwrite(或第二写电流I2)的方向上。因此，自由层142的磁化方向可以通过自旋电流Ispin改变，因此可以将数据写入磁存储单元RM。
参照图8，当读电压被施加到字线160并且漏极电压被施加到位线178时，读电流Iread可以流过字线160、MTJ结构140、SOT诱导层130、沟道部分CH和漏极区114B。读电流Iread的值可以根据MTJ结构140的电阻状态(即自由层142的磁化方向和被钉扎层146的磁化方向)而变化。例如，当自由层142的磁化方向和被钉扎层146的磁化方向彼此平行时，MTJ结构140可以具有低电阻值。相反，当自由层142的磁化方向和被钉扎层146的磁化方向彼此反平行时，MTJ结构140可以具有高电阻值。通过将测量的读电流Iread与比较值进行比较，可以检测MTJ结构140是处于低电阻状态(数据0或1)还是高电阻状态(数据1或0)。因此，可以确定存储在MTJ结构140中的数据。
如图7和图8所示，根据本示例实施方式的磁存储器件100，可以使用流过选择晶体管TR的写电流Iwrite来执行写操作。因此，虽然通过字线160的选择晶体管TR执行读操作和写操作两者，但是读操作中的电流路径和写操作中的电流路径可以不同。因此，不需要为写操作形成连接到SOT线的单独的晶体管(例如，对于单个磁存储单元，不需要形成用于写操作的第一晶体管和用于读操作的第二晶体管)，因此，可以提高磁存储器件100的集成度。
图9是根据一示例实施方式的磁存储器件100A的截面图。图9是沿图2的线A-A'截取的截面图。在图9中，与图1至图8相同的附图标记表示相同的元件。
参照图9，磁存储单元RMA可以包括金属硅化物层132、SOT诱导层130和MTJ结构140。金属硅化物层132可以包括例如镍硅化物、钴硅化物、钨硅化物等，SOT诱导层130可以包括例如W、Pt、Ta、Hf、Re、Ir、Au、Ag、Ti、和Cu中的一种或更多种的非磁性金属材料。
根据本示例实施方式，在SOT诱导层130和沟道部分CH之间的金属硅化物层132可以帮助减小包括半导体材料的沟道部分CH与包括金属材料的SOT诱导层130之间的接触电阻。因此，可以通过金属硅化物层132来增加流过SOT诱导层130的写电流Iwrite的量，因此磁存储器件100A可以执行低功率操作。另外，由于可以相对于一个磁存储单元RMA使用一个选择晶体管TR来执行读操作和写操作，所以可以提高磁存储器件100A的集成度。
图10是根据一示例实施方式的磁存储器件100B的截面图。图10是沿图2的线A-A'截取的截面图。在图10中，与图1至图9相同的附图标记表示相同的元件。
参照图10，根据本示例实施方式的磁存储单元RMB可以包括SOT诱导层130、绝缘间隔物134和MTJ结构140。
例如，绝缘间隔物134可以包括磁性绝缘体。例如，磁性绝缘体可以是钇铁石榴石(YIG，Y3Fe5O12)、镍铁氧体(NiFe2O4)、铁锰氧化物(MnFe2O4)、镍锌铁氧体(Ni1-xZnxFeO4)或锰锌铁氧体(Mn1-xZnxFeO4)。
根据本示例实施方式，绝缘间隔物134设置在SOT诱导层130和自由层142之间。因此，可以改善磁存储单元RMB的隧穿磁阻(TMR)，并且磁存储器件100B可以低功率操作。另外，由于可以相对于一个磁存储单元RMB使用一个选择晶体管TR来执行读操作和写操作，所以可以提高磁存储器件100B的集成度。
图11是根据一示例实施方式的磁存储器件100C的布局图。图12是磁存储器件100C的一部分的透视图。
参照图11和图12，多个有源区ACT可以在第一方向(X方向)和第二方向(Y方向)上布置为矩阵形式。多个有源区ACT可以包括在第一方向(X方向)上顺序地设置的第一有源区ACT1和第二有源区ACT2。字线160可以与第一有源区ACT1和第二有源区ACT2垂直地重叠，并且可以在第一方向(X方向)上延伸。
多个磁存储单元RMC可包括在第一方向(X方向)上布置的第一磁存储单元RMC1和第二磁存储单元RMC2，并且SOT诱导层130C可以在第一方向(X方向)上延伸并可以被第一磁存储单元RMC1和第二磁存储单元RMC2共用。即，SOT诱导层130C的包括在第一磁存储单元RMC1中的部分和SOT诱导层130C的包括在第二磁存储单元RMC2中的部分可以彼此连接。
根据一示例实施方式，SOT诱导层130C可以接触衬底110的上表面和器件隔离层112的上表面，并且可以在第一方向(X方向)上延伸。
在另一实施中，与图12不同，可以在SOT诱导层130C与衬底110的上表面之间进一步形成金属硅化物层132(见图9)。此外，与图12不同，可以在SOT诱导层130C与MTJ结构140之间进一步形成包括磁性绝缘体的绝缘间隔物134(见图10)。金属硅化物层132和/或绝缘间隔物134可以在第一方向(X方向)上延伸，或者可以仅形成在与第一磁存储单元RMC1和第二磁存储单元RMC2垂直重叠的位置。
图13是根据一示例实施方式的磁存储器件100D的截面图。图13是沿图2的线A-A'截取的截面图。在图13中，与图1至图12相同的附图标记表示相同的元件。
参照图13，器件隔离层112可以形成在衬底110上以限定多个有源区ACT。在一示例实施方式中，衬底110可以包括IV族半导体、III-V族化合物半导体或II-VI族化合物半导体。例如，衬底110可以包括诸如Si、Ge或Si-Ge的IV族半导体、诸如GaAs、InAs、InP或GaN的III-V族化合物半导体、或者诸如ZnSe的II-VI族化合物半导体。
通过去除衬底110的一部分而形成的一对凹陷区114R可以形成在有源区ACT中，并且填充该对凹陷区114R的源极区114AD和漏极区114BD可以彼此分开。源极区114AD和漏极区114BD可以包括使用选择性外延生长(SEG)工艺等在一对凹陷区114R中形成的半导体层(未示出)，其中通过去除衬底110的一部分而形成所述一对凹陷区114R。源极区114AD和漏极区114BD可以包括IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体。
沟道部分CHD可以在源极区114AD和漏极区114BD之间的衬底110上。沟道部分CHD可以包括与衬底110相同的材料，或者可以包括与衬底110不同的材料。例如，当沟道部分CHD包括与衬底110不同的材料时，沟道部分CHD可以包括通过在衬底110的上表面上执行外延生长工艺而形成的半导体层116。
在一示例实施方式中，沟道部分CHD可以包括化合物半导体。例如，沟道部分CHD可以包括诸如GaAs、InAs、InP或GaN的III-V族化合物半导体、或诸如ZnSe的II-VI族化合物半导体。在一些实施方式中，沟道部分CHD可以包括其中以第一浓度包括SOT诱导掺杂剂的化合物半导体。例如，SOT诱导掺杂剂可以包括Ga、Al、In、B和P中的一种或更多种。
在一示例中，沟道部分CHD可以包括以第一浓度包含铝作为SOT诱导掺杂剂的砷化镓(例如AlxGa1-xAs(0.01≤x≤0.5))的三元半导体化合物。在另一示例中，沟道部分CHD可以包括以第一浓度包含铟作为SOT诱导掺杂剂的砷化镓(例如InxGa1-xAs(0.01≤x≤0.5))的三元半导体化合物。
在另一示例中，沟道部分CHD可以形成为堆叠结构，该堆叠结构包括半导体层116和形成在半导体层116上的覆盖半导体层(未示出)。半导体层116和覆盖半导体层可以包括GaAs、InAs、InP、GaN和ZnSe中的一种或更多种。另外，半导体层116和/或覆盖半导体层可以包括以第一浓度包含SOT诱导掺杂剂的GaAs、InAs、InP、GaN和ZnSe中的一种或更多种。在一些示例中，半导体层116可以包括以第一浓度包含铟作为SOT诱导掺杂剂的砷化镓(例如InxGa1-xAs(0.01≤x≤0.5))的三元半导体化合物，并且覆盖半导体层可以包括GaAs。
如图13所示，沟道部分CHD的底表面可以设置在比源极区114AD和漏极区114BD的底表面高的高度处。例如，可以通过以外延生长工艺在衬底110上形成半导体层116来形成沟道部分CHD，然后可以通过一起去除半导体层116的一部分和衬底110的一部分来形成所述一对凹陷区域114R。然而，与图13所示的不同，沟道部分CHD的底表面可以设置在与源极区114AD和漏极区114BD的底表面的高度相同的高度或更低的高度处。
在另一实施中，可以通过以外延生长工艺在衬底110上形成半导体层116来形成沟道部分CHD，并且可以通过将杂质注入到衬底110的一部分和半导体层116的一部分中来形成源极区114AD和漏极区114BD。在这种情况下，可以不形成所述一对凹陷区域114R。
多个磁存储单元RMD可以设置在多个有源区ACT的每个有源区的沟道部分CHD上。多个磁存储单元RMD的每个可以包括绝缘间隔物134D和MTJ结构140。在第一方向(X方向)上延伸的字线160可以在多个磁存储单元RMD上。
绝缘间隔物134D可以在沟道部分CHD上。例如，绝缘间隔物134D可以包括磁性绝缘体。例如，磁性绝缘体可以是Y3Fe5O12、NiFe2O4、MnFe2O4、Ni1-xZnxFeO4和Mn1-xZnxFeO4。绝缘间隔物134D可以用作由字线160、源极区114AD和漏极区114BD构成的选择晶体管TRD的栅极绝缘层。
MTJ结构140可以在绝缘间隔物134D上。因此，自由层142、隧道势垒层144和被钉扎层146可以顺序地设置在绝缘间隔物134D上。
根据一示例实施方式，沟道部分CHD包括化合物半导体或包含SOT诱导掺杂剂的化合物半导体。沟道部分CHD不仅可以用作选择晶体管TRD的沟道区域，而且还可以用作通过自旋霍尔效应产生自旋轨道矩SOT的自旋轨道耦合激活层。因此，可以通过在沟道部分CHD中流动的电流在垂直于沟道部分CHD的上表面的方向上产生自旋电流，并且自旋电流可以流到与沟道部分CHD接触(或通过包括磁性绝缘体的绝缘间隔物134D连接到沟道部分CHD)的自由层142。
第一绝缘层150可以围绕磁存储单元RMD的侧壁。如图13所示，绝缘间隔物134D的侧壁和MTJ结构140的侧壁可以相对于彼此对准。这可以是通过在沟道部分CHD、源极区114AD、漏极区114BD和器件隔离层112上顺序地形成初始绝缘隔离层、初始自由层、初始隧道势垒层和初始被钉扎层并图案化这些层的制造工艺而获得的结构。在图案化工艺中，绝缘间隔物134D的侧壁和MTJ结构140的侧壁可以基本垂直于衬底110的主表面110M，或者绝缘间隔物134D的侧壁和MTJ结构140的侧壁可以从衬底110的主表面110M以一定的倾斜角度倾斜。与图13所示的不同，绝缘间隔物134D的侧壁可以从MTJ结构140的侧壁向内凹陷或向外突出。
图14和图15是示出根据一示例实施方式的驱动磁存储器件100D的方法的示意图。图14和图15示意性地示出了根据一示例实施方式的磁存储器件100D的写操作和读操作。
参照图14，当写电压被施加到字线160，源极电压被施加到源极线174，漏极电压被施加到位线178时，选择晶体管TRD可以导通，并且写电流Iwrite经由沟道部分CHD从源极区114AD流到漏极区114BD。在此，自旋电流Ispin可以通过沟道部分CHD的自旋霍尔效应产生，并且自旋电流Ispin可以经由绝缘间隔物134D施加到自由层142。例如，自旋电流Ispin可以在垂直于写电流Iwrite的方向上产生。因此，自由层142的磁化方向可以通过自旋电流Ispin改变，因此可以将数据写入磁存储单元RMD。
参照图15，当读电压被施加到字线160且漏极电压被施加到位线178时，读电流Iread可以流过字线160、MTJ结构140、沟道部分CHD和漏极区114BD。读电流Iread的值可以根据MTJ结构140的电阻状态即自由层142的磁化方向和被钉扎层146的磁化方向而变化。通过比较该测量的读电流Iread与比较值，可以检测MTJ结构140是处于低电阻状态(数据0或1)还是处于高电阻状态(数据1或0)。因此，可以确定存储在MTJ结构140中的数据。
图16是根据一示例实施方式的包括磁存储器件的存储装置200的框图。
参照图16，根据一示例实施方式的存储装置200包括存储单元阵列210、解码器220、读/写电路230、输入/输出缓冲器240和控制器250。存储单元阵列210可以包括参照图1至图15描述的磁存储器件100、100A、100B、100C和100D中的至少一个。
存储单元阵列210中的多个存储单元通过字线WL连接到解码器220，并通过位线BL连接到读/写电路230。解码器220接收外部地址ADD，并且可以在根据控制信号CTRL进行操作的控制器250的控制下，对要在存储单元阵列210中访问的行地址和列地址进行解码。
读/写电路230从输入/输出缓冲器240和数据线DL接收数据DATA，并且可以在控制器250的控制下将数据写到存储单元阵列210的所选存储单元，或者可以在控制器250的控制下向输入/输出缓冲器240提供从存储单元阵列210的所选存储单元读取的数据。
通过总结和回顾，随着高度集成的磁性随机存取存储器(MRAM)器件的MTJ单元被小型化，已经考虑了用于通过使用自旋轨道矩对MTJ单元进行编程来存储信息的MRAM器件。这样的MRAM器件以快速切换和低电流操作。
如上所述，实施方式涉及一种包括磁隧道结结构的磁存储器件。
实施方式可以提供一种能够执行快速切换和低电流操作的磁存储器件。
本文已经公开了示例实施方式，并且尽管采用了特定术语，但是仅在一般和描述性意义上使用和解释它们，而不是出于限制的目的。在某些情况下，对于本申请的本领域普通技术人员而言明显的是，结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用，除非另外特别指出。因此，本领域技术人员将理解，可以在形式和细节上进行各种改变，而不脱离如所附权利要求书中阐述的本发明的精神和范围。
于2019年8月14日在韩国知识产权局提交的名称为“MAGNETIC MEMORY DEVICE(磁存储器件)”的韩国专利申请第10-2019-0099871号的全部内容通过引用合并于此。

Claims (20)

1.一种磁存储器件，包括：
器件隔离层，在衬底上并限定有源区；
源极区和漏极区，在所述衬底的所述有源区中彼此分开；
沟道部分，在所述衬底的所述有源区中并在所述源极区和所述漏极区之间；
自旋轨道矩(SOT)诱导层，在所述衬底的所述沟道部分上；
在所述自旋轨道矩诱导层上的磁隧道结(MTJ)结构，所述磁隧道结结构包括：
在所述自旋轨道矩诱导层上的自由层，
在所述自由层上的隧道势垒层，以及
在所述隧道势垒层上的被钉扎层；
在所述磁隧道结结构上的字线；
电连接到所述源极区的源极线；以及
电连接到所述漏极区的位线。
2.根据权利要求1所述的磁存储器件，其中，所述磁隧道结结构的整个上表面被所述字线覆盖。
3.根据权利要求1所述的磁存储器件，其中，所述自旋轨道矩诱导层包括钨、铂、钽、铪、铼、铱、金、银、钛、铜、碲化铋、硒化铋、碲化锑、硫化钼、碲化钼、硫化钨和碲化钨中的一种或更多种。
4.根据权利要求1所述的磁存储器件，其中，所述磁存储器件被配置为使得在写操作中，写电流通过所述沟道部分和所述自旋轨道矩诱导层从所述源极区流到所述漏极区。
5.根据权利要求4所述的磁存储器件，其中，所述磁存储器件被配置为使得，在所述写操作中，当所述写电流流过所述自旋轨道矩诱导层时，自旋电流通过自旋轨道耦合特性被传输到与所述自旋轨道矩诱导层接触的所述自由层。
6.根据权利要求1所述的磁存储器件，其中，所述磁存储器件被配置为使得，在读操作中，读电流通过所述磁隧道结结构和所述自旋轨道矩诱导层从所述字线流到所述漏极区。
7.根据权利要求1所述的磁存储器件，其中，基于所述衬底的上表面，所述字线的上表面设置在比所述磁隧道结结构的上表面和所述自旋轨道矩诱导层的上表面高的高度处。
8.根据权利要求1所述的磁存储器件，其中，所述自旋轨道矩诱导层的整个底表面与所述沟道部分的上表面接触。
9.根据权利要求1所述的磁存储器件，还包括在所述自旋轨道矩诱导层和所述衬底的上表面之间的金属硅化物层。
10.根据权利要求1所述的磁存储器件，还包括在所述自旋轨道矩诱导层和所述磁隧道结结构之间的绝缘间隔物。
11.根据权利要求10所述的磁存储器件，其中：
所述绝缘间隔物包括磁性绝缘体，并且
所述磁性绝缘体包括钇铁石榴石、镍铁氧体、铁锰氧化物、镍锌铁氧体和锰锌铁氧体中的一种或更多种。
12.一种磁存储器件，包括：
器件隔离层，在衬底上并限定多个有源区；
源极区和漏极区，在所述多个有源区的每个中彼此分开；
沟道部分，在所述源极区和所述漏极区之间；
多个磁存储单元，分别形成在所述沟道部分上；以及
字线，在所述多个磁存储单元上，并且在平行于所述衬底的上表面的第一方向上延伸，其中：
所述多个磁存储单元中的每个包括：
在所述沟道部分上的自旋轨道矩(SOT)诱导层；以及
在所述自旋轨道矩诱导层上的磁隧道结(MTJ)结构，所述磁隧道结结构包括自由层、隧道势垒层和被钉扎层，以及
所述字线设置在比所述磁隧道结结构的高度高的高度。
13.根据权利要求12所述的磁存储器件，其中：
所述多个磁存储单元包括在所述第一方向上彼此分开的第一磁存储单元和第二磁存储单元，
所述字线覆盖所述第一磁存储单元的上表面和所述第二磁存储单元的上表面两者，以及
包括在所述第一磁存储单元中的第一自旋轨道矩诱导层与包括在所述第二磁存储单元中的第二自旋轨道矩诱导层分开。
14.根据权利要求13所述的磁存储器件，还包括绝缘层，所述绝缘层围绕所述第一磁存储单元的侧壁和所述第二磁存储单元的侧壁，
其中所述第一自旋轨道矩诱导层的侧壁和所述第二自旋轨道矩诱导层的侧壁被所述绝缘层围绕。
15.根据权利要求12所述的磁存储器件，其中：
所述多个磁存储单元包括在所述第一方向上彼此分开的第一磁存储单元和第二磁存储单元，
所述字线覆盖所述第一磁存储单元的上表面和所述第二磁存储单元的上表面两者，以及
所述第一磁存储单元中包括的所述自旋轨道矩诱导层连接到所述第二磁存储单元中包括的所述自旋轨道矩诱导层从而成一体。
16.根据权利要求15所述的磁存储器件，其中，所述自旋轨道矩诱导层垂直地重叠所述多个有源区并且在所述第一方向上延伸。
17.一种磁存储器件，包括：
沟道部分，在衬底上并且包括化合物半导体；
源极区和漏极区，在所述衬底上并彼此分开，并且所述沟道部分在所述源极区和所述漏极区之间；
绝缘间隔物，在所述沟道部分上并且包括磁性绝缘体；
在所述绝缘间隔物上的磁隧道结(MTJ)结构，所述磁隧道结结构包括：
在所述绝缘间隔物上的自由层，
在所述自由层上的隧道势垒层，以及
在所述隧道势垒层上的被钉扎层；
在所述磁隧道结结构上的字线；
电连接到所述源极区的源极线；以及
电连接到所述漏极区的位线。
18.根据权利要求17所述的磁存储器件，其中，所述沟道部分包括化合物半导体，在所述化合物半导体中以第一浓度包括自旋轨道矩(SOT)诱导掺杂剂，所述化合物半导体包括III-V族半导体和II-VI族半导体中的至少一种。
19.根据权利要求18所述的磁存储器件，其中，所述自旋轨道矩诱导掺杂剂包括镓、铝、铟、硼和磷中的一种或更多种。
20.根据权利要求17所述的磁存储器件，其中：
所述磁存储器件被配置为使得，在写操作中，写电流通过所述沟道部分从所述源极区流到所述漏极区，以及
所述磁存储器件被配置为使得，在所述写操作中，当所述写电流流过所述沟道部分时，自旋电流通过自旋轨道耦合特性经由与所述沟道部分接触的绝缘间隔物被传输到所述自由层。
CN202010811130.9A 2019-08-14 2020-08-13 磁存储器件 Pending CN112397639A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0099871 2019-08-14
KR1020190099871A KR20210020482A (ko) 2019-08-14 2019-08-14 자기 메모리 장치

Publications (1)

Publication Number Publication Date
CN112397639A true CN112397639A (zh) 2021-02-23

Family

ID=74567420

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010811130.9A Pending CN112397639A (zh) 2019-08-14 2020-08-13 磁存储器件

Country Status (3)

Country Link
US (1) US11183628B2 (zh)
KR (1) KR20210020482A (zh)
CN (1) CN112397639A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117500282A (zh) * 2024-01-02 2024-02-02 致真存储(北京)科技有限公司 磁存储器及其制备方法、电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145347B1 (en) * 2020-05-21 2021-10-12 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and memory circuit
CN116206640B (zh) * 2022-08-18 2024-03-15 北京超弦存储器研究院 存储器及其制造方法、读写控制方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6795336B2 (en) * 2001-12-07 2004-09-21 Hynix Semiconductor Inc. Magnetic random access memory
KR100619300B1 (ko) 2005-09-14 2006-09-06 한국과학기술연구원 스핀-궤도 결합 유도 자장을 이용한 스핀 트랜지스터
JP4599285B2 (ja) 2005-12-16 2010-12-15 株式会社東芝 電界効果トランジスタ、集積回路、及びメモリ
US8102700B2 (en) * 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
JP5443789B2 (ja) 2009-03-09 2014-03-19 株式会社東芝 半導体装置
JP2013197215A (ja) 2012-03-16 2013-09-30 Toshiba Corp 磁気記憶装置
US9076541B2 (en) 2013-03-14 2015-07-07 Samsung Electronics Co., Ltd. Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching
JP6450058B1 (ja) 2017-02-27 2019-01-09 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP2019047120A (ja) 2017-09-01 2019-03-22 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子、磁気メモリ及び高周波磁気素子
US10943631B2 (en) 2017-09-04 2021-03-09 Tdk Corporation Spin current magnetization reversing element, magnetoresistance effect element, magnetic memory, and magnetic device
KR102024876B1 (ko) 2017-09-14 2019-11-05 한국과학기술원 Sot 반도체 소자 및 sot 반도체 소자의 기록 방법
JP2019057626A (ja) 2017-09-21 2019-04-11 Tdk株式会社 スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117500282A (zh) * 2024-01-02 2024-02-02 致真存储(北京)科技有限公司 磁存储器及其制备方法、电子设备
CN117500282B (zh) * 2024-01-02 2024-04-02 致真存储(北京)科技有限公司 磁存储器及其制备方法、电子设备

Also Published As

Publication number Publication date
KR20210020482A (ko) 2021-02-24
US20210050508A1 (en) 2021-02-18
US11183628B2 (en) 2021-11-23

Similar Documents

Publication Publication Date Title
US10600460B2 (en) Perpendicular magnetic memory using spin-orbit torque
JP6089081B1 (ja) 磁気メモリ
US9461094B2 (en) Switching film structure for magnetic random access memory (MRAM) cell
US9536583B2 (en) Magnetic memory, spin element, and spin MOS transistor
US11792999B2 (en) Bipolar selector with independently tunable threshold voltages
KR102604743B1 (ko) 자기 메모리 장치
US20080239782A1 (en) Semiconductor memory device
US11183628B2 (en) Magnetic memory device
JP2010114143A (ja) 半導体記憶装置および半導体記憶装置の製造方法
JP5711637B2 (ja) 磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路
KR102567512B1 (ko) 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치
US9520171B2 (en) Resistive change memory
US11430498B2 (en) Magnetoresistance effect element, magnetic memory array, magnetic memory device, and write method for magnetoresistance effect element
JP4997194B2 (ja) スピントランジスタ、およびリコンフィギャラブル論理回路
KR20100099951A (ko) 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법
US8553451B2 (en) Spin-torque transfer memory cell structures with symmetric switching and single direction programming
CN107039579B (zh) 包括可逆和单次可编程磁隧道结的半导体器件
US10109331B2 (en) Magnetic storage device with a wiring having a ferromagnetic layer
JP5649605B2 (ja) スピントランジスタおよびメモリ
US20090261435A1 (en) Magnetic memory element and magnetic memory device
CN113767482A (zh) 竖直选择器stt-mram架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination