CN112383382B - 一种多空间流数据分配的方法及装置 - Google Patents
一种多空间流数据分配的方法及装置 Download PDFInfo
- Publication number
- CN112383382B CN112383382B CN202011204163.3A CN202011204163A CN112383382B CN 112383382 B CN112383382 B CN 112383382B CN 202011204163 A CN202011204163 A CN 202011204163A CN 112383382 B CN112383382 B CN 112383382B
- Authority
- CN
- China
- Prior art keywords
- parallelism
- data
- target data
- preset
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0002—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate
- H04L1/0003—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission rate by switching between different modulation schemes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0009—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the channel coding
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本申请适用于通信技术领域,提供了一种多空间流数据分配的方法,包括:获取初始数据,根据第一并行度以及预设的并行度计算规则计算第二并行度,将初始数据转换为并行度为第二并行度的第一目标数据,并将第一目标数据存储至缓存区域;根据所述第二并行度计算第三并行度,根据第三并行度从缓存区域中读取第一目标数据,得到并行度为第三并行度的第二目标数据;根据预设数据分配规则将第二目标数据划分为第四并行度的第三目标数据,并将第三目标数据分别分配到预设数量的空间流上。上述方案,可以适配多种空间流,多种调制方式,多种带宽,多种编码方式,非常便于硬件实现。
Description
技术领域
本申请属于通信技术领域,尤其涉及一种多空间流数据分配的方法及装置。
背景技术
在通信系统中,如果需要在一定时间内发送较大数据量时,可以采取多入多出技术(multiple input multiple output,MIMO)技术,在数据传输过程中,需要将整个帧的数据分配给多个空间流进行处理,这个过程涉及数据的重新分配。但是,现有技术中并没有一种数据分配的方法,可以适配多种空间流、多种调制方式、多种带宽以及多种编码方式。
发明内容
本申请实施例提供了一种多空间流数据分配的方法及装置,可以解决现有技术中并没有一种数据分配的方法,可以适配多种空间流、多种调制方式、多种带宽以及多种编码方式的问题。
第一方面,本申请实施例提供了一种多空间流数据分配的方法,包括:
获取初始数据;所述初始数据的并行度为第一并行度;
根据所述第一并行度以及预设的并行度计算规则计算第二并行度,将所述初始数据转换为并行度为所述第二并行度的第一目标数据,并将所述第一目标数据存储至缓存区域;
根据所述第二并行度计算第三并行度,根据所述第三并行度从所述缓存区域中读取第一目标数据,得到并行度为所述第三并行度的第二目标数据;
根据预设数据分配规则将所述第二目标数据划分为第四并行度的第三目标数据,并将所述第三目标数据分别分配到预设数量的空间流上;所述第三目标数据与所述空间流为一一对应的关系。
进一步地,所述第二并行度大于或者等于所述第一并行度,且所述第二并行度与所述第一并行度的差值小于预设阈值。
进一步地,所述第二并行度为最小并行度的整数倍。
进一步地,所述第二并行度还满足:第一乘积为第二乘积的整数倍;所述第一乘积为所述第二并行度和所述第一目标数据的数量的乘积,所述第二乘积为所述第四并行度和所述第三目标数据的数量的乘积。
进一步地,所述最小并行度的确定方式包括:
获取当前调制方式;
根据预设调制方式和预设空间流单个载波承载比特数之间的关系,确定所述当前调制方式对应的空间流单个载波承载比特数;
根据所述空间流单个载波承载比特数和所述预设数量确定所述最小并行度。
进一步地,所述根据所述第二并行度计算第三并行度,包括:
根据所述第二并行度、所述第一目标数据的数量和所述预设数量,确定第三并行度。
进一步地,在所述根据所述第二并行度、所述第一目标数据的数量和所述预设数量,确定第三并行度之后,还包括:
当所述第一目标数据的数量小于所述预设数量时,将所述第二并行度作为第三并行度。
进一步地,所述第四并行度的确定方法包括:
当编码方式为低密度奇偶校验码编码方式时,根据单个载波承载比特数确定第四并行度;
当编码方式为二进制卷积码编码方式时,根据并行交织的并行度确定第四并行度。
第二方面,本申请实施例提供了一种多空间流数据分配的装置,包括:
获取单元,用于获取初始数据;所述初始数据的并行度为第一并行度;
第一处理单元,用于根据所述第一并行度以及预设的并行度计算规则计算第二并行度,将所述初始数据转换为并行度为所述第二并行度的第一目标数据,并将所述第一目标数据存储至缓存区域;
第二处理单元,用于根据所述第二并行度计算第三并行度,根据所述第三并行度从所述缓存区域中读取第一目标数据,得到并行度为所述第三并行度的第二目标数据;
第三处理单元,用于根据预设数据分配规则将所述第二目标数据划分为第四并行度的第三目标数据,并将所述第三目标数据分别分配到预设数量的空间流上;所述第三目标数据与所述空间流为一一对应的关系。
进一步地,所述第二并行度大于或者等于所述第一并行度,且所述第二并行度与所述第一并行度的差值小于预设阈值。
进一步地,所述第二并行度为最小并行度的整数倍。
进一步地,所述第二并行度还满足:第一乘积为第二乘积的整数倍;所述第一乘积为所述第二并行度和所述第一目标数据的数量的乘积,所述第二乘积为所述第四并行度和所述第三目标数据的数量的乘积。
进一步地,所述最小并行度的确定方式包括:
获取当前调制方式;
根据预设调制方式和预设空间流单个载波承载比特数之间的关系,确定所述当前调制方式对应的空间流单个载波承载比特数;
根据所述空间流单个载波承载比特数和所述预设数量确定所述最小并行度。
进一步地,所述第二处理单元,具体用于:
根据所述第二并行度、所述第一目标数据的数量和所述预设数量,确定第三并行度。
进一步地,所述第二处理单元,具体用于:
当所述第一目标数据的数量小于所述预设数量时,将所述第二并行度作为第三并行度。
进一步地,所述多空间流数据分配的装置,还包括:
第四处理单元,用于当编码方式为低密度奇偶校验码编码方式时,根据单个载波承载比特数确定第四并行度;
第五处理单元,用于当编码方式为二进制卷积码编码方式时,根据并行交织的并行度确定第四并行度。
第三方面,本申请实施例提供了一种多空间流数据分配的设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,所述处理器执行所述计算机程序时实现如上述第一方面所述的多空间流数据分配的方法。
第四方面,本申请实施例提供了一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,所述计算机程序被处理器执行时实现如上述第一方面所述的多空间流数据分配的方法。
本申请实施例中,获取初始数据,根据所述第一并行度以及预设的并行度计算规则计算第二并行度,将所述初始数据转换为并行度为所述第二并行度的第一目标数据,并将所述第一目标数据存储至缓存区域;根据所述第二并行度计算第三并行度,根据所述第三并行度从所述缓存区域中读取第一目标数据,得到并行度为所述第三并行度的第二目标数据;根据预设数据分配规则将所述第二目标数据划分为第四并行度的第三目标数据,并将所述第三目标数据分别分配到预设数量的空间流上。上述方案,基于通信系统的分配规则,先将输入的初始数据进行并行度转换,再存储到缓存中,最后根据相应的读取逻辑进行数据分配,将数据分别分配到预设数量的空间流上,该方案可以适配多种空间流,多种调制方式,多种带宽,多种编码方式,非常便于硬件实现。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请第一实施例提供的一种多空间流数据分配的方法的示意流程图;
图2是本申请第一实施例提供的一种多空间流数据分配的方法中预设比特数确定方式的示意流程图;
图3是本申请第二实施例提供的多空间流数据分配的装置的示意图;
图4是本申请第三实施例提供的多空间流数据分配的设备的示意图。
具体实施方式
以下描述中,为了说明而不是为了限定,提出了诸如特定系统结构、技术之类的具体细节,以便透彻理解本申请实施例。然而,本领域的技术人员应当清楚,在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中,省略对众所周知的系统、装置、电路以及方法的详细说明,以免不必要的细节妨碍本申请的描述。
应当理解,当在本申请说明书和所附权利要求书中使用时,术语“包括”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在本申请说明书和所附权利要求书中使用的术语“和/或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
如在本申请说明书和所附权利要求书中所使用的那样,术语“如果”可以依据上下文被解释为“当...时”或“一旦”或“响应于确定”或“响应于检测到”。类似地,短语“如果确定”或“如果检测到[所描述条件或事件]”可以依据上下文被解释为意指“一旦确定”或“响应于确定”或“一旦检测到[所描述条件或事件]”或“响应于检测到[所描述条件或事件]”。
另外,在本申请说明书和所附权利要求书的描述中,术语“第一”、“第二”、“第三”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
在本申请说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此,在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例,而是意味着“一个或多个但不是所有的实施例”,除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”,除非是以其他方式另外特别强调。
请参见图1,图1是本申请第一实施例提供的一种多空间流数据分配的方法的示意流程图。本实施例中一种多空间流数据分配的方法的执行主体为具有多空间流数据分配功能的设备,例如,服务器等。如图1所示的多空间流数据分配的方法可包括:
S101:获取初始数据;所述初始数据的并行度为第一并行度。
在通信系统中,如果需要在一定时间内发送较大数据量时,可以采取多入多出技术(multiple input multiple output,MIMO)技术,在MIMO系统中,收发天线的数据被分成多个独立的空间流,空间流越多,独立处理数据的路数就越多,速率也越高。当数据速率要求较高时,需要多个空间流同时处理数据信息,数据信息由编码器输出到各个空间流,这个过程涉及数据的重新分配。当空间流扩展到比较大时,前级数据处理的编码器个数随之产生变化,这样就对具有多空间流数据分配功能的设备的硬件提出了较高的要求。为了在空间流数据分配时,便于硬件的实现,本实施例中提出了一种多空间流数据分配的方法,对硬件没有过高的要求,非常便于硬件实现。
在本实施例中,首先需要获取各个参数,由于配置参数的不同,数据分配涉及的编码器个数、输入的初始数据的并行度、空间流数、输出数据的并行度存在差异。各个参数可以是预先设置好的,也可以根据实际获取的数据来确定。举例来说,各个配置下的编码器个数分别为m1,m2,...,mu,那么接口上需要预留max{m1,m2,...,mu}个输入。各个配置下的输入数据并行度分别为K1,K2,...,Km,那么输入数据并行度确定为max{K1,K2,...,Km}。各个配置下的空间流数分别为n1,n2,...,nv,那么接口上需要预留max{n1,n2,...,nv}个输出。各个配置下的输出数据并行度分别为P1,P2,...,Pn,那么输出数据并行度应确定为max{P1,P2,...,Pn}。
设备获取初始数据,初始数据为编码器输出的数据,初始数据的并行度为第一并行度。其中,编码器的数量可以为1个,也可以为多个。例如,对于LDPC编码而言,编码器只有一个,因此只需要将这个编码器的输出分配给多个空间流即可。对于BCC编码而言,最大编码器个数可以达到8个,需要将多个编码器输出数据分配给多个空间流。
S102:根据所述第一并行度以及预设的并行度计算规则计算第二并行度,将所述初始数据转换为并行度为所述第二并行度的第一目标数据,并将所述第一目标数据存储至缓存区域。
在本实施例中,设备进行并行度转换处理,将并行度为第一并行度的初始数据转化为并行度为第二并行度的第一目标数据。其中,第二并行度是根据第一并行度以及预设的并行度计算规则计算得到的。设备中预先设置并行度计算规则,并行度计算规则用于计算第二并行度,并行度计算规则是根据第一并行度和最后分配到空间流上的数据的并行度设置的。设备根据第一并行度以及预设的并行度计算规则计算第二并行度。
设备将初始数据转换为并行度为第二并行度的第一目标数据,并将第一目标数据存储至缓存区域,缓存部分需要兼容并行度转换后最大的数据并行度进行存储,即各个配置并行度转换之后的数据并行度分别为R1,R2,...,Rm,那么缓存的数据并行度定为max{R1,R2,...,Rm}。
进一步地,所述第二并行度大于或者等于所述第一并行度,且所述第二并行度与所述第一并行度的差值小于预设阈值。一种实施方式中,第二并行度为最小并行度的整数倍。
其中,最小并行度的确定方式可以采用如下的方式,如图2所示,S1023~S1025具体如下:
S1023:获取当前调制方式。
最小并行度的计算方式由编码方式决定,设备获取当前调制方式。
S1024:根据预设调制方式和预设空间流单个载波承载比特数之间的关系,确定所述当前调制方式对应的空间流单个载波承载比特数。
设备中预先存储预设调制方式和预设空间流单个载波承载比特数之间的关系,举例来说,预设调制方式和预设空间流单个载波承载比特数之间的关系可以如下表所示:
预设调制方式 | 预设空间流单个载波承载比特数N<sub>BPSCS</sub> |
BPSK | 1 |
QPSK | 2 |
16QAM | 4 |
64QAM | 6 |
256QAM | 8 |
1024QAM | 10 |
设备根据预设调制方式和预设空间流单个载波承载比特数之间的关系,确定当前调制方式对应的空间流单个载波承载比特数。
S1025:根据所述空间流单个载波承载比特数和所述预设数量确定所述最小并行度。
设备根据空间流单个载波承载比特数和预设数量确定最小并行度。当编码方式为LDPC时,最小并行度为:NBPSCS·n。当编码方式为BCC时,最小并行度为s·n。NBPSCS表示空间流单个载波承载的比特数,s为预设比特数,n为预设数量。
一种实施方中,根据第一并行度和预设的数据分配规则,可以计算第二并行度。设备根据第一并行度和数据分配规则,计算第二并行度。设备依据数据分配规则,确定各个配置下的最小并行度,然后将各个配置下的并行度进行分类,分类的规则:不降低数据传输的速率,保证数据不堵塞,方便后续数据分配。以WLAN为例,第二并行度大于或者等于第一并行度,且第二并行度与第一并行度的差值小于预设阈值,且第二并行度为预设比特数和所述预设数量的乘积的整数倍。第二并行度大于或者等于第一并行度,且第二并行度与第一并行度的差值小于预设阈值,这样可以保证数据速率不降低,但不能超过太多,否则会导致数据处理延时加大。第二并行度为预设比特数和所述预设数量的乘积的整数倍,第二并行度R一定是预设比特数s*预设数量n的整数倍,这样可以满足分配规则,方便后续数据分配。
进一步地,第二并行度还可以满足:第一乘积为第二乘积的整数倍;第一乘积为第二并行度R和第一目标数据的数量m的乘积,第二乘积为第四并行度P和第三目标数据的数量n的乘积,这样可以方便后续数据分配。
其中,数量m表示编码器个数,在一种固定的配置下,编码器个数是固定的,这是协议规定的。第三目标数据的数量就是空间流数,也就是上文中的预设数量n,这样设定是为了方便后续数据分配。
在一个具体的实施方式中,对于LDPC编码而言,编码器只有一个,即m=1,星座映射的输出的第四并行度为P=NBPSCS,因此只需要将这个编码器的输出分配给多个空间流即可。在进行并行度转换时,后续星座映射模块适配BPSK、QPSK、16QAM、64QAM、256QAM、1024QAM,对应的分别为1、2、4、6、8、10比特,时序上,星座映射要求一个时钟周期输入数据为一个星座点的数据。那么一个时钟周期取一个星座点的数据给到每个空间流上(160M带宽下拆分为两个块进行处理,提高数据处理速率)。每次取NBPSCS·n比特数据进行数据分配(160M带宽下需要2·NBPSCS·n比特数据)。给出一个时钟周期(一拍)需要的比特数(最小并行度要求)如下表所示:
假定LDPC编码器的输入的第一并行度为K=27bit,那么可将上表中的这些比特信息进行分类,方便后续处理。将上表中的最小并行度分为5类,分别是30、32、36、40、48,其余的结果划分到这5类中,结果如下(冒号前表示类别,冒号后表示归属于该类的最小并行度):
30:30、60;
32:1、2、4、8、16、32、64;
36:18、36;
40:10、20、40、80;
48:3、6、12、24、48;
则确定的第二并行度,从低并行度向高并行度转换27—>30/32/36/40/48,第二并行度可以为30/32/36/40/48,这样不降低数据速率;同时,第二并行度需要接近第一并行度,从而加快数据处理;转换的并行度方便后续数据分配。根据这样的规则确定第二并行度。
举例来说,m=1,n=2,带宽40M,调制方式16QAM,此时最小并行度NBPSCS·n=8,取第二并行度为32,比27稍大且是8的倍数;或m=1,n=3,带宽160M,调制方式256QAM,此时最小并行度2·NBPSCs·n=48,取第二并行度为48,比27大且是48的倍数。
在另一个具体的实施例中,对于BCC编码而言,最大编码器个数可以达到8个,需要将多个编码器输出数据分配给多个空间流。按照协议数据分配的要求,每次从每个编码器取比特数据,得到下表:
假定BCC编码器的第一并行度为K=8bit,并行交织的输出第四并行度为P=8bit,那么下表给出了各个配置下并行度转换的目标。从低并行度向高并行度转换(8—>8/9/12/15/16/20,不降低数据速率);转换的并行度方便后续数据分配。
举例来说,m=3,n=2,调制方式64QAM,此时最小并行度s·n=6,取第二并行度为12,比8稍大且是6的倍数;或m=6,n=4,调制方式256QAM,此时最小并行度s·n=16,取第二并行度为16,比8稍大且是16的倍数。
在缓存时,兼容最大的数据并行度,即max{8,9,12,15,16,20}=20。
S103:根据所述第二并行度计算第三并行度,根据所述第三并行度从所述缓存区域中读取第一目标数据,得到并行度为所述第三并行度的第二目标数据。
设备根据第二并行度计算第三并行度,根据第三并行度从缓存区域中读取第一目标数据,得到并行度为第三并行度的第二目标数据。确定第三并行度,第三并行度可以保证,可以一直从缓存中读取到数据。举例来说,实际一个时钟周期所需数据为2比特,转换之后的数据位宽为32比特,那么,第二目标数据可以提供16拍的数据源,在处理完16拍数据之前再从缓存中读取下一个数据,如果实际所需数据并行度,即第四并行度,超过转换之后的数据并行度,即第二并行度,则可以一直从缓存中取数。
进一步地,一种计算第三并行度的方式为:根据所述第二并行度、所述第一目标数据的数量和所述预设数量,确定第三并行度。举例来说,设备计算(第一目标数据的数量m*第二并行度R/预设数量n)得到下表,下表中的值即为第三并行度。
当编码器个数m小于空间流数n时,即第一目标数据的数量小于预设数量时,计算结果,将第二并行度作为第三并行度并行度,而不是上述公式给出的值,这样是为了防止读取数据时缓存中没有数据。
S104:根据预设数据分配规则将所述第二目标数据划分为第四并行度的第三目标数据,并将所述第三目标数据分别分配到预设数量的空间流上;所述第三目标数据与所述空间流为一一对应的关系。
设备根据预设数据分配规则将第二目标数据划分为第四并行度的第三目标数据,并将第三目标数据分别分配到预设数量的空间流上。其中,第三目标数据与空间流为一一对应的关系。对于LDPC编码,完成分配后,按照星座映射的要求,带宽20M/40M/80M下一个时钟周期给每个空间流一个星座点的数据,带宽160M下每个空间流分为两个块处理,一个时钟周期需要给每个空间流两个星座点的数据。对于BCC编码,待数据分配完之后,进行并行交织后,输出数据。
其中,第四并行度的确定方法包括:当编码方式为低密度奇偶校验码编码方式时,根据单个载波承载比特数确定第四并行度,具体地说,对于LDPC而言,第四并行度在20M/40M/80M时为单个载波承载比特数,在160M时为单个载波承载比特数的两倍;当编码方式为二进制卷积码编码方式时,根据并行交织的并行度确定第四并行度,具体地说,对于BCC而言,第四并行度即为并行交织的并行度,并行交织的并行度由交织并行度要求决定。
本申请实施例中,获取初始数据,根据所述第一并行度以及预设的并行度计算规则计算第二并行度,将所述初始数据转换为并行度为所述第二并行度的第一目标数据,并将所述第一目标数据存储至缓存区域;根据预设读取逻辑确定第三并行度,根据所述第三并行度从所述缓存区域中读取第一目标数据,得到并行度为所述第三并行度的第二目标数据;根据预设数据分配规则将所述第二目标数据划分为第四并行度的第三目标数据,并将所述第三目标数据分别分配到预设数量的空间流上。上述方案,基于通信系统的分配规则,先将输入的初始数据进行并行度转换,再存储到缓存中,最后根据相应的读取逻辑进行数据分配,将数据分别分配到预设数量的空间流上,该方案可以适配多种空间流,多种调制方式,多种带宽,多种编码方式,非常便于硬件实现。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
请参见图3,图3是本申请第二实施例提供的多空间流数据分配的装置的示意图。包括的各单元用于执行图1~图2对应的实施例中的各步骤,具体请参阅图1~图2对应的实施例中的相关描述。为了便于说明,仅示出了与本实施例相关的部分。参见图3,多空间流数据分配的装置3包括:
获取单元310,用于获取初始数据;所述初始数据的并行度为第一并行度;
第一处理单元320,用于根据所述第一并行度以及预设的并行度计算规则计算第二并行度,将所述初始数据转换为并行度为所述第二并行度的第一目标数据,并将所述第一目标数据存储至缓存区域;
第二处理单元330,用于根据所述第二并行度计算第三并行度,根据所述第三并行度从所述缓存区域中读取第一目标数据,得到并行度为所述第三并行度的第二目标数据;
第三处理单元330,用于根据预设数据分配规则将所述第二目标数据划分为第四并行度的第三目标数据,并将所述第三目标数据分别分配到预设数量的空间流上;所述第三目标数据与所述空间流为一一对应的关系。
进一步地,所述第二并行度大于或者等于所述第一并行度,且所述第二并行度与所述第一并行度的差值小于预设阈值。
进一步地,所述第二并行度为最小并行度的整数倍。
进一步地,所述第二并行度还满足:第一乘积为第二乘积的整数倍;所述第一乘积为所述第二并行度和所述第一目标数据的数量的乘积,所述第二乘积为所述第四并行度和所述第三目标数据的数量的乘积。
进一步地,所述最小并行度的确定方式包括:
获取当前调制方式;
根据预设调制方式和预设空间流单个载波承载比特数之间的关系,确定所述当前调制方式对应的空间流单个载波承载比特数;
根据所述空间流单个载波承载比特数和所述预设数量确定所述最小并行度。
进一步地,所述第二处理单元,具体用于:
第四处理单元,用于根据所述第二并行度、所述第一目标数据的数量和所述预设数量,确定第三并行度。
进一步地,所述第二处理单元,具体用于:
当所述第一目标数据的数量小于所述预设数量时,将所述第二并行度作为第三并行度。
进一步地,所述多空间流数据分配的装置,还包括:
第四处理单元,用于当编码方式为低密度奇偶校验码编码方式时,根据单个载波承载比特数确定第四并行度;
第五处理单元,用于当编码方式为二进制卷积码编码方式时,根据并行交织的并行度确定第四并行度。
图4是本申请第三实施例提供的多空间流数据分配的设备的示意图。如图4所示,该实施例的多空间流数据分配的设备4包括:处理器40、存储器41以及存储在所述存储器41中并可在所述处理器40上运行的计算机程序42,例如多空间流数据分配的程序。所述处理器40执行所述计算机程序42时实现上述各个多空间流数据分配的方法实施例中的步骤,例如图1所示的步骤101至104。或者,所述处理器40执行所述计算机程序42时实现上述各装置实施例中各模块/单元的功能,例如图3所示模块310至340的功能。
示例性的,所述计算机程序42可以被分割成一个或多个模块/单元,所述一个或者多个模块/单元被存储在所述存储器41中,并由所述处理器40执行,以完成本申请。所述一个或多个模块/单元可以是能够完成特定功能的一系列计算机程序指令段,该指令段用于描述所述计算机程序42在所述多空间流数据分配的设备4中的执行过程。例如,所述计算机程序42可以被分割成获取单元、第一处理单元、第二处理单元、第三处理单元,各单元具体功能如下:
获取单元,用于获取初始数据;所述初始数据的并行度为第一并行度;
第一处理单元,用于根据所述第一并行度以及预设的并行度计算规则计算第二并行度,将所述初始数据转换为并行度为所述第二并行度的第一目标数据,并将所述第一目标数据存储至缓存区域;
第二处理单元,用于根据所述第二并行度计算第三并行度,根据所述第三并行度从所述缓存区域中读取第一目标数据,得到并行度为所述第三并行度的第二目标数据;
第三处理单元,用于根据预设数据分配规则将所述第二目标数据划分为第四并行度的第三目标数据,并将所述第三目标数据分别分配到预设数量的空间流上;所述第三目标数据与所述空间流为一一对应的关系。
所述多空间流数据分配的设备可包括,但不仅限于,处理器40、存储器41。本领域技术人员可以理解,图4仅仅是多空间流数据分配的设备4的示例,并不构成对多空间流数据分配的设备4的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件,例如所述多空间流数据分配的设备还可以包括输入输出设备、网络接入设备、总线等。
所称处理器40可以是中央处理单元(Central Processing Unit,CPU),还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路(Application Specific Integrated Circuit,ASIC)、现成可编程门阵列(Field-Programmable Gate Array,FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
所述存储器41可以是所述多空间流数据分配的设备4的内部存储单元,例如多空间流数据分配的设备4的硬盘或内存。所述存储器41也可以是所述多空间流数据分配的设备4的外部存储设备,例如多空间流数据分配的设备4上配备的插接式硬盘,智能存储卡(Smart Media Card,SMC),安全数字(Secure Digital,SD)卡,闪存卡(Flash Card)等。进一步地,所述存储器41还可以既包括所述多空间流数据分配的设备4的内部存储单元也包括外部存储设备。所述存储器41用于存储所述计算机程序以及所述多空间流数据分配的设备所需的其他程序和数据。所述存储器41还可以用于暂时地存储已经输出或者将要输出的数据。
所属领域的技术人员可以清楚地了解到,为了描述的方便和简洁,仅以上述各功能单元、模块的划分进行举例说明,实际应用中,可以根据需要而将上述功能分配由不同的功能单元、模块完成,即将所述装置的内部结构划分成不同的功能单元或模块,以完成以上描述的全部或者部分功能。实施例中的各功能单元、模块可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中,上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。另外,各功能单元、模块的具体名称也只是为了便于相互区分,并不用于限制本申请的保护范围。上述系统中单元、模块的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述或记载的部分,可以参见其它实施例的相关描述。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的实施例中,应该理解到,所揭露的装置/终端设备和方法,可以通过其它的方式实现。例如,以上所描述的装置/终端设备实施例仅仅是示意性的,例如,所述模块或单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,所显示或讨论的相互之间的耦合或直接耦合或通讯连接可以是通过一些接口,装置或单元的间接耦合或通讯连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的模块/单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本申请实现上述实施例方法中的全部或部分流程,也可以通过计算机程序来指令相关的硬件来完成,所述的计算机程序可存储于一计算机可读存储介质中,该计算机程序在被处理器执行时,可实现上述各个方法实施例的步骤。。其中,所述计算机程序包括计算机程序代码,所述计算机程序代码可以为源代码形式、对象代码形式、可执行文件或某些中间形式等。所述计算机可读介质可以包括:能够携带所述计算机程序代码的任何实体或装置、记录介质、U盘、移动硬盘、磁碟、光盘、计算机存储器、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、电载波信号、电信信号以及软件分发介质等。需要说明的是,所述计算机可读介质包含的内容可以根据司法管辖区内立法和专利实践的要求进行适当的增减,例如在某些司法管辖区,根据立法和专利实践,计算机可读介质不包括电载波信号和电信信号。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (10)
1.一种多空间流数据分配的方法,其特征在于,包括:
获取初始数据;所述初始数据的并行度为第一并行度;
根据所述第一并行度以及预设的并行度计算规则计算第二并行度,将所述初始数据转换为并行度为所述第二并行度的第一目标数据,并将所述第一目标数据存储至缓存区域;
根据所述第二并行度计算第三并行度,根据所述第三并行度从所述缓存区域中读取第一目标数据,得到并行度为所述第三并行度的第二目标数据;
根据预设数据分配规则将所述第二目标数据划分为第四并行度的第三目标数据,并将所述第三目标数据分别分配到预设数量的空间流上;所述第三目标数据与所述空间流为一一对应的关系。
2.如权利要求1所述的多空间流数据分配的方法,其特征在于,所述第二并行度大于或者等于所述第一并行度,且所述第二并行度与所述第一并行度的差值小于预设阈值。
3.如权利要求2所述的多空间流数据分配的方法,其特征在于,所述第二并行度为最小并行度的整数倍。
4.如权利要求3所述的多空间流数据分配的方法,其特征在于,所述第二并行度还满足:第一乘积为第二乘积的整数倍;所述第一乘积为所述第二并行度和所述第一目标数据的数量的乘积,所述第二乘积为所述第四并行度和所述第三目标数据的数量的乘积。
5.如权利要求3所述的多空间流数据分配的方法,其特征在于,所述最小并行度的确定方式包括:
获取当前调制方式;
根据预设调制方式和预设空间流单个载波承载比特数之间的关系,确定所述当前调制方式对应的空间流单个载波承载比特数;
根据所述空间流单个载波承载比特数和所述预设数量确定所述最小并行度。
6.如权利要求1所述的多空间流数据分配的方法,其特征在于,所述根据所述第二并行度计算第三并行度,包括:
根据所述第二并行度、所述第一目标数据的数量和所述预设数量,确定第三并行度。
7.如权利要求6所述的多空间流数据分配的方法,其特征在于,在所述根据所述第二并行度、所述第一目标数据的数量和所述预设数量,确定第三并行度之后,还包括:
当所述第一目标数据的数量小于所述预设数量时,将所述第二并行度作为第三并行度。
8.如权利要求1所述的多空间流数据分配的方法,其特征在于,所述第四并行度的确定方法包括:
当编码方式为低密度奇偶校验码编码方式时,根据单个载波承载比特数确定第四并行度;
当编码方式为二进制卷积码编码方式时,根据并行交织的并行度确定第四并行度。
9.一种多空间流数据分配的设备,包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述计算机程序时实现如权利要求1至8任一项所述的方法。
10.一种计算机可读存储介质,所述计算机可读存储介质存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现如权利要求1至8任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011204163.3A CN112383382B (zh) | 2020-11-02 | 2020-11-02 | 一种多空间流数据分配的方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011204163.3A CN112383382B (zh) | 2020-11-02 | 2020-11-02 | 一种多空间流数据分配的方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112383382A CN112383382A (zh) | 2021-02-19 |
CN112383382B true CN112383382B (zh) | 2022-04-01 |
Family
ID=74576580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011204163.3A Active CN112383382B (zh) | 2020-11-02 | 2020-11-02 | 一种多空间流数据分配的方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112383382B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106788884A (zh) * | 2016-12-05 | 2017-05-31 | 渤海大学 | 一种多信道数据传输方法 |
CN107078848A (zh) * | 2014-10-24 | 2017-08-18 | 高通股份有限公司 | 用于编码器解析的不均匀比特分发 |
CN111431666A (zh) * | 2015-04-23 | 2020-07-17 | 华为技术有限公司 | 一种数据处理方法和数据发送端以及接收端 |
CN111478750A (zh) * | 2020-03-12 | 2020-07-31 | 普联技术有限公司 | 一种数据并行交织方法、终端设备及计算机存储介质 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1829138B (zh) * | 2006-04-07 | 2010-04-07 | 清华大学 | 自适应多输入多输出发送接收系统及其方法 |
US10146592B2 (en) * | 2015-09-18 | 2018-12-04 | Salesforce.Com, Inc. | Managing resource allocation in a stream processing framework |
-
2020
- 2020-11-02 CN CN202011204163.3A patent/CN112383382B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107078848A (zh) * | 2014-10-24 | 2017-08-18 | 高通股份有限公司 | 用于编码器解析的不均匀比特分发 |
CN111431666A (zh) * | 2015-04-23 | 2020-07-17 | 华为技术有限公司 | 一种数据处理方法和数据发送端以及接收端 |
CN106788884A (zh) * | 2016-12-05 | 2017-05-31 | 渤海大学 | 一种多信道数据传输方法 |
CN111478750A (zh) * | 2020-03-12 | 2020-07-31 | 普联技术有限公司 | 一种数据并行交织方法、终端设备及计算机存储介质 |
Also Published As
Publication number | Publication date |
---|---|
CN112383382A (zh) | 2021-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11165556B2 (en) | Data processing method, data transmit end, and data receive end | |
CN109392100B (zh) | 一种确定传输块大小的方法、装置及设备 | |
US6601214B1 (en) | System and method employing a rate matching algorithm for providing optimized puncturing patterns for turbo encoded data in a communications network | |
US9088746B2 (en) | Video data transmitter apparatus and video data receiver apparatus for transmission system using multi-value amplitude modulation | |
CN110971560B (zh) | 一种qam信号调制方法、装置及电子设备 | |
CN1784652A (zh) | 用于提供多媒体数据流的方法和设备 | |
JP5764237B2 (ja) | Cranでduとru間のi/qデータ圧縮及びその解除方法 | |
CN109327283B (zh) | 一种网络自适应的抗丢包方法、装置及终端设备 | |
CN110474709B (zh) | 编码方法、设备及可读存储介质 | |
EP2869521B1 (en) | High order modulation method, demapping method, and corresponding devices | |
US6252992B1 (en) | Variable length coding | |
EP4014322A1 (en) | Flexible huffman tree approximation for low latency encoding | |
CN110545417B (zh) | 一种桌面场景的图像编码、解码方法及相关装置 | |
CN112383382B (zh) | 一种多空间流数据分配的方法及装置 | |
CN101595645A (zh) | 串行通信系统中发送/接收串行数据的方法和系统及其串行通信系统 | |
CN108965173B (zh) | 解扰方法、设备及可读存储介质 | |
WO2019237624A1 (zh) | 加扰方法、设备及可读存储介质 | |
US11349572B2 (en) | Optical transmission system, optical transmitting apparatus, and optical receiving apparatus | |
CN111193648B (zh) | 降低can总线负载的数据发送方法、终端设备及存储介质 | |
US20150009409A1 (en) | Video data transmitter apparatus and video data receiver apparatus for transmission system using multi-value amplitude modulation | |
EP3376673B1 (en) | Data processing devices and data processing methods for frequency interleaving and deinterleaving | |
CN102123499B (zh) | 离散资源分配方法及系统 | |
US11012181B2 (en) | Transmission apparatus and transmission method | |
CN111384975A (zh) | 多进制ldpc解码算法的优化方法、装置及解码器 | |
JP7142977B1 (ja) | データ通信システム、送信装置、および受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |