CN112383307A - 基于数据处理的模数转换装置的校准方法、装置及系统 - Google Patents
基于数据处理的模数转换装置的校准方法、装置及系统 Download PDFInfo
- Publication number
- CN112383307A CN112383307A CN202011212875.XA CN202011212875A CN112383307A CN 112383307 A CN112383307 A CN 112383307A CN 202011212875 A CN202011212875 A CN 202011212875A CN 112383307 A CN112383307 A CN 112383307A
- Authority
- CN
- China
- Prior art keywords
- analog
- value
- digital conversion
- capacitor
- conversion device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及集成电路技术领域,提供一种基于数据处理的模数转换装置的校准方法,所述模数转换装置为逐次逼近模数转换装置,该方法包括:步骤一:检测模数转换装置的输出信号,获得所述输出信号的DNL值;步骤二:判断所述DNL值是否满足预设条件;步骤三:若所述DNL值不满足所述预设条件,根据所述DNL值调整可调电容的电容值;其中,所述可调电容的一端与所述电容阵列连接,另一端接地;循环执行步骤一至步骤三,直至所述DNL值满足所述预设条件。本发明提供的技术方案,能够在不改变现有的电容阵列的布局的情况下对逐次逼近模数转换装置进行精确、有效地校准,从而提高逐次逼近模数转换装置在正常工作时输出信号的精度。
Description
技术领域
本发明涉及集成电路技术领域,特别涉及一种基于数据处理的模数转换装置的校准方法、一种基于数据处理的模数转换装置的校准装置及一种基于数据处理的逐次逼近模数转换系统。
背景技术
目前的逐次逼近模数转换装置包括逐次逼近逻辑电路、数模转换装置和比较器。其中,数模转换装置包括电容阵列,数模转换装置用于根据电容阵列中每位电容的当前接入状态输出对应的模拟量;逐次逼近逻辑电路用于控制电容阵列中每位电容的接入状态;比较器用于对数模转换装置输出的模拟量与预设输入信号进行比较,根据比较结果输出数字量。在上述过程中,数模转换装置电容阵列中的电容从高位到低位依次接入电路,所获得的所有数字量的组合即为逐次逼近模数转换装置的输出结果/输出信号。
对逐次逼近模数转换装置进行校准的关键在于对其电容阵列的校准。目前,校准技术分为模拟校准和数字校准。模拟校准需要逐位校准电容阵列,不仅速度慢,而且需要较大的电容阵列面积。数字校准是在数字域进行校准,通常不需要额外的校准电容阵列,不仅节省芯片面积,而且工艺移植性好。
数字校准的基本思想是在逐次逼近模数转换装置正常使用前,首先计算出电容失配等非理想因素引起的误差,然后把误差相应地在数字领域用校准码形式描述,并在正常工作过程中把这些校准码加载到电路中进行误差校准,从而达到校准失配的目的。但是,为了保证数字校准能够有效地完成校准工作,必须确保每一位电容权重小于低于其权重的其他电容的权重之和。
理想情况下,当CN-1=CN-2+CN-3+…+C0时(N位不分段电容阵列),模拟输入与数字输出之间的二进制转换关系如图1a所示,两者之间是一一对应的关系。如果最高位电容权重增大(即最高位电容值大于其余电容之和,CN-1>CN-2+CN-3+…+C0),则模拟输入与数字输出之间的对应关系如图1b所示。在VFS/2处,一个数字输出值对应了多个模拟输入量,这将导致输入信号模拟量的丢失。对于丢失的模拟量,数字校准是无法恢复的,从而导致逐次逼近模数转换装置的性能严重下降。如果最高位电容权重减小(即最高位电容值小于其余电容之和,CN-1<CN-2+CN-3+…+C0),则模拟输入与数字输出之间的对应关系如图1c所示。在VFS/2处,一个模拟量对应了多个数字输出值,这称之为冗余。冗余不会造成模拟量的丢失,可以通过数字校准进行恢复,但是冗余过大将导致电容阵列位数增加,并导致输入信号幅值减小。在上述图1a、图1b和图1c中,VFS表示输入逐次逼近模数转换装置的满幅电压值;N表示逐次逼近模数转换装置的位数;Vin表示输入逐次逼近模数转换装置的电压值;2N表示N位逐次逼近模数转换装置输出所能表示的最大值。
在高精度逐次逼近模数转换装置的设计中,出于电容面积和匹配的考虑,数模转换装置的电容阵列采用分段结构。低位电容对逐次逼近模数转换装置的精度影响有限,可以认为其值是准确的。但是,寄生电容以及失配会使缩放电容和高位电容的值出现较大偏差。一旦出现图1b中的情况,数字校准的效果将大打折扣,甚至导致逐次逼近模数转换装置无法使用。
目前解决该问题的方法是采用小于二进制权重的电容阵列。对于N位逐次逼近模数转换装置,采用至少N+1位的电容阵列,且在设计上保证相邻两位的电容权重之比小于2并保留一定余量(即相邻电容之间的权重比值介于1和2之间)。这种方法能够防止模拟量的丢失,从而保证数字校准的有效性。但是,一方面,由于电容之间的权重比值不是整数,版图布局困难,电容之间的匹配性无法保证;另一方面,为了保证输入信号的最大幅值,电容阵列的位数必然高于逐次逼近模数转换装置的位数N,从而使电容阵列面积增大,模数转换周期变长。
发明内容
有鉴于此,本发明旨在提出一种基于数据处理的模数转换装置的校准方法、装置及系统,能够在不改变现有的电容阵列的布局的情况下对逐次逼近模数转换装置进行精确、有效地校准,从而提高逐次逼近模数转换装置在正常工作时输出信号的精度。
为达到上述目的,本发明的技术方案是这样实现的:
一种基于数据处理的模数转换装置的校准方法,所述模数转换装置为逐次逼近模数转换装置,所述模数转换装置包括:逐次逼近逻辑电路、数模转换装置和比较器;所述数模转换装置包括电容阵列,所述数模转换装置用于根据所述电容阵列中每位电容的当前接入状态输出对应的模拟量;所述逐次逼近逻辑电路用于控制所述电容阵列中每位电容的接入状态;所述比较器用于对所述模拟量与预设输入信号进行比较,根据比较结果输出数字量;所述方法包括:
步骤一:检测所述模数转换装置的输出信号,获得所述输出信号的DNL值;
步骤二:判断所述DNL值是否满足预设条件;
步骤三:若所述DNL值不满足所述预设条件,根据所述DNL值调整可调电容的电容值;其中,所述可调电容的一端与所述电容阵列连接,另一端接地;
循环执行步骤一至步骤三,直至所述DNL值满足所述预设条件。
优选地,所述根据所述DNL值调整可调电容的电容值,包括:
根据所述DNL值调整预设控制信号值,获得调整后的控制信号值;
根据所述调整后的控制信号值获得与所述调整后的控制信号值对应的预设电容值;
将所述可调电容的电容值调整至与所述调整后的控制信号值对应的预设电容值。
根据本发明其中一实施例,还提供了一种基于数据处理的模数转换装置的校准装置,所述模数转换装置为逐次逼近模数转换装置,所述模数转换装置包括:逐次逼近逻辑电路、数模转换装置和比较器;所述数模转换装置包括电容阵列,所述数模转换装置用于根据所述电容阵列中每位电容的当前接入状态输出对应的模拟量;所述逐次逼近逻辑电路用于控制所述电容阵列中每位电容的接入状态;所述比较器用于对所述模拟量与预设输入信号进行比较,根据比较结果输出数字量;所述装置包括:
检测单元,用于检测所述模数转换装置的输出信号,获得所述输出信号的DNL值;
判断单元,用于判断所述DNL值是否满足预设条件;
调整单元,用于当所述DNL值不满足所述预设条件时,根据所述DNL值调整可调电容的电容值;其中,所述可调电容的一端与所述电容阵列连接,另一端接地;
循环驱动单元,用于使所述检测单元、所述判断单元和所述调整单元的功能循环实现,直至所述判断单元判断所述DNL值满足所述预设条件。
优选地,所述调整单元包括:
第一调整子单元,用于根据所述DNL值调整预设控制信号值,获得调整后的控制信号值;
电容值获取单元,用于根据所述调整后的控制信号值获得与所述调整后的控制信号值对应的预设电容值;
第二调整子单元,用于将所述可调电容的电容值调整至与所述调整后的控制信号值对应的预设电容值。
根据本发明其中一实施例,还提供了一种基于数据处理的逐次逼近模数转换系统,所述系统包括:上述基于数据处理的模数转换装置的校准装置,以及存储器;
所述存储器用于存储所述调整后的控制信号值。
优选地,所述可调电容包括:多个单位电容,以及与每个单位电容对应的第一开关;每个所述第一开关用于控制与其对应的单位电容接入电路的状态,以调整所述可调电容的电容值。
优选地,所述电容阵列包括:缩放电容、低段电容阵列和高段电容阵列;所述低段电容阵列通过所述缩放电容连接所述高段电容阵列;所述可调电容的一端与所述低段电容阵列的低端连接,另一端接地。
进一步地,将所述检测单元、所述判断单元和所述第一调整子单元封装,以形成测试设备;将所述电容值获取单元和所述第二调整子单元封装,以形成电容调整设备;
所述测试设备的输入端连接所述模数转换装置的输出端,所述测试设备的输出端连接所述存储器;所述存储器还连接所述电容调整设备的输入端;
所述电容调整设备的输出端连接所述第一开关,以控制所述第一开关打开或闭合。
进一步地,所述测试设备的输入端与所述模数转换装置的输出端之间、所述测试设备的输出端与所述存储器之间均设有第二开关;
所述第二开关用于当所述DNL值满足所述预设条件时,断开所述测试设备的输入端与所述模数转换装置的输出端之间的连接,和/或断开所述测试设备的输出端与所述存储器之间的连接。
进一步地,所述系统还包括:
数字校准模块,用于当所述DNL值满足所述预设条件时,对所述模数转换装置的输出信号进行数字校准。
本发明所述的基于数据处理的模数转换装置的校准方法、装置及系统,通过不断地调整与电容阵列连接的可调电容值(即不断地调整终端电容),以使逐次逼近模数转换装置输出信号的DNL值满足预设条件。由于该DNL值能够反映电容阵列的每一位电容的权重是否处于合理的数值范围内,即反映电容阵列中是否存在电容权重过大或过小的情况,因此,能够通过将DNL值调整至预设条件来校准电容阵列,从而提高逐次逼近模数转换装置在正常工作时输出信号的精度。由于本发明没有改变现有的电容阵列的布局,即本发明是基于二进制权重的电容阵列对逐次逼近模数转换装置的输出精度进行校准,因此,电容之间能够保持很好的匹配性,避免了增加电容冗余位而造成的电容阵列面积增大、模数转换周期变长的技术问题。
本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施方式及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1a为在逐次逼近模数转换装置的电容阵列中,当最高位电容等于其它位电容之和时,模拟输入与数字输出之间的对应关系图;
图1b为在逐次逼近模数转换装置的电容阵列中,当最高位电容大于其它位电容之和时,模拟输入与数字输出之间的对应关系图;
图1c为在逐次逼近模数转换装置的电容阵列中,当最高位电容小于其它位电容之和时,模拟输入与数字输出之间的对应关系图;
图2为本发明实施例的方法流程图一;
图3为本发明实施例的方法流程图二;
图4为本发明实施例的装置结构图;
图5为在对逐次逼近模数转换装置的电容阵列进行校准的过程中,本发明实施例的系统结构框图;
图6为本发明实施例中的数模转换装置的结构示意图;
图7为本发明实施例中可调电容Cs1的结构示意图一;
图8为本发明实施例中可调电容Cs1的结构示意图二;
图9为逐次逼近模数转换装置在校准后正常工作时,本发明实施例的系统结构框图。
附图标记说明
1-低段电容阵列 2-高段电容阵列 3-第一开关
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本发明实施例,并不用于限制本发明实施例。
本发明提出了一种用于逐次逼近模数转换装置数字校准中的高段电容权重调整方法。该方法适用于二进制权重分段式电容阵列结构,旨在将高段电容阵列(MSB电容阵列)权重调整到一定范围内,并根据每颗芯片的实际情况选择最佳冗余度。由于寄生和失配不同,不同芯片最终得到的高段电容冗余度也将有所差异。经本方法处理后的电容阵列,既能够防止模拟量丢失又可以避免冗余过大造成输入信号幅值明显减小的问题。从而保证了逐次逼近模数转换装置正常工作时,数字校准后输出信号的精度。本发明方法的实现是基于二进制权重分段式电容阵列,因此,电容阵列不需要增加额外的冗余电容位;电容阵列的版图布局简单,电容之间能够保持很好的匹配性;避免了大量冗余造成的电容阵列面积浪费;而且逐次逼近模数转换装置正常工作时的转换周期不会由于校准的加入而增长。
本发明实施例提出一种基于数据处理的模数转换装置的校准方法,所述模数转换装置为逐次逼近模数转换装置,其中,逐次逼近模数转换装置的结构框图如图5和图9所示。该逐次逼近模数转换装置包括:逐次逼近逻辑电路、数模转换装置和比较器。其中,所述数模转换装置包括电容阵列,所述数模转换装置用于根据所述电容阵列中每位电容的当前接入状态输出对应的模拟量;所述逐次逼近逻辑电路用于控制所述电容阵列中每位电容的接入状态;所述比较器用于对所述模拟量与预设输入信号进行比较,根据比较结果输出数字量。具体地,逐次逼近逻辑电路提供实现模数转换过程的逻辑功能。逐次逼近模数转换装置对输入信号完成采样后,逐次逼近逻辑电路首先从电容阵列的最高位电容CN开始比较,调整CN接入电路的状态,然后根据比较器的输出结果,判定逐次逼近模数转换装置输出码的最高位的输出值(0或者1),并调整最高位电容CN接入电路的状态。最高位比较完成后,逐次逼近逻辑电路调整次高位电容CN-1接入电路的状态,然后根据比较器的输出结果,判定逐次逼近模数转换装置输出码的次高位的输出值(0或者1),并调整次高位电容CN-1接入电路的状态。以此类推,直至最低位C1,完成N位的比较,以及N位数字码的输出。
在图5和图9中,数模转换装置中的电容阵列包括电容C1至电容CM、电容CM+1至电容CN、缩放电容Ca。数模转换装置输出的模拟电压连接比较器的负端,比较器的正端连接输入基准电压VCM。逐次逼近逻辑电路、数模转换装置和比较器组成逐次逼近模数转换装置核。此外,逐次逼近模数转换装置还包括一个数字校准模块,其在逐次逼近模数转换装置正常工作时对逐次逼近模数转换装置的输出信号进行数字校准,以输出更加精确的数字信号。逐次逼近模数转换装置核与该数字校准模块组成逐次逼近模数转换装置整体芯片。
基于上述逐次逼近模数转换装置,本发明实施例提供的校准方法如图2所示,包括以下步骤:
步骤一:检测逐次逼近模数转换装置的输出信号,获得所述输出信号的DNL值;
本实施例中,DNL(Differential Nonlinearity,微分非线性)值是逐次逼近模数转换装置的基本指标之一,是指逐次逼近模数转换装置的实际步长减去理想步长后得到的最大正值和最小负值。其反映了逐次逼近模数转换装置的输出是否是线性的。DNL值可正可负,通常以LSB作为单位。1LSB就是指逐次逼近模数转换装置的一个理想步长,即,在理想情况下,逐次逼近模数转换装置的输入值每增加1LSB,输出码值就增加1,但在实际工作中不是这样的。实际应用中,逐次逼近模数转换装置的输入值可能由0增加到1.1LSB时,输出码值才由0变为1。那么由0变到1的过程,DNL=(1.1LSB-0)-1LSB=0.1LSB;逐次逼近模数转换装置的输入值由1.1LSB继续增加,当输入值增加到1.9LSB,输出码值由1变为2。那么,由1变到2时,DNL=(1.9LSB-1.1LSB)-1LSB=-0.2LSB,以此类推。从所有这些DNL中挑出最大正值和最小负值作为上述DNL值,该DNL值可以通过测量得到。
1LSB可以理解为一个固定的电压值,例如,如果1LSB=100uV,则,1.5LSB=1.5*100uV=150uV。
步骤二:判断所述DNL值是否满足预设条件;
本实施例中,判断所述DNL值是否满足预设条件即判断所述DNL值是否满足-1LSB≤DNL<1LSB,即上述预设条件为-1LSB≤DNL<1LSB,因为DNL值在该范围内(-1LSB≤DNL<1LSB)时,电容阵列单调,每一位电容权重在合理范围内,能够保证后续数字校准的有效性。
步骤三:若所述DNL值不满足所述预设条件,根据所述DNL值调整可调电容的电容值;其中,所述可调电容Cs1的一端与所述电容阵列连接,另一端接地,如图5、图6和图9所示。
循环执行步骤一至步骤三,直至所述DNL值满足所述预设条件。
其中,在上述步骤三中,根据所述DNL值调整可调电容Cs1的电容值,具体包括:根据所述DNL值调整预设控制信号值,获得调整后的控制信号值;根据所述调整后的控制信号值获得与所述调整后的控制信号值对应的预设电容值;将所述可调电容的电容值调整至与所述调整后的控制信号值对应的预设电容值。
本实施例中,上述控制信号值用Ctrim<2:0>来表示。Ctrim<2:0>专门用于控制可调电容Cs1的调整,即Cs1的电容取值,由Ctrim<2:0>信号控制。其中,<2:0>是总线的一种表示方法,表示Ctrim由3位组成,分别为Ctrim<2>,Ctrim<1>,Ctrim<0>。Ctrim<2>=1,表示Ctrim<2>接高电平;Ctrim<2>=0,表示Ctrim<2>接低电平。Ctrim<2:0>的不同值,对应不同的可调电容Cs1。Ctrim<2:0>初始值为010,对应的Cs1的初始值为单位电容C。两者的具体对应关系如下:
当Ctrim<2:0>=000时,Cs1=0;
当Ctrim<2:0>=001时,Cs1=0.5*C;
当Ctrim<2:0>=010时,Cs1=1*C;(默认状态或初始状态下)
当Ctrim<2:0>=011时,Cs1=1.5*C;
当Ctrim<2:0>=100时,Cs1=2*C。
本实施例所述的校准方法,实际上是对电容阵列的调整,具体是对数模转换装置中高段电容阵列的调整。该调整过程实际上是寻找最佳的Cs1的值的过程。
在对逐次逼近模数转换装置的电容阵列进行校准的过程中,本发明实施例的系统结构框图如图5所示,该系统结构框图包括待调整的逐次逼近模数转换装置和测试设备。测试设备的功能是,测出逐次逼近模数转换装置输出信号的DNL值;判定DNL和Ctrim值是否满足条件,并调整Ctrim值或者结束调整。
在进行权重调整时,任意波发生器产生的正弦波或者斜波作为输入信号,进入已关闭数字校准功能的逐次逼近模数转换装置整体芯片,然后由测试设备对逐次逼近模数转换装置的输出信号进行DNL检测,判定相关条件,调整Ctrim值,并发出继续下一次检测或者结束调整的命令。
本实施例所述的高段电容权重调整方法的原理如下:
根据DNL的定义以及测试方法可知,DNL的取值大于等于-1LSB,不会出现小于-1LSB的情况。
当DNL值大于+1LSB时,表明某位电容权重较大。当该位电容有效时,一个数字输出值表示多个模拟量。此时出现模拟量丢失,数字校准无法恢复丢失的模拟量,输出信号精度下降。
当DNL值出现-1LSB时,表明某位电容出现冗余,即表明某位电容权重较小。在冗余处,会出现连续的-1LSB数字串;冗余越大,出现的-1LSB串越长。当该位电容有效时,一个模拟量可以由多个数字输出值表示。此时,数字校准可以对这多个数字输出值进行校准,并输出更加精确的数字输出值,因此不影响输出信号精度。但如果冗余过大,会降低逐次逼近模数转换装置所允许的输入信号的最大幅值。
当DNL值在±1LSB之间时(不包含+1LSB和-1LSB),电容阵列单调,每一位电容权重在合理范围内,能够保证数字校准的有效性。即本发明实施例就是要根据不合理的DNL值调整Ctrim值,进而调整可调电容的值,进而使得逐次逼近模数转换装置输出信号的DNL值在此合理的范围内。
本实施例的高段电容权重调整方法是通过改变可调电容值Cs1,调整高段电容阵列的整体权重,将电容阵列中情况最差的电容权重调至某一范围。其调整原则和判断标准是:
(1)DNL值不能出现大于等于+1LSB的情况;
(2)DNL值在±1LSB之间(不包括+1LSB和-1LSB)是最好情况。
(3)如果无法满足条件(2),则在保证不出现大于等于+1LSB的情况下,使-1LSB串中“-1”的数量最少。此时是最佳冗余度。
本实施例在进行高段电容权重调整时,使用图5所示的调整系统,在调整期间,逐次逼近模数转换装置的数字校准功能关闭。
以下详细介绍高段电容权重的调整方法,如图3所示:
步骤1:对逐次逼近模数转换装置进行静态特性测试,并对其输出信号的DNL值进行分析。如果DNL的绝对值小于1LSB,表明电容阵列是单调的,无需再进行预处理,直接结束预处理。如果不满足该条件,则电容阵列需要按照以下方式处理:如果DNL绝对值大于等于1LSB,且DNL的最大值小于1LSB,则进入步骤2。如果DNL绝对值大于等于1LSB,且DNL的最大值大于等于1LSB,则进入步骤5。
步骤2:分析可知,DNL的最小值不会小于-1LSB。进入步骤2,说明DNL的最小值为-1LSB,高段电容阵列中存在冗余。即某一位电容的权重小于比其权重低的所有位权重之和。如果DNL值中存在连续的-1LSB,表示该处冗余较大,会造成输出精度下降。所以,需要增大可调电容Cs1的值,以增大高段电容阵列权重。具体调整方法如下:判断Ctrim<2:0>的值是否等于4(即二进制数100)。如果判断为真,则Cs1已调至最大值,无法继续进行调整,所以直接结束预处理。如果判断为假,则Cs1仍然存在调整空间。将Ctrim<2:0>值加一,进入步骤3。
步骤3:再次进行静态特性测试,并对DNL值进行分析。如果DNL的绝对值小于1LSB,表明电容阵列已满足条件,结束预处理进程。如果DNL绝对值大于等于1LSB,且DNL的最大值小于1LSB,则进入步骤2,继续对可调电容Cs1的值进行调整。如果DNL绝对值大于等于1LSB,且DNL的最大值大于等于1LSB,则进入步骤4。
步骤4:进入步骤4,表明对可调电容Cs1的值调整过大,需要退回前一次静态测试时的值。具体调整方法是:将Ctrim<2:0>减一并保存,结束预处理进程。此时的Ctrim<2:0>值即为逐次逼近模数转换装置在后续正常工作时所使用的值。
步骤5:进入步骤5,说明存在模拟量丢失的情况。高段电容阵列中,某一位电容的权重大于比其权重低的所有位权重之和。由于出现模拟量的丢失,数字校准无法对其进行还原,严重影响逐次逼近模数转换装置的精度。所以,需要减小可调电容Cs1的值,以减小高段阵列中电容的权重。具体调整方法如下:判断Ctrim<2:0>的值是否等于0(即二进制数000)。如果判断为真,则可调电容Cs1已调至最小值,无法继续进行调整,所以直接结束预处理进程。如果判断为假,则可调电容Cs1仍然存在调整空间。将Ctrim<2:0>值减一,进入步骤1,再次进行静态性能测试和分析。
经过调整后,得到的Ctrim<2:0>值所对应的Cs1值将作为逐次逼近模数转换装置后续正常工作时所使用的可调电容值。在可调范围内,调整后得到的Ctrim<2:0>值在保证没有模拟量丢失的前提下,尽可能选择合适的冗余量(该冗余量通过DNL值反映出来)。这样,在后续的数字校准中才能够有效地保证逐次逼近模数转换装置的输出精度。根据生产制造过程中电容的离散性特点可知,每颗芯片中的电容均存在差异,该调整方法可以为每颗芯片设置出最佳的冗余度,提高芯片的良率。
逐次逼近模数转换装置正常工作模式如图9所示。其中,数字校准模块使用失配误差转换的校准码,对逐次逼近模数转换装置的输出信号进行校准,并输出精确的输出信号。
需要说明的是,经处理后的电容阵列,即使DNL值在±1LSB之间,逐次逼近模数转换装置的输出精度仍然不够,必须经过数字校准才能达到所要求的精度。因此,本实施例所提出的校准方法是用在逐次逼近模数转换装置正常工作前,对电容阵列的预处理,使电容阵列能够满足后续的数字校准的要求,保证输出信号的精度。
可见,本实施例不是像现有技术那样对高段电容进行一位一位的校准,而是对高段电容整体进行调整,使高段电容阵列中的每一位电容权重都在特定范围内。尽可能地减小寄生和高段电容失配对数字校准的影响。由于不同的芯片的寄生和失配不同,所以每颗芯片最终得到的高段电容冗余度也将有所差异。该差异保证了芯片中数字校准的有效性。
根据DNL的定义,以及测试得到的DNL结果。如果DNL值最终在要求的范围内,则高段电容阵列中的每一位电容权重都会满足要求。这是因为,-1LSB≤DNL<1LSB,所以逐次逼近模数转换装置每一步的步长都大于等于0,且小于2LSB,这符合最初的设定,即上文所说的“特定范围”。
与上述实施方式相对应地,本发明还提供一种基于数据处理的模数转换装置的校准装置,所述模数转换装置为逐次逼近模数转换装置,所述逐次逼近模数转换装置包括:逐次逼近逻辑电路、数模转换装置和比较器;所述数模转换装置包括电容阵列,所述数模转换装置用于根据所述电容阵列中每位电容的当前接入状态输出对应的模拟量;所述逐次逼近逻辑电路用于控制所述电容阵列中每位电容的接入状态;所述比较器用于对所述模拟量与预设输入信号进行比较,根据比较结果输出数字量。如图4所示,所述装置包括:
检测单元201,用于检测所述逐次逼近模数转换装置的输出信号,获得所述输出信号的DNL值;
判断单元202,用于判断所述DNL值是否满足预设条件;
调整单元203,用于当所述DNL值不满足所述预设条件时,根据所述DNL值调整可调电容的电容值;其中,所述可调电容的一端与所述电容阵列连接,另一端接地;
循环驱动单元204,用于使所述检测单元201、所述判断单元202和所述调整单元203的功能循环实现,直至所述判断单元202判断所述DNL值满足所述预设条件。
进一步地,所述调整单元203包括:
第一调整子单元,用于根据所述DNL值调整预设控制信号值,获得调整后的控制信号值;
电容值获取单元,用于根据所述调整后的控制信号值获得与所述调整后的控制信号值对应的预设电容值;
第二调整子单元,用于将所述可调电容的电容值调整至与所述调整后的控制信号值对应的预设电容值。
上述装置的工作原理、工作流程等涉及具体实施方式的内容可参见本发明所提供的基于逐次逼近模数转换装置的校准方法的具体实施方式,此处不再对相同的技术内容进行详细描述。
与上述实施方式相对应地,本发明还提供一种基于数据处理的逐次逼近模数转换系统,所述系统包括:上述基于数据处理的模数转换装置的校准装置,以及存储器;所述存储器用于存储所述调整后的控制信号值,即存储调整后的Ctrim<2:0>值。
本实施例中,当权重调整完成后,将得到的Ctrim<2:0>值写入该存储器中,在逐次逼近模数转换装置正常工作时,由所述电容值获取单元从该存储器中读取该Ctrim<2:0>值,并由第二调整子单元调整可调电容至该Ctrim<2:0>值所对应的Cs1值。
本实施例中,如图7所示,所述可调电容Cs1包括:多个单位电容C,以及与每个单位电容C对应的第一开关3;每个所述第一开关3用于控制与其对应的单位电容C接入电路的状态,以调整所述可调电容Cs1的电容值。
优选地,如图8所示,所述可调电容Cs1由4个单位电容C和4个第一开关组成。
本系统的电容阵列优选地采用图6所示的分段电容阵列,图6中的电容阵列包括:缩放电容Ca、低段电容阵列1和高段电容阵列2;所述低段电容阵列1与所述高段电容阵列2通过缩放电容Ca连接;所述可调电容Cs1的一端连接于所述低段电容阵列1的低端,另一端接地。其中,低段电容阵列1包括电容C1至电容CM,高段电容阵列2包括电容CM+1至电容CN。如图6所示,第一寄生电容Cp1、第二寄生电容Cp2和第三寄生电容Cp3分别表示低段电容阵列1、高段电容阵列2、缩放电容Ca处存在的寄生电容。
本系统中,将上述基于模数转换装置的校准装置中的检测单元201、判断单元202和第一调整子单元封装,以形成测试设备,如图5所示;将所述电容值获取单元和所述第二调整子单元封装,以形成电容调整设备(图中未示出)。
其中,所述测试设备的输入端连接所述逐次逼近模数转换装置的输出端,所述测试设备的输出端连接所述存储器;所述存储器还连接所述电容调整设备的输入端;所述电容调整设备的输出端连接所述第一开关3,以控制所述第一开关3打开或闭合。
进一步地,为了操作方便,所述测试设备的输入端与所述逐次逼近模数转换装置的输出端之间、所述测试设备的输出端与所述存储器之间均设有第二开关(图中未示出)。所述第二开关用于当所述DNL值满足所述预设条件时,断开所述测试设备的输入端与所述逐次逼近模数转换装置的输出端之间的连接,和/或断开所述测试设备的输出端与所述存储器之间的连接,以使逐次逼近模数转换装置处于如图9所示的正常工作状态。
本实施例中,所述系统还包括:数字校准模块,用于当所述DNL值满足所述预设条件时,对所述逐次逼近模数转换装置的输出信号进行数字校准。即,该数字校准模块工作于对电容阵列进行调整以后,在逐次逼近模数转换装置正常工作时,对其输出信号进行数字校准。
本发明所述的基于数据处理的模数转换装置的校准方法、装置及系统,通过不断地调整与电容阵列连接的可调电容值,以使逐次逼近模数转换装置输出信号的DNL值满足预设条件。由于该DNL值能够反映电容阵列的每一位电容的权重是否处于合理的数值范围内,即反映电容阵列中是否存在电容权重过大或过小的情况,因此,能够通过将DNL值调整至预设条件来校准电容阵列,从而提高逐次逼近模数转换装置在正常工作时输出信号的精度。由于本发明没有改变现有的电容阵列的布局,即本发明是基于二进制权重的电容阵列对逐次逼近模数转换装置的输出精度进行校准,因此,电容之间能够保持很好的匹配性,避免了增加电容冗余位而造成的电容阵列面积增大、模数转换周期变长的技术问题。
以上结合附图详细描述了本发明实施例的可选实施方式,但是,本发明实施例并不限于上述实施方式中的具体细节,在本发明实施例的技术构思范围内,可以对本发明实施例的技术方案进行多种简单变型,这些简单变型均属于本发明实施例的保护范围。
另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合。为了避免不必要的重复,本发明实施例对各种可能的组合方式不再另行说明。
本领域技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序控制相关的硬件来完成,该程序存储在一个存储介质中,包括若干指令用以使得单片机、芯片或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
此外,本发明实施例的不同实施方式之间也可以进行任意组合,只要其不违背本发明实施例的思想,其同样应当视为本发明实施例所公开的内容。
Claims (10)
1.一种基于数据处理的模数转换装置的校准方法,所述模数转换装置为逐次逼近模数转换装置,所述模数转换装置包括:逐次逼近逻辑电路、数模转换装置和比较器;所述数模转换装置包括电容阵列,所述数模转换装置用于根据所述电容阵列中每位电容的当前接入状态输出对应的模拟量;所述逐次逼近逻辑电路用于控制所述电容阵列中每位电容的接入状态;所述比较器用于对所述模拟量与预设输入信号进行比较,根据比较结果输出数字量;其特征在于,所述方法包括:
步骤一:检测所述模数转换装置的输出信号,获得所述输出信号的DNL值;
步骤二:判断所述DNL值是否满足预设条件;
步骤三:若所述DNL值不满足所述预设条件,根据所述DNL值调整可调电容的电容值;其中,所述可调电容的一端与所述电容阵列连接,另一端接地;
循环执行步骤一至步骤三,直至所述DNL值满足所述预设条件。
2.根据权利要求1所述的基于数据处理的模数转换装置的校准方法,其特征在于,所述根据所述DNL值调整可调电容的电容值,包括:
根据所述DNL值调整预设控制信号值,获得调整后的控制信号值;
根据所述调整后的控制信号值获得与所述调整后的控制信号值对应的预设电容值;
将所述可调电容的电容值调整至与所述调整后的控制信号值对应的预设电容值。
3.一种基于数据处理的模数转换装置的校准装置,所述模数转换装置为逐次逼近模数转换装置,所述模数转换装置包括:逐次逼近逻辑电路、数模转换装置和比较器;所述数模转换装置包括电容阵列,所述数模转换装置用于根据所述电容阵列中每位电容的当前接入状态输出对应的模拟量;所述逐次逼近逻辑电路用于控制所述电容阵列中每位电容的接入状态;所述比较器用于对所述模拟量与预设输入信号进行比较,根据比较结果输出数字量;其特征在于,所述装置包括:
检测单元,用于检测所述模数转换装置的输出信号,获得所述输出信号的DNL值;
判断单元,用于判断所述DNL值是否满足预设条件;
调整单元,用于当所述DNL值不满足所述预设条件时,根据所述DNL值调整可调电容的电容值;其中,所述可调电容的一端与所述电容阵列连接,另一端接地;
循环驱动单元,用于使所述检测单元、所述判断单元和所述调整单元的功能循环实现,直至所述判断单元判断所述DNL值满足所述预设条件。
4.根据权利要求3所述的基于数据处理的模数转换装置的校准装置,其特征在于,所述调整单元包括:
第一调整子单元,用于根据所述DNL值调整预设控制信号值,获得调整后的控制信号值;
电容值获取单元,用于根据所述调整后的控制信号值获得与所述调整后的控制信号值对应的预设电容值;
第二调整子单元,用于将所述可调电容的电容值调整至与所述调整后的控制信号值对应的预设电容值。
5.一种基于数据处理的逐次逼近模数转换系统,其特征在于,所述系统包括:权利要求4所述的基于数据处理的模数转换装置的校准装置,以及存储器;
所述存储器用于存储所述调整后的控制信号值。
6.根据权利要求5所述的基于数据处理的逐次逼近模数转换系统,其特征在于,所述可调电容包括:多个单位电容,以及与每个单位电容对应的第一开关;每个所述第一开关用于控制与其对应的单位电容接入电路的状态,以调整所述可调电容的电容值。
7.根据权利要求5或6所述的基于数据处理的逐次逼近模数转换系统,其特征在于,所述电容阵列包括:缩放电容、低段电容阵列和高段电容阵列;所述低段电容阵列通过所述缩放电容连接所述高段电容阵列;所述可调电容的一端与所述低段电容阵列的低端连接,另一端接地。
8.根据权利要求6所述的基于数据处理的逐次逼近模数转换系统,其特征在于,将所述检测单元、所述判断单元和所述第一调整子单元封装,以形成测试设备;将所述电容值获取单元和所述第二调整子单元封装,以形成电容调整设备;
所述测试设备的输入端连接所述模数转换装置的输出端,所述测试设备的输出端连接所述存储器;所述存储器还连接所述电容调整设备的输入端;
所述电容调整设备的输出端连接所述第一开关,以控制所述第一开关打开或闭合。
9.根据权利要求8所述的基于数据处理的逐次逼近模数转换系统,其特征在于,所述测试设备的输入端与所述模数转换装置的输出端之间、所述测试设备的输出端与所述存储器之间均设有第二开关;
所述第二开关用于当所述DNL值满足所述预设条件时,断开所述测试设备的输入端与所述模数转换装置的输出端之间的连接,和/或断开所述测试设备的输出端与所述存储器之间的连接。
10.根据权利要求8所述的基于数据处理的逐次逼近模数转换系统,其特征在于,所述系统还包括:
数字校准模块,用于当所述DNL值满足所述预设条件时,对所述模数转换装置的输出信号进行数字校准。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011212875.XA CN112383307B (zh) | 2020-11-03 | 2020-11-03 | 基于数据处理的模数转换装置的校准方法、装置及系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011212875.XA CN112383307B (zh) | 2020-11-03 | 2020-11-03 | 基于数据处理的模数转换装置的校准方法、装置及系统 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112383307A true CN112383307A (zh) | 2021-02-19 |
CN112383307B CN112383307B (zh) | 2022-02-01 |
Family
ID=74578703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011212875.XA Active CN112383307B (zh) | 2020-11-03 | 2020-11-03 | 基于数据处理的模数转换装置的校准方法、装置及系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112383307B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102859882A (zh) * | 2010-04-22 | 2013-01-02 | 德州仪器公司 | 具有积分非线性度校正的逐次逼近寄存器模拟/数字转换器 |
CN103475373A (zh) * | 2013-09-02 | 2013-12-25 | 深圳市汇顶科技股份有限公司 | 一种分段电容阵列结构数模转换器 |
CN104779954A (zh) * | 2015-04-13 | 2015-07-15 | 浙江大学 | 逐次逼近型模数转换器及其基于误码检测的数字校正方法 |
US20170250699A1 (en) * | 2016-02-26 | 2017-08-31 | Texas Instruments Deutschland Gmbh | Capacitor Order Determination in An Analog-to-Digital Converter |
CN108155909A (zh) * | 2017-11-20 | 2018-06-12 | 灿芯创智微电子技术(北京)有限公司 | 一种电容分段结构逐次逼近型模数转换器 |
-
2020
- 2020-11-03 CN CN202011212875.XA patent/CN112383307B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102859882A (zh) * | 2010-04-22 | 2013-01-02 | 德州仪器公司 | 具有积分非线性度校正的逐次逼近寄存器模拟/数字转换器 |
CN103475373A (zh) * | 2013-09-02 | 2013-12-25 | 深圳市汇顶科技股份有限公司 | 一种分段电容阵列结构数模转换器 |
CN104779954A (zh) * | 2015-04-13 | 2015-07-15 | 浙江大学 | 逐次逼近型模数转换器及其基于误码检测的数字校正方法 |
US20170250699A1 (en) * | 2016-02-26 | 2017-08-31 | Texas Instruments Deutschland Gmbh | Capacitor Order Determination in An Analog-to-Digital Converter |
CN107135000A (zh) * | 2016-02-26 | 2017-09-05 | 德克萨斯仪器德国股份有限公司 | 模数转换器中的电容器顺序确定 |
CN108155909A (zh) * | 2017-11-20 | 2018-06-12 | 灿芯创智微电子技术(北京)有限公司 | 一种电容分段结构逐次逼近型模数转换器 |
Also Published As
Publication number | Publication date |
---|---|
CN112383307B (zh) | 2022-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9106246B2 (en) | Successive approximation register analog-to-digital converter and associated control method | |
JP3059497B2 (ja) | アナログ信号を複数ビットで構成されるデジタル値に変換する回路及び方法 | |
US8599059B1 (en) | Successive approximation register analog-digital converter and method for operating the same | |
US8665125B2 (en) | Electronic device and method for measuring differential non-linearity (DNL) of an SAR ADC | |
US5870041A (en) | Analog-to-digital converter with digital compensation | |
KR20020008198A (ko) | A/d-변환기의 정적 에러 정정 | |
CN109150183B (zh) | 基于亚稳态检测的sar-adc的电容失配校准方法 | |
US9432037B2 (en) | Apparatus and method for analog-digital converting | |
US7075465B2 (en) | Comparator offset calibration for A/D converters | |
WO2011133193A1 (en) | Successive approximation register analog-to-digital converter with integral non-linearity correction | |
CN107346975B (zh) | 一种sar型adc的高精度校准装置 | |
US6404375B1 (en) | System and method of selecting and using bit testing sequences during successive approximation for calibrating an analog-to-digital converter | |
CN110649924A (zh) | 一种逐次逼近型模数转换器的数字自校准装置及方法 | |
CN109802678B (zh) | 逐次逼近模数转换器及其数字校准方法和装置 | |
EP3607659B1 (en) | Successive approximation register (sar) analog to digital converter (adc) dynamic range extension | |
CN112383307B (zh) | 基于数据处理的模数转换装置的校准方法、装置及系统 | |
JP2013172296A (ja) | 逐次比較型adc及び逐次比較型adcのテスト方法 | |
CN110535467B (zh) | 逐步逼近型模数转换装置的电容阵列校准方法和装置 | |
US6292125B1 (en) | Digital-to-analog converter using weights stored in a weight table | |
CN115940948A (zh) | 模数转换器的校准方法、存储介质、校准装置以及芯片 | |
US11128311B1 (en) | Analog-to-digital converting system and method with offset and bit-weighting correction mechanisms | |
CN110299918B (zh) | 分割电容镜像搜索的模数转换器校准方法 | |
US10447289B1 (en) | Analog-to-digital converter noise reduction techniques | |
CN109802674B (zh) | 逐次逼近模数转换器及其数字校准方法和装置 | |
CN115940949B (zh) | 分裂电容结构逐次逼近模数转换器校准电路及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |