CN112379615B - 对开入回路总线收发器芯片故障进行检测的电路及方法 - Google Patents
对开入回路总线收发器芯片故障进行检测的电路及方法 Download PDFInfo
- Publication number
- CN112379615B CN112379615B CN202011166855.3A CN202011166855A CN112379615B CN 112379615 B CN112379615 B CN 112379615B CN 202011166855 A CN202011166855 A CN 202011166855A CN 112379615 B CN112379615 B CN 112379615B
- Authority
- CN
- China
- Prior art keywords
- open
- bus transceiver
- loop bus
- transceiver chip
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24036—Test signal generated by microprocessor, for all I-O tests
Abstract
本发明涉及一种对开入回路总线收发器芯片故障进行检测的电路及方法，高电平置位电路和低电平置位电路的输入端连接主控单元，输出端连接开入回路总线收发器芯片的各个输入端，高电平置位电路和低电平置位电路分别在主控单元的控制下将开入回路总线收发器芯片的输入端置位为高电平和低电平；主控单元控制所述开入回路总线收发器芯片的使能端，采集开入回路总线收发器芯片的输出电平，判断开入回路总线收发器是否存在故障，以及故障类型。本发明通过对开入数据总线电路增加检测电路，实现对8位总线收发器芯片故障的实时检测，快速发现故障并及时告警，避免因为误报或不报开入造成的严重后果。
Description
技术领域
本发明涉及继电保护装置信号处理技术领域，尤其涉及一种对开入回路总线收发器芯片故障进行检测的电路及方法。
背景技术
在继电保护装置的信号处理中，数量较多的开关量输入信号通常由8位总线收发器芯片设计开入数据总线电路以节省主控单元主控芯片的外设端口资源。开关量输入信号在继电保护的状态量监视和保护逻辑判定中起到重要的数据支撑作用，这对开入回路传输的开入信号的准确性提出了高要求。如果8位总线收发器芯片出现故障，造成开关量输入状态出错，误报开入动作，将造成严重后果。
如何对总线收发器芯片故障进行检测，是本领域亟待解决的技术问题。
发明内容
针对开入数据总线收发器芯片故障检测的问题，本发明提供一种对开入回路总线收发器芯片故障进行检测的电路及方法，通过对开入数据总线电路增加检测电路，实现对8位总线收发器芯片故障的实时检测，快速发现故障并及时告警，避免因为误报或不报开入造成的严重后果。
为达到上述目的，本发明提供了一种对开入回路总线收发器芯片故障进行检测的电路，包括高电平置位电路、低电平置位电路以及主控单元；
所述高电平置位电路和所述低电平置位电路的输入端连接所述主控单元，输出端连接开入回路总线收发器芯片的各个输入端；当需要强制开入复位时，高电平置位电路在主控单元的控制下将开入回路总线收发器芯片的输入端置位为高电平；当需要强制开入动作时，低电平置位电路在主控单元的控制下将开入回路总线收发器芯片的输入端置位为低电平；
所述主控单元控制所述开入回路总线收发器芯片的使能端，采集所述开入回路总线收发器芯片各个输出端的输出电平，判断开入回路总线收发器是否存在故障，以及故障类型。
进一步地，所述开入回路总线收发器芯片在使能状态下，输出端与对应的输入端输入信号的逻辑电平一致；所述开入回路总线收发器芯片在非使能状态下，各个输出端为高阻状态；各个输出端分别通过上拉电阻连接电源。
进一步地，所述高电平置位电路包括第一非门和若干第一二极管；所述第一非门的输入端连接所述主控单元的高电平置位电路控制输出端，所述第一非门的输出端连接每个第一二极管的正极，每个第一二极管的负极经串联电阻连接对应的开入回路总线收发器芯片的输入端；当高电平置位电路控制输出端输出为低电平时，所述高电平置位电路将开入回路总线收发器芯片的输入端置位为高电平。
进一步地，所述低电平置位电路包括第二非门和若干第二二极管；所述第二非门的输入端连接所述主控单元的低电平置位电路输出端，所述第二非门的输出端连接每个第二二极管的负极，每个第二二极管的正极经串联电阻连接对应的开入回路总线收发器芯片的输入端；当低电平置位电路控制输出端输出为高电平时，所述低电平置位电路将开入回路总线收发器芯片的输入端钳位为低电平。
进一步地，所述主控单元控制，判断开入回路总线收发器发生故障后，输出报警信号，故障类型及故障位置。
进一步地，主控单元控制开入回路总线收发器芯片处于非使能状态，如果所述开入回路总线收发器芯片的任一输出端输出为低电平，则判断开入回路总线收发器芯片的输出端对地短路；如果所述开入回路总线收发器芯片的输出端输出均为高电平，则判断开入回路总线收发器芯片的输出端未发生对地短路。
进一步地，主控单元控制开入回路总线收发器芯片处于使能状态，主控单元控采集所述开入回路总线收发器芯片的输出电平，如果为高电平，则控制低电平置位电路输出低电平，高电平置位电路不输出；如果所述开入回路总线收发器芯片的任一输出端输出均为高电平，则判断所述开入回路总线收发器芯片输出断路、输入对电源端短路或输出对电源端短路。
进一步地，主控单元控制开入回路总线收发器芯片处于使能状态，主控单元控采集所述开入回路总线收发器芯片的输出电平，如果为低电平，则控制高电平置位电路输出高电平，低电平置位电路不输出；如果所述开入回路总线收发器芯片的任一输出端输出均为低电平，则判断所述开入回路总线收发器芯片输出端对地短路。
本发明另一方面提供一种使用所述的对开入回路总线收发器芯片故障进行检测的电路进行开入回路总线收发器芯片故障检测的方法，包括：
(1)主控单元控制开入回路总线收发器芯片处于非使能状态，如果所述开入回路总线收发器芯片的任一输出端输出为低电平，则判断开入回路总线收发器芯片的输出端对地短路；否则进入步骤(2)；
(2)主控单元控制开入回路总线收发器芯片处于使能状态，主控单元控采集所述开入回路总线收发器芯片的输出电平，如果为高电平，则控制低电平置位电路输出低电平，高电平置位电路不输出；如果所述开入回路总线收发器芯片的任一输出端输出均为高电平，则判断所述开入回路总线收发器芯片输出断路、输入对电源端短路或输出对电源端短路；否则进入步骤(3)；
(3)主控单元控制开入回路总线收发器芯片处于使能状态，主控单元控采集所述开入回路总线收发器芯片的输出电平，如果为低电平，则控制高电平置位电路输出高电平，低电平置位电路不输出；如果所述开入回路总线收发器芯片的任一输出端输出均为低电平，则判断所述开入回路总线收发器芯片输出端对地短路；否则判断开入回路总线收发器正常。
进一步地，主控单元控制，判断开入回路总线收发器发生故障后，输出报警信号，故障类型及故障位置。
本发明的上述技术方案具有如下有益的技术效果：
(1)本发明通过对开入数据总线电路增加检测电路，实现对8位总线收发器芯片故障的实时检测，快速发现故障并及时告警，避免因为误报或不报开入造成的严重后果。
(2)本发明设置高电平置位电路和低电平置位电路分别对开入回路总线收发器芯片的输入端置位，实现了对开入回路总线收发器芯片输入端信号的控制，又避免了正常工作时对开入回路总线收发器芯片的影响。
附图说明
图1是数据总线收发器芯片工作原理示意图；
图2总线收发器内部结构示意图；
图3为单路总线收发器故障检测电路原理示意图；
图4为8路总线收发器故障检测电路原理示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
以一路开关量输入为例。如图1所示，在以往的开入电路中，光耦OP1副边集电极通过电阻R4上拉，当开入信号未动作时，OP1副边不导通，KR1信号保持3.3V高电平；当开入信号动作时，OP1副边导通，KR1变为低电平。由主控单元控制输出总线收发器U2的片选信号CS1，当CS1低电平使能时，U2接收KR1电平状态并发送电平一致的DB0信号，主控单元接收DB0电平状态，当DB0为高电平即逻辑H时表示开入未动作，当DB0为低电平即逻辑L时表示开入动作；当CS1变为高电平时，U2发送端变为高阻。
上述开入电路的缺陷在于主控单元无法判断开入电路上的U2是否损坏，引起DB0电平与实际开入状态不符误报开入动作，进而造成严重后果。可以对图1所示的开入电路进行改进设计，提供主控单元对U2总线收发器是否损坏进行检测判断的电路，使主控单元及时告警。如图2所示，根据8位线总线收发器类芯片内部结构分析，U2存在输入管脚A1对GND或3.3VCC短路、输出管脚B1对GND或者3.3VCC短路以及A1与B1管脚之间断路这5种潜在的故障风险。
改进电路如图3所示，增加DB0信号的上拉电阻R3，增加高电平置位电路、低电平置位电路。所述高电平置位电路和所述低电平置位电路的输入端连接所述主控单元，输出端连接开入回路总线收发器芯片的各个输入端，高电平置位电路和低电平置位电路分别在主控单元的控制下将开入回路总线收发器芯片的输入端置位为高电平和低电平。高电平置位和低电平置位电路是由控制单元控制输出的屏蔽外部开入回路开入信号的电路结构，高电平置位表示强制开入复归；低电平置位表示强制开入动作。
高电平置位电路包括非门U4和二极管D3；非门U4的输入端连接主控单元的高电平置位电路控制输出端，非门U4的输出端连接二极管D3的正极，二极管D3的负极经串联电阻连接对应的开入回路总线收发器芯片的输入端；当高电平置位电路控制输出端输出为低电平时，所述高电平置位电路将开入回路总线收发器芯片的输入端置位为高电平。
低电平置位电路包括非门U3和若干第二二极管；非门U3的输入端连接所述主控单元的低电平置位电路输出端，非门U3的输出端连接二极管D2的负极，每个二极管D2的正极经串联电阻连接对应的开入回路总线收发器芯片的输入端；当低电平置位电路控制输出端输出为高电平时，所述低电平置位电路将开入回路总线收发器芯片的输入端钳位为低电平。
增加主控单元MCU控制输出的KRDZ_JC即开入动作检测信号和KRFG_JC即开入复归检测信号，分别驱动非门U3和U4发送检测电平，增加连接KR1信号与U3和U4输出端的二极管D2和D3，将正常开入信号、开入动作检测和开入复归检测相互隔离，避免相互之间造成干扰。增加串联电阻R12避免3.3VCC与GND短路。
具体电路设计原理如下：
(1)主控单元不输出CS1使能低电平，U2输出端管脚B1不发送开入状态，主控单元监视DB0电平状态。
若DB0为逻辑L，主控单元监视CS1逻辑H和DB0逻辑L,作出管脚B1对GND短路故障(DB0逻辑L不变)的判断，立即发出开入电路故障告警。
若DB0为逻辑H，主控单元监视CS1逻辑H和DB0逻辑H，排除上述故障可能。进行下一步检测。
(2)主控单元输出CS1使能低电平，管脚B1发送开入状态，主控单元监视DB0电平状态。
若DB0为逻辑H，则主控单元需要判断原因是否为U2输入管脚A1与输出管脚B1断路、A1或者B1对3.3VCC短路(DB0逻辑H不变)造成U2无法接收和发送开入状态。主控单元发送开入动作检测信号KRDZ_JC高电平，驱动U3输出低电平，若存在上述故障，则DB0保持逻辑H，主控单元监视CS1逻辑L、KRDZ_JC逻辑H和DB0逻辑H，作出U2输入输出断路或A1、B1对3.3VCC短路故障的判断，立即发出开入电路故障告警；若无上述故障，则DB0逻辑H由正常的开入未动作造成，此时D2两端形成正向压降导通，KR1变为低电平，DB0变为逻辑L，主控单元监视CS1逻辑L、KRDZ_JC逻辑H和DB0逻辑L，排除上述故障可能，进行下一步检测。
若DB0为逻辑L，则主控单元需要判断原因是否为U2输入管脚A1对GND短路(DB0逻辑L不变)造成U2误发开入动作信号。主控单元发出开入复归检测信号KRFG_JC低电平，驱动U4输出高电平，若存在上述故障，则DB0保持逻辑L，主控单元监视CS1逻辑L、KRFG_JC逻辑L和DB0逻辑L，作出U2输入管脚A1对GND短路故障的判断，立即发出开入电路故障告警；若无上述故障，则DB0逻辑L为正常开入动作造成，则U4输出高电平,D3两端形成正向压降导通，使A1管脚变为高电平，DB0变为逻辑H，主控单元监视CS1逻辑L、KRFG_JC逻辑L和DB0逻辑H。检测开入回路功能正常。
该开入回路总线收发器故障检测电路的检测步骤判断表如表1所示：
表1
该开入回路总线收发器故障检测电路可以扩展其他7位收发回路进行同步检测。其原理如图4所示。开入回路总线收发器芯片的每个输出端均经上拉电阻连接电源。开入回路总线收发器芯片的每个输入端均连接串联电阻，分别经二极管连接非门U2，经反向二极管连接非门U3。开入回路总线收发器每路的检测方法相同，主控芯片在每一步操作后，分别检测开入回路总线收发器每个输出端的信号，逐一判断。
主控芯片可以定位故障发生在开入回路总线收发器的具体那一路，也就是具体个输入端或哪个输出端，可以输出报警信号的同时，输出信号所在的具体输入端或输出端。
综上所述，本发明涉及一种对开入回路总线收发器芯片故障进行检测的电路及方法，高电平置位电路和低电平置位电路的输入端连接主控单元，输出端连接开入回路总线收发器芯片的各个输入端，高电平置位电路和低电平置位电路分别在主控单元的控制下将开入回路总线收发器芯片的输入端置位为高电平和低电平；主控单元控制所述开入回路总线收发器芯片的使能端，采集开入回路总线收发器芯片的输出电平，判断开入回路总线收发器是否存在故障，以及故障类型。本发明通过对开入数据总线电路增加检测电路，实现对8位总线收发器芯片故障的实时检测，快速发现故障并及时告警，避免因为误报或不报开入造成的严重后果。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改例。
Claims (8)
1.一种对开入回路总线收发器芯片故障进行检测的电路，其特征在于，包括高电平置位电路、低电平置位电路以及主控单元；
所述高电平置位电路和所述低电平置位电路的输入端连接所述主控单元，输出端连接开入回路总线收发器芯片的各个输入端；当需要强制开入复位时，高电平置位电路在主控单元的控制下将开入回路总线收发器芯片的输入端置位为高电平；当需要强制开入动作时，低电平置位电路在主控单元的控制下将开入回路总线收发器芯片的输入端置位为低电平；
所述主控单元控制所述开入回路总线收发器芯片的使能端，采集所述开入回路总线收发器芯片各个输出端的输出电平，判断开入回路总线收发器是否存在故障，以及故障类型；
所述开入回路总线收发器芯片在使能状态下，输出端与对应的输入端输入信号的逻辑电平一致；所述开入回路总线收发器芯片在非使能状态下，各个输出端为高阻状态；各个输出端分别通过上拉电阻连接电源；
所述高电平置位电路包括第一非门和若干第一二极管；所述第一非门的输入端连接所述主控单元的高电平置位电路控制输出端，所述第一非门的输出端连接每个第一二极管的正极，每个第一二极管的负极经串联电阻连接对应的开入回路总线收发器芯片的输入端；当高电平置位电路控制输出端输出为低电平时，所述高电平置位电路将开入回路总线收发器芯片的输入端置位为高电平。
2.根据权利要求1所述的对开入回路总线收发器芯片故障进行检测的电路，其特征在于，所述低电平置位电路包括第二非门和若干第二二极管；所述第二非门的输入端连接所述主控单元的低电平置位电路输出端，所述第二非门的输出端连接每个第二二极管的负极，每个第二二极管的正极经串联电阻连接对应的开入回路总线收发器芯片的输入端；当低电平置位电路控制输出端输出为高电平时，所述低电平置位电路将开入回路总线收发器芯片的输入端钳位为低电平。
3.根据权利要求2所述的对开入回路总线收发器芯片故障进行检测的电路，其特征在于，所述主控单元控制，判断开入回路总线收发器发生故障后，输出报警信号，故障类型及故障位置。
4.根据权利要求1至2之一所述的对开入回路总线收发器芯片故障进行检测的电路，其特征在于，主控单元控制开入回路总线收发器芯片处于非使能状态，如果所述开入回路总线收发器芯片的任一输出端输出为低电平，则判断开入回路总线收发器芯片的输出端对地短路；如果所述开入回路总线收发器芯片的输出端输出均为高电平，则判断开入回路总线收发器芯片的输出端未发生对地短路。
5.根据权利要求4所述的对开入回路总线收发器芯片故障进行检测的电路，其特征在于，主控单元控制开入回路总线收发器芯片处于使能状态，主控单元采集所述开入回路总线收发器芯片的输出电平，如果为高电平，则控制低电平置位电路输出低电平，高电平置位电路不输出；如果所述开入回路总线收发器芯片的任一输出端输出均为高电平，则判断所述开入回路总线收发器芯片输出断路、输入对电源端短路或输出对电源端短路。
6.根据权利要求5所述的对开入回路总线收发器芯片故障进行检测的电路，其特征在于，主控单元控制开入回路总线收发器芯片处于使能状态，主控单元采集所述开入回路总线收发器芯片的输出电平，如果为低电平，则控制高电平置位电路输出高电平，低电平置位电路不输出；如果所述开入回路总线收发器芯片的任一输出端输出均为低电平，则判断所述开入回路总线收发器芯片输出端对地短路。
7.一种使用权利要求1-6之一所述的对开入回路总线收发器芯片故障进行检测的电路进行开入回路总线收发器芯片故障检测的方法，其特征在于，包括：
(1)主控单元控制开入回路总线收发器芯片处于非使能状态，如果所述开入回路总线收发器芯片的任一输出端输出为低电平，则判断开入回路总线收发器芯片的输出端对地短路；否则进入步骤(2)；
(2)主控单元控制开入回路总线收发器芯片处于使能状态，主控单元采集所述开入回路总线收发器芯片的输出电平，如果为高电平，则控制低电平置位电路输出低电平，高电平置位电路不输出；如果所述开入回路总线收发器芯片的任一输出端输出均为高电平，则判断所述开入回路总线收发器芯片输出断路、输入对电源端短路或输出对电源端短路；否则进入步骤(3)；
(3)主控单元控制开入回路总线收发器芯片处于使能状态，主控单元采集所述开入回路总线收发器芯片的输出电平，如果为低电平，则控制高电平置位电路输出高电平，低电平置位电路不输出；如果所述开入回路总线收发器芯片的任一输出端输出均为低电平，则判断所述开入回路总线收发器芯片输出端对地短路；否则判断开入回路总线收发器正常。
8.根据权利要求7所述的故障检测的方法，其特征在于，主控单元控制，判断开入回路总线收发器发生故障后，输出报警信号，故障类型及故障位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011166855.3A CN112379615B (zh) | 2020-10-27 | 2020-10-27 | 对开入回路总线收发器芯片故障进行检测的电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011166855.3A CN112379615B (zh) | 2020-10-27 | 2020-10-27 | 对开入回路总线收发器芯片故障进行检测的电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112379615A CN112379615A (zh) | 2021-02-19 |
| CN112379615B true CN112379615B (zh) | 2022-05-20 |
Family
ID=74576686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011166855.3A Active CN112379615B (zh) | 2020-10-27 | 2020-10-27 | 对开入回路总线收发器芯片故障进行检测的电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112379615B (zh) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201156717Y (zh) * | 2008-01-11 | 2008-11-26 | 西安理工大学 | 基于dsp的双微机励磁调节器故障检测及自动切换装置 |
| CN100576120C (zh) * | 2008-01-15 | 2009-12-30 | 常州市第八纺织机械有限公司 | 经编机实时双总线控制方法 |
| CN101284636A (zh) * | 2008-05-23 | 2008-10-15 | 杭州爱知工程车辆有限公司 | 高空作业车智能控制系统、高空作业车及其控制方法 |
| CN101793938A (zh) * | 2010-03-30 | 2010-08-04 | 哈尔滨工业大学 | 逆变器功率管开路故障的在线检测装置及检测方法 |
| JP2015121478A (ja) * | 2013-12-24 | 2015-07-02 | ルネサスエレクトロニクス株式会社 | 故障検出回路及び故障検出方法 |
| CN104901289B (zh) * | 2015-04-27 | 2017-12-08 | 浙江三蒙电气科技有限公司 | 一种自动监测运行故障的电路保护装置 |
| TW201712543A (zh) * | 2015-09-29 | 2017-04-01 | 鴻海精密工業股份有限公司 | 伺服器故障檢測裝置及方法 |
| CN108983078B (zh) * | 2017-05-31 | 2020-11-17 | 许继集团有限公司 | 一种继电器匹配电阻选择装置和方法 |
| CN110323774B (zh) * | 2019-07-04 | 2020-11-13 | 许继电气股份有限公司 | 一种直流线路故障重启方法、vsc控制方法与装置 |
| CN111624916A (zh) * | 2020-06-02 | 2020-09-04 | 徐州重型机械有限公司 | 一种功能安全型数字量输入采集电路及其采集、诊断方法 |
-
2020
- 2020-10-27 CN CN202011166855.3A patent/CN112379615B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112379615A (zh) | 2021-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102890235B (zh) | 一种故障检测方法及装置 | |
| CN102315966B (zh) | 一种业务单板、以及故障检测及上报方法和系统 | |
| CN101236433A (zh) | 基于硬件冗余的高可靠a/d采集系统及故障检测方法 | |
| CN112217702B (zh) | 级联式主从模块的自动编址方法及主控模块、从控模块 | |
| WO2022142528A1 (zh) | 一种功能安全的开关量输出模块和诊断处理方法 | |
| CN105259863A (zh) | 一种plc温备份冗余方法及系统 | |
| CN108107866B (zh) | 一种具有动态诊断故障能力的高速脉冲量采集电路 | |
| CN201994717U (zh) | 向断路器控制单元智能供电的控制装置 | |
| CN112379615B (zh) | 对开入回路总线收发器芯片故障进行检测的电路及方法 | |
| CN104331061A (zh) | 配网终端装置核心板的测试方法及其测试装置 | |
| CN102148529A (zh) | 向断路器控制单元智能供电的控制装置及其控制方法 | |
| CN110324067B (zh) | 一种电力线通信故障检测电路及检测装置 | |
| CN100452599C (zh) | 检测电源模块输出端短路的保护方法 | |
| US8289030B2 (en) | Reliable signaling of fault conditions in battery systems with series-connected cells | |
| CN111948575A (zh) | 电流互感器二次侧中性线断线检测方法及装置 | |
| CN213181884U (zh) | 故障检测装置 | |
| CN211206662U (zh) | 一种网络化高压大功率脉冲电容器系统运行状态监控装置 | |
| CN108594055B (zh) | 一种高压连接器连接状态检测电路 | |
| CN109557390B (zh) | 一种离散量输出接口的自检测电路 | |
| CN113364253A (zh) | 一种变频器的主控板的控制装置、方法和变频器 | |
| CN109687396B (zh) | 一种igbt短路保护电路及其实现方法 | |
| CN220359142U (zh) | 一种对inter x86平台fusa信号快速可靠的响应电路 | |
| CN112485656B (zh) | 一种继电器出口回路双光耦自检系统及自检方法 | |
| CN214539915U (zh) | 数字量输入状态自检电路 | |
| CN114184893B (zh) | 一种电力电子变流器及其故障管理方法和系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |