CN112363974B - 一种可编程状态机的控制方法及系统 - Google Patents

一种可编程状态机的控制方法及系统 Download PDF

Info

Publication number
CN112363974B
CN112363974B CN202011034141.7A CN202011034141A CN112363974B CN 112363974 B CN112363974 B CN 112363974B CN 202011034141 A CN202011034141 A CN 202011034141A CN 112363974 B CN112363974 B CN 112363974B
Authority
CN
China
Prior art keywords
information
state
line
state machine
line information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011034141.7A
Other languages
English (en)
Other versions
CN112363974A (zh
Inventor
徐进
张炜
王胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Silicon Chang Communication Technology Co ltd
Original Assignee
Qingdao Silicon Chang Communication Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Silicon Chang Communication Technology Co ltd filed Critical Qingdao Silicon Chang Communication Technology Co ltd
Priority to CN202011034141.7A priority Critical patent/CN112363974B/zh
Publication of CN112363974A publication Critical patent/CN112363974A/zh
Application granted granted Critical
Publication of CN112363974B publication Critical patent/CN112363974B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/76Architectures of general purpose stored program computers
    • G06F15/78Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G06F15/7817Specially adapted for signal processing, e.g. Harvard architectures
    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0426Programming the control sequence
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Signal Processing (AREA)
  • Computing Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Programmable Controllers (AREA)

Abstract

本发明涉及通信技术领域,尤其涉及一种可编程状态机的控制方法及系统,其中,包括:步骤S1、将每个状态中复数行状态信息转换为二进制码,并将二进制码输入存储器内;步骤S2、通过一状态机控制器读取存储器内的二进制码对应的当前状态的首行信息,以及首行信息之后的第二行信息;步骤S3、判断第二行信息中的输入条件判断信息是否满足,并在判断结果为满足时,则状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息。有益效果:使得状态机根据目标状态地址信息进行跳转,输出当前状态中的首行信息,无要软件干预,仅使用纯硬件方式来提升状态机的灵活性以及可扩展性,且与传统状态机的实现方式兼容,符合状态机的特性。

Description

一种可编程状态机的控制方法及系统
技术领域
本发明涉及通信技术领域,尤其涉及一种可编程状态机的控制方法及系统。
背景技术
状态机是硬件实现方法中,常见的手段之一,随着技术发展,基于ASIC(Application Specific Integrated Circuit专用集成芯片)或FPGA(FieldProgrammable Gate Array现场可编逻辑门阵列)的硬件设计的规模以及较高的复杂度,对状态机所实现的模组的功能、规模以及灵活性等的要求也越来越高。
现有技术中,采用的是基于RTL(register-transfer level寄存器转换级电路)的状态机实现方法,其基于固定的输入条件进行判断,确定状态机的跳转路径,并输出固定的信号,其总体功能完全固化,当设计需求发生变更时,状态机的设计也必须进行变更,不仅延长了设计周期,且在设计需求不完全确定,或者系统参数不太确定的情况下,所涉及的模组,仍然存在较大的不能满足应用要求的风险。因此,针对上述问题,成为本领域技术人员亟待解决的难题。
发明内容
针对现有技术中存在的上述问题,现提供一种可编程状态机的控制方法及系统。
具体技术方案如下:
本发明提供一种可编程状态机的控制方法,预先设计一状态机,所述状态机包括至少一个状态,每个所述状态包括复数行状态信息,复数行所述状态信息中除首行信息之后的其他行信息均包括输入条件判断信息和目标状态地址信息,其中,包括:
步骤S1、将每个所述状态中复数行所述状态信息转换为一二进制码,并将所述二进制码输入一存储器内;
步骤S2、通过一状态机控制器读取所述存储器内的所述二进制码对应的当前所述状态的首行信息,以及所述首行信息之后的第二行信息;
步骤S3、判断所述第二行信息中的所述输入条件判断信息是否满足,并在判断结果为满足时,则所述状态机根据所述第二行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息。
优选的,于所述步骤S3中,在所述判断结果为不满足时,所述步骤S3包括:
步骤S30、判断所述第二行信息是否为当前所述状态的最后一行信息,
若是,则所述状态机控制器重新读取当前所述状态中的所述首行信息以及所述第二行信息,且所述状态机根据所述第二行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息;
若否,则所述状态机控制器读取所述存储器内的所述二进制码对应的当前所述状态的所述第二行信息之后的下一行信息,随后转入步骤S31;
步骤S31、判断所述第二行信息之后的下一行信息中的所述输入条件判断信息是否满足,并在判断为满足时,则所述状态机根据所述第二行信息之后的下一行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息。
优选的,于所述步骤S1中,通过一转换脚本,将每个所述状态中复数行所述状态信息转换为所述二进制码。
优选的,所述首行信息包括目标状态数量、输入参数类型、输入参数数值、输出参数控制信息以及输出指令控制信息。
优选的,所述存储器为RAM存储器。
优选的,所述输入条件判断信息为所述状态机跳转的输入信号。
本发明还提供一种可编程状态机的控制系统,预先设计一状态机,所述状态机包括至少一个状态,每个所述状态包括复数行状态信息,复数行所述状态信息中除首行信息之后的其他行信息均包括输入条件判断信息和目标状态地址信息,其中,采用如上述所述的控制方法,所述控制系统包括:
一转换模块,用于将每个所述状态中复数行所述状态信息转换为一二进制码,并将所述二进制码输入一存储器内;
一读取模块,连接所述转换模块,用于通过一状态机控制器读取所述存储器内的所述二进制码对应的当前所述状态的首行信息,以及所述首行信息之后的第二行信息;
一判断模块,连接所述读取模块,用于判断所述第二行信息中的所述输入条件判断信息是否满足,并在判断结果为满足时,则所述状态机根据所述第二行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息。
优选的,所述判断模块包括:
一第一判断单元,用于判断所述第二行信息中的所述输入条件判断信息是否满足,输出所述判断结果;
一跳转单元,连接所述第一判断单元,用于所述状态机根据所述判断结果以及所述第二行信息中的所述目标状态地址信息进行跳转,并输出当前所述状态中的所述首行信息。
优选的,在所述判断结果为不满足时,判断模块包括:
一第二判断单元,用于判断所述第二行信息是否为对应的所述状态的最后一行信息,在判断出所述第二行信息为当前所述状态的最后一行信息时,所述状态机控制器重新读取当前所述状态中的所述首行信息以及所述第二行信息,且所述状态机根据所述第二行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息;
在判断出所述第二行信息不为当前所述状态的最后一行信息时,则所述状态机控制器读取所述存储器内的所述二进制码对应的当前所述状态的所述第二行信息之后的下一行信息;
一第三判断单元,连接所述第二判断单元,用于判断出所述第二行信息之后的下一行信息中的所述输入条件判断信息满足时,所述状态机根据所述第二行信息之后的下一行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息。
上述技术方案具有如下优点或有益效果:通过状态机控制器读取存储器内的二进制码对应的状态的首行信息以及首行信息之后的第二行信息,在判断第二行信息中的输入条件判断满足时,使得状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息,无要软件干预,仅使用纯硬件方式来提升状态机的灵活性以及可扩展性,且与传统状态机的实现方式兼容,符合状态机的特性,并当设计需求变更时,无需更换状态机的设计。
附图说明
参考所附附图,以更加充分的描述本发明的实施例。然而,所附附图仅用于说明和阐述,并不构成对本发明范围的限制。
图1为本发明的实施例的控制方法的步骤图;
图2为本发明的实施例的控制方法的S3步骤图;
图3为本发明的实施例的控制系统的原理框图;
图4为本发明的实施例的控制系统的一种判断模块框图;
图5为本发明的实施例的控制系统的另一种判断模块框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
本发明提供一种可编程状态机的控制方法,预先设计一状态机,状态机包括至少一个状态,每个状态包括复数行状态信息,复数行状态信息中除首行信息之后的其他行信息均包括输入条件判断信息和目标状态地址信息,其中,如图1所示,包括:
步骤S1、将每个状态中复数行状态信息转换为一二进制码,并将二进制码输入一存储器内;
步骤S2、通过一状态机控制器读取存储器内的二进制码对应的当前状态的首行信息,以及首行信息之后的第二行信息;
步骤S3、判断第二行信息中的输入条件判断信息是否满足,并在判断结果为满足时,则状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息。
本实施例中,预先设计状态机,该状态机中包括有一个或多个状态,其中每个状态包括有若干行状态信息。
将上述每个状态中的若干行状态信息转换为机器可识别的二进制码,并将该二进制码写入存储器内,进一步通过状态机控制器读取存储器内的首行信息,以及首行信息之后的第二行信息。
进一步地,在判断出上述第二行信息中的输入条件判断信息可以满足状态机的跳转时,可使得状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息,无要软件干预,仅使用纯硬件方式来提升状态机的灵活性以及可扩展性,且与传统状态机的实现方式兼容,符合状态机的特性,并当设计需求变更时,无需更换状态机的设计。
另外,需要说明的是,在上述状态机对当前状态进行跳转并输出相应的首行信息之后,进入新的状态后,则状态机控制器通过上述控制方法继续读取存储器内其它状态中的状态信息,直到状态机对所有的状态全部跳转完成以及输出每个状态所对应的首行信息。
在一种较优的实施例中,于步骤S3中,在判断结果为不满足时,如图2所示,步骤S3包括:
步骤S30、判断第二行信息是否为当前状态的最后一行信息,
若是,则状态机控制器重新读取当前状态中的首行信息以及第二行信息,且状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息;
若否,则状态机控制器读取存储器内的二进制码对应的当前状态的第二行信息之后的下一行信息,随后转入步骤S31;
步骤S31、判断第二行信息之后的下一行信息中的输入条件判断信息是否满足,并在判断为满足时,则状态机根据第二行信息之后的下一行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息。
具体的,当上述技术方案中的判断结果为不满足状态机的跳转时,则进一步判断出上述第二行信息已经是当前状态的最后一行信息,那么此时状态机的回到当前状态的首行,状态控制器重新读取当前状态中的首行信息以及第二行信息,且也重新判断第二行信息中的输入条件判断信息是否满足状态机的跳转,若满足时,则状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息;若不满足时,状态控制器再一次重新读取当前状态中的首行信息以及第二行信息,直到状态机控制器产生超时现象,此时状态机还是根据第二行信息中的目标状态地址信息进行跳转,并输出当前状态中的首行信息。
进一步的,若判断出第二行信息不是当前状态的最后一行信息时,则状态机控制器读取存储器内的二进制码对应的当前状态的第二行信息之后的下一行信息,且进一步判断出第二行信息之后的下一行信息中的输入条件判断信息满足状态机的跳转时,则状态机根据第二行信息之后的下一行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息。
在一种较优的实施例中,于步骤S1中,通过一转换脚本,将每个状态中复数行状态信息转换为二进制码。
具体的,上述技术方案中,可通过一种专用的转换脚本将每个状态中复数行状态信息转换为二进制码。
在一种较优的实施例中,首行信息包括目标状态数量、输入参数类型、输入参数数值、输出参数控制信息以及输出指令控制信息。
在一种较优的实施例中,存储器为RAM存储器。
具体的,上述技术方案中的存储器为RAM存储器,以作为状态机的实际载体,且该RAM存储器中的内容可配置。
在一种较优的实施例中,输入条件判断信息为状态机跳转的输入信号。
具体的,上述技术方案中的输入条件判断信息为状态机跳转的输入信号,即状态机根据该输入信号选择跳转还是不跳转。
本发明还提供一种可编程状态机的控制系统,预先设计一状态机,所述状态机包括至少一个状态,每个所述状态包括复数行状态信息,复数行所述状态信息中除首行信息之后的其他行信息均包括输入条件判断信息和目标状态地址信息,其中,采用如上述所述的控制方法,如图3所示,控制系统包括:
一转换模块1,用于将每个状态中复数行状态信息转换为一二进制码,并将二进制码输入一存储器内;
一读取模块2,连接转换模块1,用于通过一状态机控制器读取存储器内的二进制码对应的当前状态的首行信息,以及首行信息之后的第二行信息;
一判断模块3,连接读取模块2,用于判断第二行信息中的输入条件判断信息是否满足,并在判断结果为满足时,则状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息。
本实施例中,预先设计状态机,该状态机中包括有一个或多个状态,其中每个状态包括有若干行状态信息。
将上述每个状态中的若干行状态信息转换为机器可识别的二进制码,并将该二进制码写入存储器内,进一步通过状态机控制器读取存储器内的首行信息,以及首行信息之后的第二行信息。
进一步地,在判断出上述第二行信息中的输入条件判断信息可以满足状态机的跳转时,可使得状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息,无要软件干预,仅使用纯硬件方式来提升状态机的灵活性以及可扩展性,且与传统状态机的实现方式兼容,符合状态机的特性,并当设计需求变更时,无需更换状态机的设计。
另外,需要说明的是,在上述状态机对当前状态进行跳转并输出相应的首行信息之后,进入新的状态后,则状态机控制器通过上述控制方法继续读取存储器内其它状态中的状态信息,直到状态机对所有的状态全部跳转完成以及输出每个状态所对应的首行信息。
在一种较优的实施例中,如图4所示,判断模块3包括:
一第一判断单元30,用于判断第二行信息中的输入条件判断信息是否满足,输出判断结果;
一跳转单元31,连接第一判断单30元,用于状态机根据判断结果以及第二行信息中的目标状态地址信息进行跳转,并输出当前状态中的首行信息。
具体的,本实施例中,在判断出上述第二行信息中的输入条件判断信息可以满足状态机的跳转时,可使得状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息,无要软件干预,仅使用纯硬件方式来提升状态机的灵活性以及可扩展性,且与传统状态机的实现方式兼容,符合状态机的特性,并当设计需求变更时,无需更换状态机的设计。
在一种较优的实施例中,如图5所示,在判断结果为不满足时,判断模块包括:
一第二判断单元32,用于判断第二行信息是否为对应的状态的最后一行信息,在判断出第二行信息为当前状态的最后一行信息时,状态机控制器重新读取当前状态中的首行信息以及第二行信息,且状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息;
在判断出第二行信息不为当前状态的最后一行信息时,则状态机控制器读取存储器内的二进制码对应的当前状态的第二行信息之后的下一行信息;
一第三判断单元33,连接第二判断单元32,用于判断出第二行信息之后的下一行信息中的输入条件判断信息满足时,状态机根据第二行信息之后的下一行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息。
具体的,当上述技术方案中的判断结果为不满足状态机的跳转时,则进一步判断出上述第二行信息已经是当前状态的最后一行信息,那么此时状态机的回到当前状态的首行,状态控制器重新读取当前状态中的首行信息以及第二行信息,且也重新判断第二行信息中的输入条件判断信息是否满足状态机的跳转,若满足时,则状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息;若不满足时,状态控制器再一次重新读取当前状态中的首行信息以及第二行信息,直到状态机控制器产生超时现象,此时状态机还是根据第二行信息中的目标状态地址信息进行跳转,并输出当前状态中的首行信息。
进一步的,若判断出第二行信息不是当前状态的最后一行信息时,则状态机控制器读取存储器内的二进制码对应的当前状态的第二行信息之后的下一行信息,且进一步判断出第二行信息之后的下一行信息中的输入条件判断信息满足状态机的跳转时,则状态机根据第二行信息之后的下一行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息。
上述技术方案具有如下优点或有益效果:通过状态机控制器读取存储器内的二进制码对应的状态的首行信息以及首行信息之后的第二行信息,在判断第二行信息中的输入条件判断满足时,使得状态机根据第二行信息中的目标状态地址信息进行跳转,以输出当前状态中的首行信息,无要软件干预,仅使用纯硬件方式来提升状态机的灵活性以及可扩展性,且与传统状态机的实现方式兼容,符合状态机的特性,并当设计需求变更时,无需更换状态机的设计。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。

Claims (9)

1.一种可编程状态机的控制方法,预先设计一状态机,所述状态机包括至少一个状态,每个所述状态包括复数行状态信息,复数行所述状态信息中除首行信息之后的其他行信息均包括输入条件判断信息和目标状态地址信息,其特征在于,包括:
步骤S1、将每个所述状态中复数行所述状态信息转换为一二进制码,并将所述二进制码输入一存储器内;
步骤S2、通过一状态机控制器读取所述存储器内的所述二进制码对应的当前所述状态的首行信息,以及所述首行信息之后的第二行信息;
步骤S3、判断所述第二行信息中的所述输入条件判断信息是否满足,并在判断结果为满足时,则所述状态机根据所述第二行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息;
所述步骤S3中,若判断所述第二行信息中的所述输入条件判断信息不满足时,进一步判断所述第二行信息是否为当前所述状态的最后一行信息;
在所述第二行信息为当前所述状态的最后一行信息时,所述状态机控制器重新读取当前状态的所述首行信息和所述第二行信息,并重新判断所述第二行信息中的所述输入条件判断信息是否满足,直到判断结果为满足或者状态机控制器产生超时现象时,所述状态机根据所述第二行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息。
2.如权利要求1所述的控制方法,其特征在于,于所述步骤S3中,在所述判断结果为不满足时,所述步骤S3包括:
步骤S30、判断所述第二行信息是否为当前所述状态的最后一行信息,
若是,则所述状态机控制器重新读取当前所述状态中的所述首行信息以及所述第二行信息,且所述状态机根据所述第二行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息;
若否,则所述状态机控制器读取所述存储器内的所述二进制码对应的当前所述状态的所述第二行信息之后的下一行信息,随后转入步骤S31;
步骤S31、判断所述第二行信息之后的下一行信息中的所述输入条件判断信息是否满足,并在判断为满足时,则所述状态机根据所述第二行信息之后的下一行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息。
3.如权利要求1所述的控制方法,其特征在于,于所述步骤S1中,通过一转换脚本,将每个所述状态中复数行所述状态信息转换为所述二进制码。
4.如权利要求1所述的控制方法,其特征在于,所述首行信息包括目标状态数量、输入参数类型、输入参数数值、输出参数控制信息以及输出指令控制信息。
5.如权利要求1所述的控制方法,其特征在于,所述存储器为RAM存储器。
6.如权利要求1所述的控制方法,其特征在于,所述输入条件判断信息为所述状态机跳转的输入信号。
7.一种可编程状态机的控制系统,预先设计一状态机,所述状态机包括至少一个状态,每个所述状态包括复数行状态信息,复数行所述状态信息中除首行信息之后的其他行信息均包括输入条件判断信息和目标状态地址信息,其特征在于,采用如上述权利要求1-5任一所述的控制方法,所述控制系统包括:
一转换模块,用于将每个所述状态中复数行所述状态信息转换为一二进制码,并将所述二进制码输入一存储器内;
一读取模块,连接所述转换模块,用于通过一状态机控制器读取所述存储器内的所述二进制码对应的当前所述状态的首行信息,以及所述首行信息之后的第二行信息;
一判断模块,连接所述读取模块,用于判断所述第二行信息中的所述输入条件判断信息是否满足,并在判断结果为满足时,则所述状态机根据所述第二行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息。
8.如权利要求7所述的控制系统,其特征在于,所述判断模块包括:
一第一判断单元,用于判断所述第二行信息中的所述输入条件判断信息是否满足,输出所述判断结果;
一跳转单元,连接所述第一判断单元,用于所述状态机根据所述判断结果以及所述第二行信息中的所述目标状态地址信息进行跳转,并输出当前所述状态中的所述首行信息。
9.如权利要求7所述的控制系统,其特征在于,在所述判断结果为不满足时,判断模块包括:
一第二判断单元,用于判断所述第二行信息是否为对应的所述状态的最后一行信息,在判断出所述第二行信息为当前所述状态的最后一行信息时,所述状态机控制器重新读取当前所述状态中的所述首行信息以及所述第二行信息,且所述状态机根据所述第二行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息;
在判断出所述第二行信息不为当前所述状态的最后一行信息时,则所述状态机控制器读取所述存储器内的所述二进制码对应的当前所述状态的所述第二行信息之后的下一行信息;
一第三判断单元,连接所述第二判断单元,用于判断出所述第二行信息之后的下一行信息中的所述输入条件判断信息满足时,所述状态机根据所述第二行信息之后的下一行信息中的所述目标状态地址信息进行跳转,以输出当前所述状态中的所述首行信息。
CN202011034141.7A 2020-09-27 2020-09-27 一种可编程状态机的控制方法及系统 Active CN112363974B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011034141.7A CN112363974B (zh) 2020-09-27 2020-09-27 一种可编程状态机的控制方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011034141.7A CN112363974B (zh) 2020-09-27 2020-09-27 一种可编程状态机的控制方法及系统

Publications (2)

Publication Number Publication Date
CN112363974A CN112363974A (zh) 2021-02-12
CN112363974B true CN112363974B (zh) 2022-05-31

Family

ID=74508077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011034141.7A Active CN112363974B (zh) 2020-09-27 2020-09-27 一种可编程状态机的控制方法及系统

Country Status (1)

Country Link
CN (1) CN112363974B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113110882B (zh) * 2021-04-15 2023-02-28 山东英信计算机技术有限公司 一种fc驱动中管理fc端口运行的方法、装置和系统
CN113870926A (zh) * 2021-09-29 2021-12-31 深圳大普微电子科技有限公司 一种驱动信号生成方法、装置、设备及可读存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103853694A (zh) * 2012-12-04 2014-06-11 天津中兴软件有限责任公司 一种可重构状态机的实现方法
CN107133184A (zh) * 2017-06-06 2017-09-05 湖南中云飞华信息技术有限公司 可配置状态机的实现方法、可配置状态机及终端设备
CN110083406A (zh) * 2018-01-26 2019-08-02 广东亿迅科技有限公司 基于文本二维表格的状态机定义方法及其系统
CN111181784A (zh) * 2019-12-29 2020-05-19 北京浪潮数据技术有限公司 一种网口状态管理方法、状态机引擎装置、设备及介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10772101B2 (en) * 2015-12-08 2020-09-08 Huawei Technologies Co., Ltd. Systems and methods for determining air interface configuration
CN110032085B (zh) * 2019-03-28 2020-10-27 西安交通大学 一种适用于专用处理器的多调试模式电路及其监测仿真方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103853694A (zh) * 2012-12-04 2014-06-11 天津中兴软件有限责任公司 一种可重构状态机的实现方法
CN107133184A (zh) * 2017-06-06 2017-09-05 湖南中云飞华信息技术有限公司 可配置状态机的实现方法、可配置状态机及终端设备
CN110083406A (zh) * 2018-01-26 2019-08-02 广东亿迅科技有限公司 基于文本二维表格的状态机定义方法及其系统
CN111181784A (zh) * 2019-12-29 2020-05-19 北京浪潮数据技术有限公司 一种网口状态管理方法、状态机引擎装置、设备及介质

Also Published As

Publication number Publication date
CN112363974A (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN112363974B (zh) 一种可编程状态机的控制方法及系统
CN101098200B (zh) 一种实现可定制测试流程的方法
CN101237237B (zh) 使用滞后特性的单斜率模数转换器及模数转换方法
CN101221205B (zh) 数字芯片系统的模式控制方法
US6604232B2 (en) High-level synthesis method and storage medium storing the same
US5142355A (en) Edit control system for use in an image processing apparatus
CN107016223B (zh) 一种抗硬件木马芯片设计方法及系统
CN107239620B (zh) 一种抗硬件木马集成电路设计方法及系统
US7953898B2 (en) Apparatus and method for using expansion key in portable terminal
CN104462006A (zh) 系统级芯片中的多个处理器核间配置同步方法和设备
CN111988417B (zh) 物联网终端的通信控制方法
US20070296457A1 (en) Programmable Logic Circuit Control Apparatus, Programmable Logic Circuit Control Method and Program
CN102053815B (zh) 同步fifo电路系统
US7315933B2 (en) Re-configurable circuit and configuration switching method
CN113380767A (zh) 一种芯片版本号控制结构及方法
US20080037698A1 (en) Counter circuit and method of operating the same
CN110988657B (zh) 标准单元库的测试方法
CN112073070B (zh) 一种分时动态变换键位扫描方法及系统
JPH09252492A (ja) 複数のセンサ信号を多重化するセレクタとこれを制御する制御装置
US6430726B1 (en) Logic circuit synthesizing method and logic synthesizing system
CN115116495B (zh) 存储器
CN114089434B (zh) 一种单管脚输入读出电路组件及读出电路
CN117785733A (zh) 工作方法、控制芯片及控制系统
CN114428648A (zh) 测试工具低代码配置生成方法
US6134288A (en) Apparatus and method for generating a decoding clock signal in response to a period of write and read clock signals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant