CN112363354B - 阵列基板及显示面板 - Google Patents
阵列基板及显示面板 Download PDFInfo
- Publication number
- CN112363354B CN112363354B CN202011203863.0A CN202011203863A CN112363354B CN 112363354 B CN112363354 B CN 112363354B CN 202011203863 A CN202011203863 A CN 202011203863A CN 112363354 B CN112363354 B CN 112363354B
- Authority
- CN
- China
- Prior art keywords
- array substrate
- voltage dividing
- electrode
- layer
- disposed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 85
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000002161 passivation Methods 0.000 claims description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 239000004973 liquid crystal related substance Substances 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052733 gallium Inorganic materials 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 239000011787 zinc oxide Substances 0.000 claims description 4
- 238000000034 method Methods 0.000 abstract description 15
- 230000008569 process Effects 0.000 abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 abstract description 10
- 230000002093 peripheral effect Effects 0.000 abstract description 8
- 239000004020 conductor Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 description 13
- 239000000463 material Substances 0.000 description 12
- 238000012360 testing method Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
- H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种阵列基板，其上定义有位于显示区外围的非显示区，阵列基板包括衬底基板、设置于衬底基板上的有源层、设置于有源层上的公共走线、与公共走线同层设置的分压电极、以及桥接线，公共走线位于非显示区靠近显示区的一侧，有源层包括位于非显示区的凹槽，凹槽设置于公共走线和分压电极之间，桥接线连接公共走线和分压电极。通过将分压电极与外围的公共走线断开，在开/短路检测后，再通过桥接线将分压电极与外围的公共走线连接起来，能够防止导体状态的IGZO将分压电极与数据线连接，从而造成短路，进而消除分压电极短路的通路，从而使得IGZO型产品能够与a‑Si型产品共用相同的开/短路检测制程，无需更改检测设备或新增检测流程。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及显示面板。
背景技术
随着显示面板向大尺寸、高分辨率的需求方向发展，传统a-Si半导体材料已经无法满足高阶产品需求，目前在大尺寸显示产品应用较为广泛的材料为IGZO(铟镓锌氧化物)材料，但是由于IGZO材料的自身特点与a-Si制程不能完全兼容。例如在阵列基板的主动组件制程完成后，会对阵列基板进行电性检测，以确保主动组件阵列在制程过程中没有产生影响显示质量的缺陷，但是由于在主动组件制程完成后，IGZO为导电状态，且分压电极与外围的公共走线串接在一起，导致数据线与分压电极之间短路，在对IGZO型阵列基板进行开/短路检测(OST，Open/Short Test)过程中，设备检测不到任何信号，导致断路检测失效。
综上，现有的a-Si制程产品的开/短路检测设备不适用于IGZO制程产品，对于IGZO型阵列基板的断路检测失效。
发明内容
本发明实施例提供一种阵列基板及显示面板，以解决现有的a-Si型阵列基板的开/短路检测设备对IGZO型阵列基板进行开/短路检测失效的技术问题。
为解决上述问题，本发明提供的技术方案如下：
本发明实施例提供一种阵列基板，其上定义有显示区和设置于所述显示区外围的非显示区，所述阵列基板包括：衬底基板；设置于所述衬底基板上的有源层、设置于所述有源层上的公共走线、与所述公共走线同层设置的分压电极、以及设置于所述分压电极上的桥接线，所述公共走线位于所述非显示区靠近所述显示区的一侧，所述有源层包括位于所述非显示区的凹槽，所述凹槽设置于所述公共走线和所述分压电极之间，所述桥接线连接所述公共走线和所述分压电极。
在本发明的至少一种实施例中，所述阵列基板包括设置于所述分压电极上的像素电极。
在本发明的至少一种实施例中，所述桥接线与所述像素电极同层设置。
在本发明的至少一种实施例中，所述桥接线和所述分压电极之间还设置有钝化层。
在本发明的至少一种实施例中，所述钝化层包括设置于所述公共走线上的第一过孔和设置于所述分压电极上的第二过孔。
在本发明的至少一种实施例中，所述桥接线通过所述第一过孔与所述公共走线连接，所述桥接线通过所述第二过孔与所述分压电极连接。
在本发明的至少一种实施例中，所述钝化层覆盖所述公共走线的位于所述第一过孔外的部分、所述分压电极的位于所述第二过孔外的部分、以及所述有源层的所述凹槽。
在本发明的至少一种实施例中，所述钝化层与所述桥接线之间还设置有彩色滤光层。
在本发明的至少一种实施例中，所述有源层为铟镓锌氧化物膜层。
在本发明的至少一种实施例中，所述阵列基板包括第一金属层和设置于所述第一金属层上的第二金属层，所述公共走线和所述分压电极与所述第二金属层同层设置。
本发明实施例还提供一种显示面板，包括相对设置的阵列基板和彩膜基板、以及夹设于所述阵列基板和所述彩膜基板之间的液晶层，所述阵列基板为上述任一实施例所述的阵列基板。
本发明的有益效果为：通过将分压电极与外围的公共走线断开，在开/短路检测后，再通过桥接线将分压电极与外围的公共走线连接起来，能够防止导体状态的IGZO将分压电极与数据线连接，从而造成短路，进而消除分压电极短路的通路，本发明实施例提供的IGZO型产品能够与a-Si型产品的开/短路检测制程共用，无需更改检测设备或新增检测流程，也能够提升产品异常的检出能力和修补成功率。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中外围公共走线与分压电极的结构示意图；
图2为图1中A处的剖面结构示意图；
图3为本发明实施例的阵列基板的结构示意图；
图4为本发明实施例的阵列基板的又一结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图3和图4，本发明实施例提供一种阵列基板100，其上定义有显示区域和设置于所述显示区域外围的非显示区，所述阵列基板包括衬底基板10、有源层30、公共走线50、分压电极40、以及桥接线70。
所述有源层30设置于所述衬底基板10上，所述公共走线50和所述分压电极40设置于所述有源层30上，且所述公共走线50与所述分压电极同层设置，所述公共走线50位于所述非显示区靠近所述显示区的一侧，所述桥接线70设置于所述分压电极40上。
所述有源层30可为铟镓锌氧化物(IGZO)膜层，IGZO半导体材料相对于非晶硅(a-Si)材料具有更高的电子迁移率，能够提高显示面板的分辨率，适用于大尺寸的显示产品。在其他实施例中，所述有源层30可为其他具有相似性能的金属氧化物材料。
请参阅图1和图2，现有技术中，栅极绝缘层20’设置于衬底基板10’上，有源层30’设置于栅极绝缘层20’上，分压电极40’和公共走线50’设置于有源层30’上，钝化层60’覆盖分压电极40’和公共走线50’，现有技术一般将阵列基板上的分压电极40’直接串接到位于显示区域外围的公共走线50’上，通过公共走线50’连接分压电极40’使得面内的分压电极40’的电压更均一、稳定。但对于将IGZO型等金属氧化物半导体材料作为薄膜晶体管的有源层30’来说，在制备完分压电极40’与公共走线50’后需要进行开/短路测试，由于IGZO的导电性强，在完成薄膜晶体管器件制备后的有源层30’为导电状态，且分压电极40’与公共走线50’直接相连，此种设计会导致数据线与面内的分压电极40’短路，利用a-Si半导体型阵列基板的开/断路检测制程对上述设计的结构进行检测会出现开/短路检测失效，需要改机或新增检测流程。
本发明实施例针对上述问题，对阵列基板100的结构作出改件，以使得IGZO型阵列基板的开/短路检测能够与a-Si型阵列基板共用，无需改机或新增检测流程，提升产品异常检出能力和修补成功率。
具体地，请参阅图3，所述有源层30包括位于非显示区的凹槽31，所述凹槽设置于所述公共走线50和所述分压电极40之间。
通过在所述有源层30上开设凹槽31，将凹槽31两侧的有源层30断开，进而将凹槽31两侧的有源层30上方的公共走线50和分压电极40断开，使得在公共走线50和所述分压电极40制程完成后，在进行开短路检测时，避免分压电极40与数据线短路导通，进而能够避免开短路检测失效。
所述阵列基板100包括第一金属层和设置于所述第一金属层上的第二金属层，所述第一金属层和所述第二金属层用以形成薄膜晶体管的不同金属器件，例如，所述第一金属层可用于形成栅极、扫描线，所述第二金属层可用于形成数据线、源极、漏极等，但不以此为限。
在本实施例中，所述公共走线50和所述分压电极40可与所述第二金属层同层设置，即可利用所述第二金属层进行图案化工艺来同时形成所述公共走线50的图案和所述分压电极40的图案。
在第二金属层制程完成后，便可对阵列基板100进行开短路检测，此时由于凹槽31的存在，所述公共走线50与所述分压电极40是相互绝缘的，因此利用a-Si型阵列基板的开短路检测制程，便能对本发明实施例的阵列基板进行检测，不会影响其开短路检测。
请参阅图4，在进行开短路检测完毕后，可通过桥接线70来连接凹槽31两侧的公共走线50和分压电极40以实现电讯号连接。
所述阵列基板100还可包括设置于所述分压电极40上的像素电极。
所述桥接线70可与所述像素电极同层设置，经过同一道光罩工艺形成，以简化制程。
具体地，所述桥接线70可为透明的氧化铟锡(ITO)材料，通过整面沉积ITO材料，再经过图案化工艺形成所述桥接线70的图案和像素电极的图案。
一种实施例中，所述桥接线70与所述分压电极40之间还设置有钝化层60。
所述钝化层60用以保护利用所述第二金属层形成的器件，例如分压电极40、公共走线50、数据线、以及源极、漏极等。
请参阅图4，所述钝化层60可整面沉积于所述第二金属层上，所述钝化层60包括第一过孔61和第二过孔62，所述第一过孔61对应设置于所述公共走线50上，所述第二过孔62对应设置于所述分压电极40上。
所述第一过孔61露出所述公共走线50的部分表面，所述第二过孔露出所述分压电极40的部分表面，所述桥接线70通过所述第一过孔61与所述公共走线50连接，所述桥接线70通过所述第二过孔62与所述分压电极40连接，从而起到将公共走线50与所述分压电极40导通的作用。
所述钝化层60覆盖所述公共走线50的位于所述第一过孔61外的部分、所述分压电极40的位于所述第二过孔62外的部分、以及所述有源层30的所述凹槽31。
一种实施例中，所述阵列基板100为COA(Color Filter on Array，彩膜集成于阵列基板上)型阵列基板，即所述阵列基板100还包括彩色滤光层(图中未示出)。
具体地，所述彩色滤光层可设置于钝化层60与所述桥接线70之间，所述彩色滤光层上还可设置有机平坦层，所述桥接线70设置在所述有机平坦层上，所述有机平坦层用于提供一个平坦的表面。
所述栅极绝缘层20和所述钝化层60可为无机膜层，具体可为氮化硅、氧化硅中的任意一种或多种组合。
一种实施例中，阵列基板100包括多个子像素，所述子像素可为8畴像素结构，一个所述子像素包括主像素区和次像素区，所述像素电极包括主区像素电极和次区像素电极，所述分压电极40起到次像素区的分压作用。
基于上述实施例所述的阵列基板100，本发明实施例还提供一种显示面板，包括和上述任一实施例的阵列基板100、与阵列基板100相对设置的彩膜基板、以及夹设于所述阵列基板100和所述彩膜基板之间的液晶层，所述阵列基板100的结构可参考上述实施例描述，这里不再赘述。
当所述阵列基板100为COA型阵列基板时，所述彩膜基板上不再设置彩色滤光层；当所述阵列基板100上没有集成彩膜时，可在所述彩膜基板上设置色阻层以起到滤光作用。所述彩膜基板的其他结构可参考现有技术。
通过将分压电极与外围的公共走线断开，在开/短路检测后，再通过桥接线将分压电极与外围的公共走线连接起来，能够防止导体状态的IGZO将分压电极与数据线连接，从而造成短路，进而消除分压电极短路的通路，本发明实施例提供的IGZO型产品能够与a-Si型产品的开/短路检测制程共用，无需更改检测设备或新增检测流程，也能够提升产品异常的检出能力和修补成功率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本发明实施例所提供的一种阵列基板及显示面板进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，其上定义有显示区和设置于所述显示区外围的非显示区，所述阵列基板包括：
衬底基板；
有源层，设置于所述衬底基板上，所述有源层为铟镓锌氧化物；
公共走线，设置于所述有源层上，且位于所述非显示区靠近所述显示区的一侧；
分压电极，与所述公共走线同层设置；以及
桥接线，设置于所述分压电极上；其中，
所述有源层包括位于所述非显示区的凹槽，所述凹槽设置于所述公共走线和所述分压电极之间，所述桥接线在完成对所述阵列基板的开/短路检测后连接所述公共走线和所述分压电极。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括设置于所述分压电极上的像素电极。
3.根据权利要求2所述的阵列基板，其特征在于，所述桥接线与所述像素电极同层设置。
4.根据权利要求1所述的阵列基板，其特征在于，所述桥接线和所述分压电极之间还设置有钝化层。
5.根据权利要求4所述的阵列基板，其特征在于，所述钝化层包括设置于所述公共走线上的第一过孔和设置于所述分压电极上的第二过孔。
6.根据权利要求5所述的阵列基板，其特征在于，所述桥接线通过所述第一过孔与所述公共走线连接，所述桥接线通过所述第二过孔与所述分压电极连接。
7.根据权利要求6所述的阵列基板，其特征在于，所述钝化层覆盖所述公共走线的位于所述第一过孔外的部分、所述分压电极的位于所述第二过孔外的部分、以及所述有源层的所述凹槽。
8.根据权利要求4所述的阵列基板，其特征在于，所述钝化层与所述桥接线之间还设置有彩色滤光层。
9.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括第一金属层和设置于所述第一金属层上的第二金属层，所述公共走线和所述分压电极与所述第二金属层同层设置。
10.一种显示面板，包括相对设置的阵列基板和彩膜基板、以及夹设于所述阵列基板和所述彩膜基板之间的液晶层，其特征在于，所述阵列基板为权利要求1～9任意一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011203863.0A CN112363354B (zh) | 2020-11-02 | 2020-11-02 | 阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011203863.0A CN112363354B (zh) | 2020-11-02 | 2020-11-02 | 阵列基板及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112363354A CN112363354A (zh) | 2021-02-12 |
| CN112363354B true CN112363354B (zh) | 2023-07-25 |
Family
ID=74513326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011203863.0A Active CN112363354B (zh) | 2020-11-02 | 2020-11-02 | 阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112363354B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11846858B2 (en) * | 2021-06-21 | 2023-12-19 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5587591B2 (ja) * | 2008-11-07 | 2014-09-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP6331054B2 (ja) * | 2014-10-15 | 2018-05-30 | 株式会社Ｊｏｌｅｄ | 有機ｅｌ表示パネルの製造方法、有機ｅｌ表示パネル |
| CN104865763B (zh) * | 2015-06-12 | 2017-09-15 | 深圳市华星光电技术有限公司 | 阵列基板 |
| TWI694521B (zh) * | 2019-03-22 | 2020-05-21 | 友達光電股份有限公司 | 半導體結構及其製作方法 |
| CN110928090B (zh) * | 2019-12-11 | 2021-01-15 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板和液晶显示面板 |
| CN111103732B (zh) * | 2020-01-15 | 2022-08-23 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板母版 |
-
2020
- 2020-11-02 CN CN202011203863.0A patent/CN112363354B/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11846858B2 (en) * | 2021-06-21 | 2023-12-19 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Array substrate and display panel |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112363354A (zh) | 2021-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9171866B2 (en) | Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same | |
| CN104880871B (zh) | 显示面板和显示装置 | |
| US8218117B2 (en) | Liquid crystal display and method of manufacturing the same | |
| CN101788738B (zh) | 薄膜晶体管阵列基板、其制造方法、及液晶显示装置 | |
| US9229289B2 (en) | Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same | |
| CN104049429B (zh) | 一种像素结构及其制作方法 | |
| US11378853B2 (en) | Liquid crystal display panel and display device | |
| US7768618B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20080094559A1 (en) | In-plane switching mode liquid crystal display device and method of fabricating the same | |
| CN104049430B (zh) | 一种阵列基板、显示装置及其制造方法 | |
| KR20070111780A (ko) | 표시 기판, 이의 제조 방법 및 이를 갖는 액정표시장치 | |
| JP5302122B2 (ja) | 液晶表示パネル | |
| US20170285430A1 (en) | Array Substrate and Manufacturing Method Thereof, Display Panel and Display Device | |
| KR101622655B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| CN214375724U (zh) | 显示面板及电子设备 | |
| KR20000048089A (ko) | 액정 표시 장치 | |
| CN104007574A (zh) | 一种阵列基板、显示装置及其制造方法 | |
| US6801288B1 (en) | Liquid crystal display device | |
| CN104409462A (zh) | 阵列基板及其制造方法、显示装置 | |
| US10910411B2 (en) | Array substrate, manufacturing method thereof and display panel | |
| CN112363354B (zh) | 阵列基板及显示面板 | |
| CN106098709B (zh) | 阵列基板、显示装置 | |
| US11990482B2 (en) | Array substrate and electronic device | |
| CN115831978A (zh) | 阵列基板及其制备方法、显示面板 | |
| US6757033B2 (en) | Liquid crystal display device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |