CN112349662A - 半导体封装件 - Google Patents

半导体封装件 Download PDF

Info

Publication number
CN112349662A
CN112349662A CN202010306462.1A CN202010306462A CN112349662A CN 112349662 A CN112349662 A CN 112349662A CN 202010306462 A CN202010306462 A CN 202010306462A CN 112349662 A CN112349662 A CN 112349662A
Authority
CN
China
Prior art keywords
electronic component
heat
heat slug
slug
semiconductor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010306462.1A
Other languages
English (en)
Inventor
张丁睦
朴汉洙
赵显国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN112349662A publication Critical patent/CN112349662A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29194—Material with a principal constituent of the material being a liquid not provided for in groups H01L2224/291 - H01L2224/29191
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32058—Shape in side view being non uniform along the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32105—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/32106—Disposition relative to the bonding area, e.g. bond pad the layer connector connecting one bonding area to at least two respective bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种半导体封装件，所述半导体封装件包括：基板；电子组件，安装在所述基板的上表面上使得所述电子组件的下表面面对所述基板的上表面；散热块，设置在所述电子组件的上表面上使得所述散热块的下表面面对所述电子组件的上表面；结合材料，将所述散热块结合到所述电子组件的上表面；以及包封剂，所述散热块和所述电子组件嵌在所述包封剂中。所述散热块的在所述散热块的下表面的边缘与所述散热块的上表面的边缘之间延伸的侧表面与所述电子组件的上表面形成凹部。

Description

半导体封装件
本申请要求于2019年8月7日在韩国知识产权局提交的第10-2019-0096274号韩国专利申请的优先权的权益，所述韩国专利申请的全部公开内容出于所有目的通过引用被包含于此。
技术领域
本申请涉及一种半导体封装件。
背景技术
近来，由于电子组件(例如，集成电路(IC))的高性能，因此对于具有改善的散热性能的结构的半导体封装件的需求正逐渐增加。
利用具有高导热性的金属材料制成的散热块可通过结合材料结合到电子组件以提高电子组件的散热。然而，由于组件之间的热膨胀系数(CTE)中的差异，因此可能出现缺陷。
例如，由于包封剂、散热块和将散热块结合到电子组件的结合材料之间的热膨胀系数(CTE)的差异，在包封了电子组件和散热块的包封剂(例如，环氧树脂模制料(EMC))中可能出现裂纹。
发明内容
提供本发明内容以按照简化的形式对选择的构思进行介绍，并在下面的具体实施方式中进一步描述所述构思。本发明内容既不意在限定所要求保护的主题的关键特征或必要特征，也不意在用于帮助确定所要求保护的主题的范围。
在一个总体方面，一种半导体封装件包括：基板；电子组件，安装在所述基板的上表面上使得所述电子组件的下表面面对所述基板的上表面；散热块，设置在所述电子组件的上表面上使得所述散热块的下表面面对所述电子组件的上表面；结合材料，将所述散热块结合到所述电子组件的上表面；以及包封剂，所述散热块和所述电子组件嵌在所述包封剂中，其中，所述散热块的在所述散热块的下表面的边缘与所述散热块的上表面的边缘之间延伸的侧表面与所述电子组件的上表面形成凹部。
所述散热块的上表面的面积可大于所述散热块的下表面的面积。
所述散热块的所述侧表面可包括第一弯曲表面。
所述第一弯曲表面可沿弯曲向上的方向远离所述散热块的下表面的边缘延伸，并且可具有第一曲率半径，并且所述散热块的所述侧表面还可包括第二弯曲表面，所述第二弯曲表面从所述第一弯曲表面的上端沿弯曲向上的方向延伸到所述散热块的上表面的边缘，并且具有与所述第一曲率半径不同的第二曲率半径。
所述第一弯曲表面可沿弯曲向上的方向远离所述散热块的下表面的边缘延伸；并且所述散热块的所述侧表面还可包括从所述第一弯曲表面的上端沿倾斜向上的方向延伸到所述散热块的上表面的边缘的平坦表面，使得所述平坦表面相对于所述电子组件的上表面倾斜。
当从上方观察所述半导体封装件时，所述散热块的上表面的所述边缘可不突出超过所述电子组件的边缘。
所述半导体封装件还可包括设置在所述散热块的所述侧表面上的氧化物涂层。
所述包封剂可包括设置在所述散热块的上表面的上方的开口。
所述半导体封装件还可包括设置在所述开口中的传热构件，其中，所述传热构件可利用焊膏、金属膏和导电环氧树脂膏中的任意一种制成。
所述传热构件的下端可设置为与所述散热块的上表面接触。
所述散热块的上表面可与所述包封剂的上表面平齐，使得所述散热块的上表面暴露在所述包封剂的外部。
所述散热块可包括：主体，具有面对所述电子组件的上表面的下表面；以及多个散热突起，沿竖直向上的方向从所述主体的上表面延伸。
所述散热突起中的每个的上端部可通过所述包封剂的上表面突出，使得所述散热突起中的每个的所述上端部暴露于所述包封剂的外部。
所述散热块可利用铜、金、铝、镍、不锈钢或者铜、金、铝、镍和不锈钢中的至少两种的合金制成。
在另一总体方面，一种半导体封装件包括：基板；电子组件，安装在所述基板的上表面上使得所述电子组件的下表面面对所述基板的上表面；散热块，设置在所述电子组件的上表面上使得所述散热块的下表面面对所述电子组件的上表面；结合材料，将所述散热块结合到所述电子组件的上表面；以及包封剂，所述散热块和所述电子组件嵌在所述包封剂，其中，所述散热块的在所述散热块的下表面的边缘与所述散热块的上表面的边缘之间延伸的侧表面包括：第一弯曲表面，沿弯曲向上的方向远离所述散热块的下表面的边缘延伸；以及平坦表面，从所述第一弯曲表面的上端沿倾斜向上的方向延伸到所述散热块的上表面的边缘，使得所述平坦表面相对于所述电子组件的上表面倾斜。
所述散热块的上表面的面积可大于所述散热块的下表面的面积。
在另一总体方面，一种半导体封装件包括：基板；电子组件，安装在所述基板的上表面上使得所述电子组件的下表面面对所述基板的上表面；散热块，设置在所述电子组件的上表面上使得所述散热块的下表面面对所述电子组件的上表面；结合材料，设置为与所述散热块的侧表面和所述电子组件的上表面接触，并将所述散热块结合到所述电子组件的上表面；以及包封剂，所述电子组件、所述散热块和所述结合材料嵌在所述包封剂中，其中，当在与所述散热块的上表面垂直的方向上观察所述散热块时，所述散热块的上表面的边缘突出超过所述散热块的下表面的边缘。
所述散热块的所述侧表面可从所述散热块的下表面的边缘延伸到所述散热块的上表面的边缘，并且可包括：第一表面，沿第一方向延伸；以及第二表面，沿与所述第一方向不同的第二方向延伸。
所述散热块的所述侧表面可从所述散热块的下表面的边缘延伸到所述散热块的上表面的边缘，并且可包括：弯曲表面；以及平坦表面。
所述结合材料可设置为与所述散热块的所述侧表面的下部接触，并且所述包封剂可设置为与所述结合材料以及所述基板的所述侧表面的上部接触。
在另一总体方面，一种半导体封装件包括：基板；电子组件，安装在所述基板的上表面上使得所述电子组件的下表面面对所述基板的上表面；散热块，设置在所述电子组件的上表面上使得所述散热块的下表面面对所述电子组件的上表面；结合材料，设置为与所述散热块的侧表面和所述电子组件的上表面接触，并将所述散热块结合到所述电子组件的上表面；以及包封剂，所述电子组件、所述散热块和所述结合材料嵌在所述包封剂中，其中，所述包封剂的一部分设置在所述散热块的上端部与所述电子组件的上表面之间。
所述散热块的所述侧表面可与所述电子组件的上表面形成凹部，并且所述结合材料和所述包封剂的设置在所述散热块的所述上端部与所述电子组件的上表面之间的所述一部分可设置在所述凹部中。
所述散热块的所述侧表面可从所述散热块的下表面的边缘延伸到所述散热块的上表面的边缘，并且可包括：第一表面，沿第一方向延伸；以及第二表面，沿与所述第一方向不同的第二方向延伸。
所述散热块的所述侧表面可从所述散热块的下表面的边缘延伸到所述散热块的上表面的边缘，并且可包括：弯曲表面；以及平坦表面。
通过以下具体实施方式、附图和权利要求，其他特征和方面将是显而易见的。
附图说明
图1是示出半导体封装件的示例的示意性截面图。
图2是示出图1中示出的半导体封装件的散热块和传热构件的示例的平面图。
图3、图4和图5是示出在现有技术的半导体封装件中在散热块附近的包封剂中出现裂纹的示例的图像。
图6是示出散热块的另一示例的示意性截面图。
图7是示出散热块的其上没有形成氧化物涂层的表面的示例的图像。
图8是示出散热块的其上形成有氧化物涂层的表面的示例的图像。
图9是示出半导体封装件的另一示例的示意性截面图。
图10是示出图9中示出的半导体封装件的散热块和传热构件的示例的平面图。
图11是示出半导体封装件的另一示例的示意性截面图。
图12是示出半导体封装件的另一示例的示意性截面图。
图13是示出图12中示出的半导体封装件的散热块的示例的平面图。
图14是示出半导体封装件的另一示例的示意性截面图。
图15是示出半导体封装件的另一示例的示意性截面图。
图16是示出半导体封装件的另一示例的示意性截面图。
图17是示出散热块的另一示例的示意性截面图。
图18是示出散热块的另一示例的示意性截面图。
图19是示出散热块的另一示例的示意性截面图。
图20是示出散热块的另一示例的示意性截面图。
图21是示出散热块的另一示例的示意性截面图。
在整个附图和具体实施方式中，相同的附图标记表示相同的元件。为了清楚、说明和方便起见，附图可不按比例绘制，并且可夸大附图中元件的相对尺寸、比例和描绘。
具体实施方式
提供以下具体实施方式以帮助读者获得对在此描述的方法、设备和/或系统的全面理解。然而，在此描述的方法、设备和/或系统的各种变化、修改和等同物在理解本申请的公开内容之后将是显而易见的。例如，在此描述的操作的顺序仅仅是示例，并不限于在此阐述的顺序，而是除了必然以特定顺序发生的操作以外，可做出在理解本申请的公开内容之后将是显而易见的改变。此外，为了提高清楚性和简洁性，可省略本领域中已知的特征的描述。
在此描述的特征可按照不同的形式实施，并且将不被解释为限于在此描述的示例。更确切地说，已经提供了在此描述的示例仅为了示出实现在理解本申请的公开内容之后将是显而易见的在此描述的方法、设备和/或系统的许多可行方式中的一些可行方式。
在整个说明书中，当元件(诸如层、区域或基板)被描述为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时，其可直接“在”所述另一元件“上”、“连接到”所述另一元件或“结合到”所述另一元件，或者可存在介于它们之间的一个或更多个其他元件。相比之下，当元件被描述为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时，可不存在介于它们之间的其他元件。
如在此使用的，术语“和/或”包括相关所列项中的任意一项和任意两项或更多项的任意组合。
尽管在此可使用诸如“第一”、“第二”和“第三”的术语来描述各种构件、组件、区域、层或部分，但是这些构件、组件、区域、层或部分不受这些术语的限制。更确切地说，这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此，在不脱离示例的教导的情况下，在此描述的示例中所称的第一构件、第一组件、第一区域、第一层或第一部分也可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述，在此可使用诸如“在……上方”、“上部”、“在……下方”和“下部”的空间相关术语来描述如附图中所示的一个元件与另一元件的关系。这样的空间相关术语意在包含除了在附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则被描述为相对于另一元件位于“上方”或“上部”的元件于是将相对于另一元件位于“下方”或“下部”。因此，术语“在……上方”根据装置的空间方位而包含“在……上方”和“在……下方”两种方位。装置还可按照其他方式(例如，旋转90度或处于其他方位)定位，并将对在此使用的空间相关术语做出相应地解释。
在此使用的术语仅用于描述各种示例，并不用于限制本公开。除非上下文另有明确说明，否则单数形式也意在包括复数形式。术语“包括”、“包含”和“具有”列举存在所陈述的特征、数量、操作、构件、元件和/或它们的组合，但不排除存在或添加一个或更多个其他特征、数量、操作、构件、元件和/或它们的组合。
图1是示出半导体封装件的示例的示意性截面图，并且图2是示出图1中示出的半导体封装件的散热块和传热构件的示例的平面图。
参照图1和图2，半导体封装件100包括基板110、电子组件120、结合材料130、散热块140、包封剂150和传热构件160。
基板110具有平板形状并且包括至少一个绝缘层(未示出)和至少一个布线层(未示出)。绝缘层的材料可以是诸如环氧树脂的热固性树脂、诸如聚酰亚胺树脂的热塑性树脂、诸如热固性树脂或热塑性树脂与无机填料一起浸到芯材料(诸如玻璃纤维、玻璃布、玻璃织物)中的树脂(例如，半固化片、ABF(Ajinomoto Build-up Film)、FR-3或双马来酰亚胺三嗪(BT))。布线层的材料可以是铜(Cu)、铝(Al)、银(Ag)、锡(Sn)、金(Au)、镍(Ni)、铅(Pb)、钛(Ti)或者它们中的任意两种或更多种的合金。
作为示例，基板110可以是刚性印刷电路板、柔性印刷电路板或刚性-柔性印刷电路板。基板110可以是例如单层印刷电路板或多层印刷电路板。
基板110设置有连接到至少一个布线层的多个外部端子(未示出)。外部端子可以是焊球、导电凸块、引脚栅格阵列、引线栅格阵列、铜柱或者它们中的任意两种或更多种的任意组合。
彼此间隔开的多个天线112设置在基板110的下表面上。多个天线112可以是Wi-Fi天线、5G天线或任意其他类型的天线，并且可通过图案化工艺形成在基板110的下表面上。多个天线112可彼此连接。
电子组件120安装在基板110的上表面上。电子组件120通过连接构件102安装在基板110的上表面上。例如，焊球或铜柱可用作连接构件102。电子组件120可以是用于无线通信的射频集成电路(RFIC)。作为示例，电子组件120具有立方体形状。然而，电子组件120的形状不限于此，并且可根据期望改变。
结合材料130设置在电子组件120的上表面上。结合材料130将散热块140结合到电子组件120。结合材料130可以是导热粘合剂或具有改善的传热特性的热界面材料(TIM)。然而，结合材料130不限于此，结合材料130可包括导热化合物、导热胶和半固化片中的任意一种或者任意两种或更多种的任意组合。作为示例，结合材料130可通过使呈液态或膏形式的材料固化来形成。
散热块140通过结合材料130结合到电子组件120的上表面。散热块140散发从电子组件120传递到散热块140的热。例如，散热块140利用具有高导热性的铜(Cu)制成。然而，散热块140的材料不限于此，并且散热块140可利用金(Au)、铝(Al)、镍(Ni)、不锈钢，或者铜(Cu)、金(Au)、铝(Al)、镍(Ni)和不锈钢中的至少两种的合金制成。
散热块140的在散热块140的下表面的边缘与散热块140的上表面的边缘之间延伸的侧表面与基板110的上表面形成凹部。散热块140的上表面的面积大于散热块140的下表面的面积，使得散热块140的上表面的边缘突出超过散热块140的下表面的边缘。作为示例，散热块140的侧表面包括第一弯曲表面142和第二弯曲表面144，第一弯曲表面142沿弯曲向上的方向远离散热块140的下表面的边缘延伸并且具有第一曲率半径，第二弯曲表面144从第一弯曲表面142的上端沿弯曲向上的方向延伸到散热块140的上表面的边缘，并且第二弯曲表面144具有与第一曲率半径不同的第二曲率半径。
尽管在图1中未示出，但是散热块140的与电子组件120的上表面形成凹部的侧表面可沿着散热块140的整个周界延伸。散热块140的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
散热块140的侧表面与基板110的上表面形成凹部的一个结果是减少了对包封剂150的损坏。例如，由于散热块140的侧表面与基板110的上表面形成凹部，因此减少了由包封剂150中出现的裂纹导致的半导体封装件100中的缺陷的出现。这将在稍后进行详细描述。
散热块140向外突出不超过电子组件120的侧表面。更详细地，散热块140的上表面的边缘向外突出不超过电子组件120的侧表面。例如，当从上方观察半导体封装件100时，即当在垂直于散热块140的上表面的方向上从上方观察半导体封装件100时，散热块140的上表面的边缘没有突出超过电子组件120的上表面的边缘。例如，当从上方观察时，散热块140的上表面的边缘可与电子组件120的上表面的边缘对齐，或者可从电子组件120的上表面的边缘朝向散热块140的中心向内隔开。例如，散热块140可设置在由从电子组件120的侧表面向上延伸的平面所限定的空间内而不接触这些平面，或者散热块140的上表面的边缘可位于从电子组件120的侧表面向上延伸的一个或更多个平面中。
因此，防止了散热块140与安装在基板110上的位于电子组件120附近的其他组件干涉。
然而，散热块140的布置不限于上述布置，并且在特定情况下，散热块140的上端部可向外突出超过电子组件120的侧表面。作为示例，当诸如半导体芯片或无源组件的另一组件(未示出)设置在电子组件120的附近并且具有小于散热块140的上端部的高度的高度时，由于通过散热块140的侧表面与电子组件120的上表面形成的凹部可容纳设置在电子组件120附近的其他组件的上部，因此即使散热块140的上端部向外突出超过电子组件120的侧表面，在设置在电子组件120附近的其他组件与散热块140之间也不会存在干涉。
作为示例，当散热块140的厚度为300μm，设置在电子组件120附近的其他组件的上表面与电子组件120的上表面之间的竖直距离为160μm，并且散热块140的上端部向外突出超过电子组件120的侧表面时，因为通过散热块140的侧表面与电子组件120的上表面形成的凹部可容纳设置在电子组件120附近的其他组件的上部，所以在设置在电子组件120附近的其他组件与散热块140之间不会存在干涉。
此外，当散热块140的上端部向外突出超过电子组件120的侧表面时，散热块140的上端部的体积增大。因此，改善了散热块140的散热效率。
电子组件120和散热块140嵌在包封剂150中。包封剂150具有预定的强度以保护电子组件120和散热块140免受外部冲击的影响。作为示例，包封剂150是环氧树脂模制料(EMC)。包封剂150的一部分可设置在散热块140的上端部与电子组件120的上表面之间。包封剂150具有设置在散热块140的上表面的上方的开口152。传热构件160设置在开口152中。传热构件160利用焊膏、金属膏和导电环氧树脂膏中的任意一种制成。
传热构件160中的每个的下表面设置在散热块140的上表面上，并且传热构件160中的每个的上端部通过开口152中的相应一个突出到包封剂150的上表面的上方。
无源元件170邻近电子组件120安装在基板110上。无源元件170可以是电感器或任意其他无源元件。作为示例，无源元件170的厚度小于电子组件120的厚度以防止散热块140和无源元件170之间的干涉。
在下文中，将更详细地描述具有与电子组件120的上表面形成凹部的侧表面的散热块140的效果。
图3、图4和图5是示出在现有技术的半导体封装件中在散热块附近的包封剂中出现裂纹的示例的图像。
如图3、图4和图5中所示，现有技术的散热块10具有竖直的侧表面。散热块10的下部嵌在结合材料20中，并且结合材料20和散热块10的上部嵌在包封剂30中。因此，散热块10的竖直侧表面的下部与结合材料20接触，并且散热块10的竖直侧表面的上部与包封剂30接触。
散热块10、结合材料20和包封剂30的热膨胀系数(CTE)的示例在下表1中列出。
表1
Figure BDA0002455947770000091
在表1中，Tg表示玻璃化转变温度。
如从表1可看出的，散热块10、结合材料20和包封剂30的热膨胀系数(CTE)彼此不同。因此，如图3中所示，在温度变化期间，结合材料20与散热块10分层，导致在包封剂30中出现裂纹。
如图4和图5中所示，由于散热块10的热膨胀系数(CTE)与包封剂30的热膨胀系数(CTE)之间的差异，使得在温度变化期间在包封剂30中出现裂纹。更具体地，由于散热块10的热膨胀系数(CTE)与包封剂30的热膨胀系数(CTE)之间的差异，因此在温度变化期间力被施加到包封剂30和散热块10的侧表面之间的接触区域。由于包封剂30与散热块10的侧表面之间的接触面积小，因此施加到接触区域的应力(每单位面积的力)高。因此，裂纹出现在包封剂30中并且传播到包封剂30的上表面。
包封剂30中出现的裂纹导致半导体封装件中的缺陷。
然而，图1中所示的半导体封装件100的散热块140具有与电子组件120的上表面形成凹部的侧表面。因此，散热块140的侧表面与包封剂150之间的接触面积大于在图3至图5中所示的现有技术的半导体封装件中散热块10的侧表面与包封剂30之间的接触面积。因此，与图3至图5中所示的现有技术的半导体封装件相比，由于散热块140的热膨胀系数与包封剂150的热膨胀系数之间的差异而在温度变化期间施加到散热块140的侧表面与包封剂150之间的接触面积的力分散在更大的接触面积上，因此与图3至图5中所示的现有技术的半导体封装件相比，施加到更大的接触面积的应力较小。结果，防止了在包封剂150中出现裂纹。此外，散热块140的上表面的面积大于散热块140的下表面的面积。因此，即使当结合材料130和散热块140彼此分层时，散热块140的上端部仍设置在结合材料130和散热块140出现分层的区域的上方。结果，即使当包封剂150中出现裂纹时，散热块140的上端部也防止了裂纹传播到包封剂150的上表面。
电子组件120中产生的热通过结合材料130、散热块140和传热构件160传递到包封剂150的外部。因此，与图3至图5中所示的现有技术的半导体封装件相比，改善了图1中所示的半导体封装件100的散热性能。
如上所述，由于散热块140的侧表面与电子组件120的上表面形成凹部，因此减少了半导体封装件100中的缺陷的出现。
图6是示出散热块的另一示例的示意性截面图。图7是示出散热块的其上没有形成氧化物涂层的表面的示例的图像。图8是示出散热块的其上形成有氧化物涂层的表面的示例的图像。
参照图6，氧化物涂层246形成在散热块240的整个表面上(即，在散热块240的顶表面、侧表面和底表面上)。氧化物涂层246可通过黑色氧化物表面处理形成。图8中所示的氧化物涂层246的表面的比表面面积(每单位质量的总表面积)大于图7中所示的散热块240的没有氧化物涂层246的表面的比表面面积。例如，如图8中所示，氧化物涂层246的表面的表面粗糙度大于如图7中所示的散热块240的没有氧化物涂层246的表面的表面粗糙度，从而增加了图6中所示的散热块240和包封剂150之间的接触面积。此外，在氧化物涂层246和包封剂150之间出现氧结合(oxygen bonding)，从而增加了包封剂150和散热块240之间的结合力。
散热块240可代替散热块140而在图1中所示的半导体封装件100中使用。
散热块240的在散热块240的下表面的边缘与散热块240的上表面的边缘之间延伸的侧表面与电子组件120的上表面形成凹部。
尽管在图6中未示出，但是散热块240的与电子组件120的上表面形成凹部的侧表面可沿着散热块240的整个周界延伸。散热块240的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
图9是示出半导体封装件的另一示例的示意性截面图，并且图10是示出图9中示出的半导体封装件的散热块和传热构件的示例的平面图。
参照图9和图10，半导体封装件300包括基板110、电子组件120、结合材料130、散热块240和包封剂350。
由于基板110、电子组件120和结合材料130与图1中所示的半导体封装件100的基板110、电子组件120和结合材料130基本上相同，并且散热块240与图6中所示的散热块240基本上相同，因此将省略它们的详细描述。
电子组件120和散热块240嵌在包封剂350中。包封剂350具有预定的强度以保护电子组件120和散热块240免受外部冲击的影响。作为示例，包封剂350是环氧树脂模制料(EMC)。包封剂350具有设置在散热块240的上表面上方的开口352。开口352是具有矩形形状的单个孔。传热构件360设置在开口352中，并且利用焊膏、金属膏和导电环氧树脂膏中的任意一种制成。
传热构件360的上表面与包封剂350的上表面平齐，并且因此暴露在包封剂350的外部。
图11是示出半导体封装件的另一示例的示意性截面图。
参照图11，半导体封装件400包括基板110、电子组件120、结合材料130、散热块440和包封剂450。
由于基板110、电子组件120和结合材料130与图1中所示的半导体封装件100的基板110、电子组件120和结合材料130基本上相同，因此将省略它们的详细描述。
散热块440通过结合材料130结合到电子组件120的上表面。散热块440散发从电子组件120传递到散热块440的热。作为示例，散热块440利用具有高导热性的铜(Cu)制成。然而，散热块440的材料不限于此，并且散热块440可利用金(Au)、铝(Al)、镍(Ni)、不锈钢，或者铜(Cu)、金(Au)、铝(Al)、镍(Ni)和不锈钢中的至少两种的合金制成。
散热块440的在散热块440的下表面的边缘和散热块440的上表面的边缘之间延伸的侧表面与电子组件120的上表面形成凹部。散热块440的上表面的面积大于散热块440的下表面的面积，使得散热块440的上表面的边缘突出超过散热块440的下表面的边缘。作为示例，散热块440的侧表面包括第一弯曲表面442和第二弯曲表面444，第一弯曲表面442沿弯曲向上的方向远离散热块440的下表面的边缘延伸并且具有第一曲率半径，第二弯曲表面444从第一弯曲表面442的上端沿弯曲向上的方向延伸到散热块440的上表面的边缘，并且第二弯曲表面444具有与第一弯曲表面442的第一曲率半径不同的第二曲率半径。
尽管在图11中未示出，但是散热块440的与电子组件120的上表面形成凹部的侧表面可沿着散热块440的整个周界延伸。散热块440的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
如以上结合图1所描述的，散热块440的侧表面与电子组件120的上表面形成凹部的一个结果是减少了对包封剂450的损坏。例如，由于散热块440的侧表面与电子组件120的上表面形成凹部，因此减少了通过包封剂450中出现的裂纹导致的半导体封装件400中的缺陷的出现。
散热块440向外突出不超过电子组件120的侧表面。更详细地，散热块440的上表面的边缘向外突出不超过电子组件120的侧表面。例如，当从上方观察时，散热块440的上表面的边缘没有突出超过电子组件120的上表面的边缘。例如，当从上方观察时，散热块440的上表面的边缘可与电子组件120的上表面的边缘对齐，或者可从电子组件120的上表面的边缘朝向散热块440的中心向内隔开。例如，散热块440可设置在由从电子组件120的侧表面向上延伸的平面所限定的空间内而没有接触这些平面，或者散热块440的上表面的边缘可位于从电子组件120的侧表面向上延伸的一个或更多个平面中。
因此，防止了散热块440与安装在基板110上的位于电子组件120附近的其他组件干涉。
氧化物涂层446设置在散热块440的侧表面和下表面上，但是没有设置在散热块440的上表面上。此外，散热块440的上表面与包封剂450的上表面平齐，并且因此暴露在包封剂450的外部。
电子组件120和散热块440嵌在包封剂450中。包封剂450具有预定的强度以保护电子组件120和散热块440免受外部冲击的影响。作为示例，包封剂450是环氧树脂模制料(EMC)。如上所述，散热块440的上表面与包封剂450的上表面平齐，并因此暴露在包封剂450的外部。
更详细地，在制造工艺期间，与图6中所示的散热块240相似，在散热块440的整个表面上(即，在散热块440的顶表面、侧表面和底表面上)形成氧化物涂层446，并且将具有形成在散热块440的整个表面上的氧化物涂层446的散热块440嵌在包封剂450中。然后，使用抛光工艺(例如，半蚀刻工艺或化学机械平坦化(CMP)工艺)抛光包封剂450的上表面直到散热块440的上表面被暴露并形成在散热块440的上表面上的氧化物涂层446被去除。因此，散热块的已经去除了氧化物涂层446的上表面变得与包封剂450的上表面平齐，并且因此暴露在包封剂450的外部。
图12是示出半导体封装件的另一示例的示意性截面图，并且图13是示出图12中示出的半导体封装件的散热块的示例的平面图。
参照图12和图13，半导体封装件500包括基板110、电子组件120、结合材料130、散热块540和包封剂550。
由于基板110、电子组件120和结合材料130与图1中所示的半导体封装件100的基板110、电子组件120和结合材料130基本上相同，因此将省略它们的详细描述。
散热块540通过结合材料130结合到电子组件120的上表面。散热块540散发从电子组件120传递到散热块540的热。作为示例，散热块540利用具有高导热性的铜(Cu)制成。然而，散热块540的材料不限于此，并且散热块540可利用金(Au)、铝(Al)、镍(Ni)、不锈钢，或者铜(Cu)、金(Au)、铝(Al)、镍(Ni)和不锈钢中的至少两种的合金制成。
散热块540包括主体541和多个散热突起548。多个散热突起548从主体541的上表面延伸。
主体541的在主体541的下表面的边缘与主体541的上表面的边缘之间延伸的侧表面与电子组件120的上表面形成凹部。主体541的上表面的面积大于主体541的下表面的面积，使得主体541的上表面的边缘突出超过主体541的下表面的边缘。作为示例，主体541的侧表面包括第一弯曲表面542和第二弯曲表面544，第一弯曲表面542沿弯曲向上的方向远离主体541的下表面的边缘延伸并且具有第一曲率半径，第二弯曲表面544从第一弯曲表面542的上端沿弯曲向上的方向延伸到主体541的上表面的边缘，并且第二弯曲表面544具有与第一弯曲表面542的第一曲率半径不同的第二曲率半径。
尽管在图12中未示出，但是主体541的与电子组件120的上表面形成凹部的侧表面可沿着主体541的整个周界延伸。主体541的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
如以上结合图1所描述的，主体541的侧表面与电子组件120的上表面形成凹部的一个结果是减少了对包封剂550的损坏。例如，由于主体541的侧表面与电子组件120的上表面形成凹部，因此减少了由包封剂550中出现的裂纹导致的在半导体封装件500中的缺陷的出现。
散热块540向外突出不超过电子组件120的侧表面。例如，当从上方观察时，主体541的上表面的边缘不突出超过电子组件120的上表面的边缘。
因此，防止了散热块540与安装在基板110上的位于电子组件120的附近的其他组件干涉。
电子组件120和散热块540嵌在包封剂550中。包封剂550具有预定的强度以保护电子组件120和散热块540免受外部冲击的影响。作为示例，包封剂550是环氧树脂模制料(EMC)。散热块540的散热突起548嵌在包封剂550中而没有暴露在包封剂550的外部。
图14是示出半导体封装件的另一示例的示意性截面图。
参照图14，半导体封装件600包括基板110、电子组件120、结合材料130、散热块540和包封剂650。
由于基板110、电子组件120和结合材料130与图1中所示的半导体封装件100的基板110、电子组件120和结合材料130基本上相同，并且散热块540与图12中所示的半导体封装件500的散热块540基本上相同，因此将省略它们的详细描述。
电子组件120和散热块540嵌在包封剂650中。包封剂650具有预定强度以保护电子组件120和散热块540免受外部冲击的影响。作为示例，包封剂650是环氧树脂模制料(EMC)。散热块540的散热突起548中的每个的上表面与包封剂650的上表面平齐，并因此暴露在包封剂650的外部。
作为示例，图14中所示的半导体封装件600可通过使用抛光工艺(例如，半蚀刻工艺或化学机械平坦化(CMP)工艺)对图12中所示的半导体封装件500的包封剂550的上表面进行抛光直到散热块540的散热突起548中的每个的上表面与包封剂550的上表面平齐并且暴露在包封剂550的外部而获得。如果需要，可通过抛光工艺去除一个或更多个散热突起548的上部，使得所有的散热突起548具有相同的高度。
图15是示出半导体封装件的另一示例的示意性截面图。
参照图15，半导体封装件700包括基板110、电子组件120、结合材料130、散热块740、包封剂750和传热构件160。
由于基板110、电子组件120和结合材料130与图1中所示的半导体封装件100的基板110、电子组件120和结合材料130基本上相同，因此将省略它们的详细描述。
散热块740通过结合材料130结合到电子组件120的上表面。散热块740散发从电子组件120传递到散热块740的热。作为示例，散热块740利用具有高导热性的铜(Cu)制成。然而，散热块740的材料不限于此，并且散热块740可利用金(Au)、铝(Al)、镍(Ni)、不锈钢，或者铜(Cu)、金(Au)、铝(Al)、镍(Ni)和不锈钢中的至少两种的合金制成。
散热块740的在散热块740的下表面的边缘与散热块740的上表面的边缘之间延伸的侧表面包括一个台阶，使得散热块740的侧表面与电子组件120的上表面形成凹部。散热块740的上表面的面积大于散热块740的下表面的面积，使得散热块740的上表面的边缘突出超过散热块740的下表面的边缘。作为示例，散热块740的侧表面包括第一平坦表面741、第二平坦表面742和第三平坦表面743，第一平坦表面741沿竖直向上的方向远离散热块740的下表面的边缘延伸，第二平坦表面742沿相对于散热块740的中心水平向外的方向远离第一平坦表面741的上端延伸，第三平坦表面743从第二平坦表面742的设置在距散热块740的中心最远的一端沿竖直向上的方向延伸到散热块740的上表面的边缘。因此，散热块740的侧表面包括从第一平坦表面741阶梯状延伸到第三平坦表面743的一个台阶。
尽管在图15中未示出，但是散热块740的与电子组件120的上表面形成凹部的侧表面可沿着散热块740的整个周界延伸。散热块740的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
可选地，可通过压制工艺或能够形成散热块740的任意其他工艺模制散热块740。
如以上结合图1所描述的，散热块740的侧表面与电子组件120的上表面形成凹部一个结果是减少了对包封剂750的损坏。例如，由于散热块740的侧表面与电子组件120的上表面形成凹部，因此减少了由包封剂750中出现的裂纹导致的半导体封装件700中的缺陷的出现。
另外，氧化物涂层746形成在散热块740的整个表面上(即，在散热块740的顶表面、侧表面和底表面上)。氧化物涂层746可通过黑色氧化物表面处理形成。氧化物涂层746的表面的比表面面积(每单位质量的总表面积)大于散热块740的没有氧化物涂层746的表面的比表面面积。例如，散热块740的具有氧化物涂层746的表面的表面粗糙度大于散热块740的没有氧化物涂层746的表面的表面粗糙度，从而增加了散热块740和包封剂750之间的接触面积。此外，在氧化物涂层746和包封剂750之间出现氧结合，从而增加了包封剂750和散热块740之间的结合力。
散热块740向外突出不超过电子组件120的侧表面。更详细地，散热块740的上表面的边缘向外突出不超过电子组件120的侧表面。例如，当从上方观察时，散热块740的上表面的边缘没有突出超过电子组件120的上表面的边缘。例如，当从上方观察时，散热块740的上表面的边缘可与电子组件120的上表面的边缘对齐，或者可从电子组件120的上表面的边缘朝向散热块140的中心向内隔开。例如，散热块740可设置在由从电子组件120的侧表面向上延伸的平面所限定的空间内而没有接触这些平面中的任意平面，或者散热块740的上表面的边缘可位于从电子组件120的侧表面向上延伸的一个或更多个平面中。
因此，防止了散热块740与安装在基板110上的位于电子组件120附近的其他组件干涉。
然而，散热块740的布置不限于上述布置，并且在特定情况下，散热块740的上端部可向外突出超过电子组件120的侧表面。作为示例，当诸如半导体芯片或无源组件的另一组件(未示出)设置在电子组件120附近并且具有小于散热块740的上端部的高度的高度时，因为由散热块740的侧表面与电子组件120的上表面形成的凹部可容纳设置在电子组件120附近的其他组件的上部，所以即使散热块740的上端部向外突出超过电子组件120的侧表面，在设置在电子组件120附近的其他组件与散热块740之间也不会存在干涉。
作为示例，当散热块740的厚度为300μm，设置在电子组件120附近的其他组件的上表面与电子组件120的上表面之间的竖直距离为160μm，并且散热块740的上端部向外突出超过电子组件120的侧表面时，因为由散热块740的侧表面与电子组件120的上表面形成的凹部可容纳设置在电子组件120附近的其他组件的上部，所以在设置在电子组件120附近的其他组件与散热块740之间不会存在干涉。
此外，当散热块740的上端部向外突出超过电子组件120的侧表面时，散热块740的上端部的体积增大。因此，改善了散热块740的散热效率。
电子组件120和散热块740嵌在包封剂750中。包封剂750具有预定的强度以保护电子组件120和散热块740免受外部冲击的影响。作为示例，包封剂750是环氧树脂模制料(EMC)。包封剂750具有设置在散热块740的上表面的上方的开口752。传热构件160设置在开口752中。传热构件160利用焊膏、金属膏和导电环氧树脂膏中的任意一种制成。
传热构件160中的每个的下表面设置在散热块740的上表面上，并且传热构件160中的每个的上端部通过开口752中的相应一个突出到包封剂750的上表面的上方。
图16是示出半导体封装件的另一示例的示意性截面图。
参照图16，半导体封装件800包括基板110、电子组件120、结合材料130、散热块240和包封剂850。
由于基板110、电子组件120和结合材料130与图1中所示的半导体封装件100的基板110、电子组件120和结合材料130基本上相同，并且散热块240与图6中所示的散热块240基本上相同，因此将省略它们的详细描述。
氧化物涂层246形成在散热块240的整个表面上(即，在散热块240的顶表面、侧表面和底表面上)。氧化物涂层246可通过黑色氧化物表面处理形成。图8中所示的氧化物涂层246的表面的比表面面积(每单位质量的总表面积)大于图7中所示的散热块240的没有氧化物涂层246的表面的比表面面积。例如，如图8中所示，氧化物涂层246的表面的表面粗糙度大于如图7中所示的散热块240的没有氧化物涂层246的表面的表面粗糙度，从而增加了散热块240和包封剂850之间的接触面积。此外，在氧化物涂层246和包封剂850之间出现氧结合，从而增加了包封剂850和散热块240之间的结合力。
另外，如以上结合图6所讨论的，散热块240的在散热块240的下表面的边缘与散热块240的上表面的边缘之间延伸的侧表面与电子组件120的上表面形成凹部。
尽管在图16中未示出，但是散热块240的与电子组件120的上表面形成凹部的侧表面可沿着散热块240的整个周界延伸。散热块240的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
电子组件120和散热块240嵌在包封剂850中。包封剂850具有预定的强度以保护电子组件120和散热块240免受外部冲击的影响。作为示例，包封剂850是环氧树脂模制料(EMC)。散热块240嵌在包封剂850中使得散热块240不暴露在包封剂850的外部。
图17是示出散热块的另一示例的示意性截面图。
参照图17，散热块940利用具有高导热性的铜(Cu)制成。然而，散热块940的材料不限于此，并且散热块940可利用金(Au)、铝(Al)、镍(Ni)、不锈钢，或者铜(Cu)、金(Au)、铝(Al)、镍(Ni)和不锈钢中的至少两种的合金制成。
散热块940可代替图1、图9、图11、图12和图14至图16中所示的半导体封装件的任意一个中的散热块。
散热块940的在散热块940的下表面的边缘和散热块940的上表面的边缘之间延伸的侧表面与图1、图9、图11、图12和图14至图16的任意一个中所示的电子组件120的上表面形成凹部。散热块940的上表面的面积大于散热块940的下表面的面积，使得散热块940的上表面的边缘突出超过散热块940的下表面的边缘。作为示例，散热块940的侧表面包括弯曲表面942和平坦表面944，弯曲表面942沿弯曲向上的方向远离散热块940的下表面的边缘延伸，平坦表面944从弯曲表面942的上端沿倾斜向上的方向延伸到散热块940的上表面的边缘，使得平坦表面944相对于电子组件120的上表面倾斜。
尽管在图17中未示出，但是散热块940的与电子组件120的上表面形成凹部的侧表面可沿着散热块940的整个周界延伸。散热块940的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
如以上结合图1、图9、图11、图12和图14至图16的任意一个所描述的，散热块940的侧表面与电子组件120的上表面形成凹部的一个结果是减少了对图1、图9、图11、图12和图14至图16的任意一个中所示的包封剂的损坏。例如，由于散热块940的侧表面与电子组件120的上表面形成凹部，因此减少了由包封剂中出现的裂纹导致的半导体封装件中的缺陷的出现。
图18是示出散热块的另一示例的示意性截面图。
参照图18，散热块1040利用具有高导热性的铜(Cu)制成。然而，散热块1040的材料不限于此，并且散热块1040可利用金(Au)、铝(Al)、镍(Ni)、不锈钢，或者铜(Cu)、金(Au)、铝(Al)、镍(Ni)和不锈钢中的至少两种的合金制成。
散热块1040可代替图1、图9、图11、图12和图14至图16中所示的半导体封装件的任意一个中的散热块。
散热块1040的在散热块1040的下表面的边缘和散热块1040的上表面的边缘之间延伸的侧表面与图1、图9、图11、图12和图14至图16的任意一个中所示的电子组件120的上表面形成凹部。散热块1040的上表面的面积大于散热块1040的下表面的面积，使得散热块1040的上表面的边缘突出超过散热块1040的下表面的边缘。作为示例，散热块1040的侧表面包括第一平坦表面1041、弯曲表面1042、第二平坦表面1043和第三平坦表面1044，第一平坦表面1041沿竖直向上的方向远离散热块1040的下表面的边缘延伸，弯曲表面1042沿弯曲向上的方向远离第一平坦表面1041的上端延伸，第二平坦表面1043沿相对于散热块1040的中心水平向外的方向远离弯曲表面1042的上端延伸，第三平坦表面1044从第二平坦表面1043的设置在距散热块1040的中心最远的一端沿竖直向上的方向延伸到散热块1040的上表面的边缘。
尽管在图18中未示出，但是散热块1040的与电子组件120的上表面形成凹部的侧表面可沿着散热块1040的整个周界延伸。散热块1040的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
如以上结合图1、图9、图11、图12和图14至图16的任意一个所描述的，散热块1040的侧表面与电子组件120的上表面形成凹部的一个结果是减少了对图1、图9、图11、图12和图14至图16的任意一个中所示的包封剂的损坏。例如，由于散热块1040的侧表面与电子组件120的上表面形成凹部，因此减少了由包封剂中出现的裂纹导致的半导体封装件中的缺陷的出现。
图19是示出散热块的另一示例的示意性截面图。
参照图19，散热块1140利用具有高导热性的铜(Cu)制成。然而，散热块1140的材料不限于此，并且散热块1140可利用金(Au)、铝(Al)、镍(Ni)、不锈钢，或者铜(Cu)、金(Au)、铝(Al)、镍(Ni)和不锈钢中的至少两种的合金制成。
散热块1140可代替图1、图9、图11、图12和图14至图16中所示的半导体封装件的任意一个中的散热块。
散热块1140的在散热块1140的下表面的边缘和散热块1140的上表面的边缘之间延伸的侧表面与图1、图9、图11、图12和图14至图16的任意一个中所示的电子组件120的上表面形成凹部。散热块1140的上表面的面积大于散热块1140的下表面的面积，使得散热块1140的上表面的边缘突出超过散热块1140的下表面的边缘。作为示例，散热块1140的侧表面包括第一弯曲表面1141、第二弯曲表面1142、第一平坦表面1143和第二平坦表面1144，第一弯曲表面1141沿弯曲向上的方向远离散热块1140的下表面的边缘延伸并且具有第一曲率半径，第二弯曲表面1142沿弯曲向上的方向远离第一弯曲表面1141的上端延伸并且具有与第一曲率半径不同的第二曲率半径，第一平坦表面1143沿相对于散热块1140的中心水平向外的方向远离第二弯曲表面1142的上端延伸，第二平坦表面1144从第一平坦表面1143的设置在距散热块1140的中心最远的一端沿竖直向上的方向延伸到散热块1140的上表面的边缘。
尽管在图19中未示出，但是散热块1140的与电子组件120的上表面形成凹部的侧表面可沿着散热块1140的整个周界延伸。散热块1140的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
如以上结合图1、图9、图11、图12和图14至图16的任意一个所描述的，散热块1140的侧表面与电子组件120的上表面形成凹部的一个结果是减少了对图1、图9、图11、图12和图14至图16的任意一个中所示的包封剂的损坏。例如，由于散热块1140的侧表面与电子组件120的上表面形成凹部，因此减少了由包封剂中出现的裂纹导致的半导体封装件中的缺陷的出现。
图20是示出散热块的另一示例的示意性截面图。
参照图20，散热块1240利用具有高导热性的铜(Cu)制成。然而，散热块1240的材料不限于此，并且散热块1240可利用金(Au)、铝(Al)、镍(Ni)、不锈钢，或者铜(Cu)、金(Au)、铝(Al)、镍(Ni)和不锈钢中的至少两种的合金制成。
散热块1240可代替图1、图9、图11、图12和图14至图16中所示的半导体封装件的任意一个中的散热块。
散热块1240的在散热块1240的下表面的边缘和散热块1240的上表面的边缘之间延伸的侧表面与图1、图9、图11、图12和图14至图16的任意一个中所示的电子组件120的上表面形成凹部。散热块1240的上表面的面积大于散热块1240的下表面的面积，使得散热块1240的上表面的边缘突出超过散热块1240的下表面的边缘。作为示例，散热块1240的侧表面包括第一弯曲表面1241、第二弯曲表面1242、第三弯曲表面1243和平坦表面1244，第一弯曲表面1141沿弯曲向上的方向远离散热块1240的下表面的边缘延伸并且具有第一曲率半径，第二弯曲表面1242沿弯曲向上的方向远离第一弯曲表面1241的上端延伸并且具有与第一曲率半径不同的第二曲率半径，第三弯曲表面1243沿弯曲向上的方向远离第二弯曲表面1242的上端延伸并且具有与第一曲率半径和第二曲率半径不同的第三曲率半径，平坦表面1244从第三弯曲表面1243的上端沿竖直向上的方向延伸到散热块1240的上表面的边缘。
尽管在图20中未示出，但是散热块1240的与电子组件120的上表面形成凹部的侧表面可沿着散热块1240的整个周界延伸。散热块1240的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
如以上结合图1、图9、图11、图12和图14至图16的任意一个所描述的，散热块1240的侧表面与电子组件120的上表面形成凹部的一个结果是减少了对图1、图9、图11、图12和图14至图16的任意一个中所示的包封剂的损坏。例如，由于散热块1240的侧表面与电子组件120的上表面形成凹部，因此减少了由包封剂中出现的裂纹导致的半导体封装件中的缺陷的出现。
图21是示出散热块的另一示例的示意性截面图。
参照图21，散热块1340利用具有高导热性的铜(Cu)制成。然而，散热块1340的材料不限于此，并且散热块1340可利用金(Au)、铝(Al)、镍(Ni)、不锈钢，或者铜(Cu)、金(Au)、铝(Al)、镍(Ni)和不锈钢中的至少两种的合金制成。
散热块1340可代替图1、图9、图11、图12和图14至图16中所示的半导体封装件的任意一个中的散热块。
散热块1340的在散热块1340的下表面的边缘与散热块1340的上表面的边缘之间延伸的侧表面包括两个台阶，使得散热块1340的侧表面与图1、图9、图11、图12和图14至图16的任意一个中所示的电子组件120的上表面形成凹部。散热块1340的上表面的面积大于散热块1340的下表面的面积，使得散热块1340的上表面的边缘突出超过散热块1340的下表面的边缘。作为示例，散热块1340的侧表面包括第一平坦表面1341、第二平坦表面1342、第三平坦表面1343、第四平坦表面1344和第五平坦表面1345，第一平坦表面1341沿竖直向上的方向远离散热块1340的下表面的边缘延伸，第二平坦表面1342沿相对于散热块1340的中心水平向外的方向远离第一平坦表面1341的上端延伸，第三平坦表面1343沿竖直向上的方向远离第二平坦表面1342的设置在距散热块1340的中心最远的一端延伸，第四平坦表面1344沿相对于散热块1340的中心水平向外的方向远离第三平坦表面1343的上端延伸，第五平坦表面1345从第四平坦表面1344的设置在距散热块1340的中心最远的一端沿竖直向上的方向延伸到散热块1340的上表面的边缘。因此，散热块1340的侧表面包括从第一平坦表面1341阶梯状延伸到第三平坦表面1343的第一台阶，以及从第三平坦表面1343阶梯状延伸到第五平坦表面1345的第二台阶。
尽管在图21中未示出，但是散热块1340的与电子组件120的上表面形成凹部的侧表面可沿着散热块1340的整个周界延伸。散热块1340的侧表面可通过例如半蚀刻工艺或能够形成侧表面的任意其他工艺形成。
如以上结合图1、图9、图11、图12和图14至图16的任意一个所描述的，散热块1340的侧表面与电子组件120的上表面形成凹部的一个结果是减少了对图1、图9、图11、图12和图14至图16的任意一个中所示的包封剂的损坏。例如，由于散热块1340的侧表面与电子组件120的上表面形成凹部，因此减少了由包封剂中出现的裂纹导致的半导体封装件中的缺陷的出现。
如上所述，上述散热块的示例减少了在包括散热块的半导体封装件中的缺陷的出现，并改善了半导体封装件的散热性能。
虽然本公开包括具体示例，但是在理解本申请的公开内容之后将明显的是，在不脱离权利要求及其等同物的精神和范围的情况下，可在这些示例中做出形式上和细节上的各种变化。在此所描述的示例将仅被认为是描述性含义，而非出于限制的目的。在每个示例中的特征或方面的描述将被认为可适用于其他示例中的类似特征或方面。如果以不同的顺序执行描述的技术，和/或如果以不同的方式组合描述的系统、架构、装置或者电路中的组件和/或通过其他组件或者它们的等同物替换或者补充描述的系统、架构、装置或者电路中的组件，则可获得适当的结果。因此，本公开的范围不由具体实施方式限定，而是由权利要求及其等同物限定，并且在权利要求及其等同物的范围内的所有变型将被解释为包含于本公开中。

Claims (20)

1.一种半导体封装件，包括：
基板；
电子组件，安装在所述基板的上表面上使得所述电子组件的下表面面对所述基板的上表面；
散热块，设置在所述电子组件的上表面上使得所述散热块的下表面面对所述电子组件的上表面；
结合材料，将所述散热块结合到所述电子组件的上表面；以及
包封剂，所述散热块和所述电子组件嵌在所述包封剂中，
其中，所述散热块的在所述散热块的下表面的边缘与所述散热块的上表面的边缘之间延伸的侧表面与所述电子组件的上表面形成凹部。
2.根据权利要求1所述的半导体封装件，其中，所述散热块的上表面的面积大于所述散热块的下表面的面积。
3.根据权利要求2所述的半导体封装件，其中，所述散热块的所述侧表面包括第一弯曲表面。
4.根据权利要求3所述的半导体封装件，其中，所述第一弯曲表面沿弯曲向上的方向远离所述散热块的下表面的边缘延伸，并且具有第一曲率半径，并且
所述散热块的所述侧表面还包括第二弯曲表面，所述第二弯曲表面从所述第一弯曲表面的上端沿弯曲向上的方向延伸到所述散热块的上表面的边缘，并且具有与所述第一曲率半径不同的第二曲率半径。
5.根据权利要求3所述的半导体封装件，其中，所述第一弯曲表面沿弯曲向上的方向远离所述散热块的下表面的边缘延伸；并且
所述散热块的所述侧表面还包括从所述第一弯曲表面的上端沿倾斜向上的方向延伸到所述散热块的上表面的边缘的平坦表面，使得所述平坦表面相对于所述电子组件的上表面倾斜。
6.根据权利要求1所述的半导体封装件，其中，当从上方观察所述半导体封装件时，所述散热块的上表面的边缘没有突出超过所述电子组件的边缘。
7.根据权利要求1所述的半导体封装件，所述半导体封装件还包括设置在所述散热块的所述侧表面上的氧化物涂层。
8.根据权利要求1所述的半导体封装件，其中，所述包封剂包括设置在所述散热块的上表面的上方的开口。
9.根据权利要求8所述的半导体封装件，所述半导体封装件还包括设置在所述开口中的传热构件，
其中，所述传热构件利用焊膏、金属膏和导电环氧树脂膏中的任意一种制成。
10.根据权利要求9所述的半导体封装件，其中，所述传热构件的下端设置为与所述散热块的上表面接触。
11.根据权利要求1所述的半导体封装件，其中，所述散热块的上表面与所述包封剂的上表面平齐，使得所述散热块的上表面暴露在所述包封剂的外部。
12.根据权利要求1所述的半导体封装件，其中，所述散热块包括：
主体，具有面对所述电子组件的上表面的下表面；以及
多个散热突起，从所述主体的上表面沿竖直向上的方向延伸。
13.根据权利要求12所述的半导体封装件，其中，所述散热突起中的每个的上端部通过所述包封剂的上表面突出，使得所述散热突起中的每个的上端部暴露于所述包封剂的外部。
14.根据权利要求1所述的半导体封装件，其中，所述散热块利用铜、金、铝、镍、不锈钢或者铜、金、铝、镍和不锈钢中的至少两种的合金制成。
15.一种半导体封装件，包括：
基板；
电子组件，安装在所述基板的上表面上使得所述电子组件的下表面面对所述基板的上表面；
散热块，设置在所述电子组件的上表面上使得所述散热块的下表面面对所述电子组件的上表面；
结合材料，将所述散热块结合到所述电子组件的上表面；以及
包封剂，所述散热块和所述电子组件嵌在所述包封剂中，
其中，所述散热块的在所述散热块的下表面的边缘与所述散热块的上表面的边缘之间延伸的侧表面包括：
第一弯曲表面，沿弯曲向上的方向远离所述散热块的下表面的边缘延伸；以及
平坦表面，从所述第一弯曲表面的上端沿倾斜向上的方向延伸到所述散热块的上表面的边缘，使得所述平坦表面相对于所述电子组件的上表面倾斜。
16.根据权利要求15所述的半导体封装件，其中，所述散热块的上表面的面积大于所述散热块的下表面的面积。
17.一种半导体封装件，包括：
基板；
电子组件，安装在所述基板的上表面上使得所述电子组件的下表面面对所述基板的上表面；
散热块，设置在所述电子组件的上表面上使得所述散热块的下表面面对所述电子组件的上表面；
结合材料，设置为与所述散热块的侧表面和所述电子组件的上表面接触，并将所述散热块结合到所述电子组件的上表面；以及
包封剂，所述电子组件、所述散热块和所述结合材料嵌在所述包封剂中，
其中，所述包封剂的一部分设置在所述散热块的上端部与所述电子组件的上表面之间。
18.根据权利要求17所述的半导体封装件，其中，所述散热块的所述侧表面与所述电子组件的上表面形成凹部，并且
所述结合材料和所述包封剂的设置在所述散热块的所述上端部与所述电子组件的上表面之间的所述一部分设置在所述凹部中。
19.根据权利要求17所述的半导体封装件，其中，所述散热块的所述侧表面从所述散热块的下表面的边缘延伸到所述散热块的上表面的边缘，并且包括：
第一表面，沿第一方向延伸；以及
第二表面，沿与所述第一方向不同的第二方向延伸。
20.根据权利要求17所述的半导体封装件，其中，所述散热块的所述侧表面从所述散热块的下表面的边缘延伸到所述散热块的上表面的边缘，并且包括：
弯曲表面；以及
平坦表面。
CN202010306462.1A 2019-08-07 2020-04-17 半导体封装件 Pending CN112349662A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190096274A KR20210017271A (ko) 2019-08-07 2019-08-07 반도체 패키지
KR10-2019-0096274 2019-08-07

Publications (1)

Publication Number Publication Date
CN112349662A true CN112349662A (zh) 2021-02-09

Family

ID=74357234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010306462.1A Pending CN112349662A (zh) 2019-08-07 2020-04-17 半导体封装件

Country Status (4)

Country Link
US (1) US11189541B2 (zh)
JP (1) JP7473156B2 (zh)
KR (1) KR20210017271A (zh)
CN (1) CN112349662A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020043395A (ko) * 2000-12-04 2002-06-10 마이클 디. 오브라이언 반도체 패키지
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
CN106960828A (zh) * 2017-05-11 2017-07-18 西安电子科技大学 倒装芯片式半导体封装结构
US20170345736A1 (en) * 2016-05-26 2017-11-30 Shinko Electric Industries Co., Ltd. Semiconductor device and semiconductor package
CN108847409A (zh) * 2018-06-25 2018-11-20 张军 一种智能功率模块及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5608267A (en) 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
KR100214549B1 (ko) 1996-12-30 1999-08-02 구본준 버텀리드 반도체 패키지
JP3520039B2 (ja) * 2000-10-05 2004-04-19 三洋電機株式会社 半導体装置および半導体モジュール
JP2003031744A (ja) * 2001-07-12 2003-01-31 Mitsubishi Electric Corp 半導体装置
US20040124508A1 (en) * 2002-11-27 2004-07-01 United Test And Assembly Test Center Ltd. High performance chip scale leadframe package and method of manufacturing the package
TW586677U (en) * 2003-01-22 2004-05-01 Via Tech Inc Stack structure of chip package
TWI246757B (en) * 2004-10-27 2006-01-01 Siliconware Precision Industries Co Ltd Semiconductor package with heat sink and fabrication method thereof
US7975377B2 (en) 2005-04-28 2011-07-12 Stats Chippac Ltd. Wafer scale heat slug system
KR20060036433A (ko) * 2006-04-10 2006-04-28 김영선 방열구조 반도체 패캐지 및 이에 대한 제조.
US8049313B2 (en) * 2006-09-20 2011-11-01 Freescale Semiconductor, Inc. Heat spreader for semiconductor package
US8643172B2 (en) * 2007-06-08 2014-02-04 Freescale Semiconductor, Inc. Heat spreader for center gate molding
JP5869285B2 (ja) * 2011-10-07 2016-02-24 トヨタ自動車株式会社 半導体装置
US9059144B2 (en) * 2012-02-23 2015-06-16 Freescale Semiconductor, Inc. Method for forming die assembly with heat spreader
JP6544410B2 (ja) * 2017-11-08 2019-07-17 日亜化学工業株式会社 発光素子実装用基体及びそれを備える発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6507116B1 (en) * 1997-04-24 2003-01-14 International Business Machines Corporation Electronic package and method of forming
KR20020043395A (ko) * 2000-12-04 2002-06-10 마이클 디. 오브라이언 반도체 패키지
US20170345736A1 (en) * 2016-05-26 2017-11-30 Shinko Electric Industries Co., Ltd. Semiconductor device and semiconductor package
CN106960828A (zh) * 2017-05-11 2017-07-18 西安电子科技大学 倒装芯片式半导体封装结构
CN108847409A (zh) * 2018-06-25 2018-11-20 张军 一种智能功率模块及其制备方法

Also Published As

Publication number Publication date
US11189541B2 (en) 2021-11-30
JP2021027315A (ja) 2021-02-22
JP7473156B2 (ja) 2024-04-23
US20210043536A1 (en) 2021-02-11
KR20210017271A (ko) 2021-02-17

Similar Documents

Publication Publication Date Title
TWI466245B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體製法
US7370411B2 (en) Wiring board manufacturing method
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
US7138706B2 (en) Semiconductor device and method for manufacturing the same
EP2654388B1 (en) Semiconductor package, semiconductor apparatus and method for manufacturing semiconductor package
KR100533673B1 (ko) 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6995448B2 (en) Semiconductor package including passive elements and method of manufacture
US8865525B2 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US8614502B2 (en) Three dimensional semiconductor assembly board with bump/flange supporting board, coreless build-up circuitry and built-in electronic device
US20140246227A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US20140291001A1 (en) Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
CN107818954B (zh) 半导体封装件、制造其的方法以及电子装置模块
US9966323B2 (en) Semiconductor device
US20120230001A1 (en) Electronic device, portable electronic terminal, and method of manufacturing electronic device
US10636733B2 (en) Wiring substrate
US11830786B2 (en) Semiconductor package and method for manufacturing the same
JP3813540B2 (ja) 半導体装置の製造方法及び半導体装置及び半導体装置ユニット
WO2011136363A1 (ja) 回路装置の製造方法
CN210575901U (zh) 具有高散热性的板级扇出封装结构
CN112420655A (zh) 半导体封装件
US11189541B2 (en) Semiconductor package
US11417630B2 (en) Semiconductor package having passive support wafer
US20060278975A1 (en) Ball grid array package with thermally-enhanced heat spreader
US20130277832A1 (en) Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby
US8945993B2 (en) Method of manufacturing a ball grid array substrate or a semiconductor chip package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination