CN112346657A - 用于降低功率状态中的存储器访问的技术 - Google Patents

用于降低功率状态中的存储器访问的技术 Download PDF

Info

Publication number
CN112346657A
CN112346657A CN202010576077.9A CN202010576077A CN112346657A CN 112346657 A CN112346657 A CN 112346657A CN 202010576077 A CN202010576077 A CN 202010576077A CN 112346657 A CN112346657 A CN 112346657A
Authority
CN
China
Prior art keywords
memory
computer
processor
channel
memory channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010576077.9A
Other languages
English (en)
Inventor
比纳塔·巴特查里亚
保罗·S·迪芬鲍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN112346657A publication Critical patent/CN112346657A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/0284—Multiple user address space allocation, e.g. using different base addresses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0607—Interleaved addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30098—Register arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1028—Power efficiency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0634—Configuration or reconfiguration of storage systems by changing the state or mode of one or more devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)

Abstract

本申请涉及用于降低功率状态中的存储器访问的技术。各种实施例总体上针对用于计算机在降低功率状态中进行存储器访问的技术，所述降低功率状态例如是视频重放或者已连接待机期间。一些实施例具体针对通过将降低功率状态期间的存储器使用映射到多个存储器通道之一来在降低功率状态期间禁用一个或多个存储器通道。在一个实施例中，例如，计算机的一组功能块中的一个或多个低功率模式块可被识别。在一些这种实施例中，计算机可包括处理器、存储器以及第一和第二存储器通道来将处理器与第二存储器通信地耦合。在许多实施例中，该组功能块中的一个或多个低功率模式块的使用可被映射到与第一存储器通道相关联的第一地址范围。

Description

用于降低功率状态中的存储器访问的技术
技术领域
本申请总地涉及存储器访问的领域，更具体地涉及用于降低功率状态中的存储器访问的技术。
背景技术
一般而言，计算设备可取决于变化的性能要求和/或目标而按不同的功率状态操作。例如，当计算设备基于由电力网提供的电力操作时，其可按具有更高性能和更高功率消耗的功率状态操作。另一方面，当计算设备基于由电池提供的电力操作时，其可按具有更低性能和更低功率消耗的功率状态操作。有时，计算设备的功率状态可取决于对其请求的任务。例如，当计算设备的任务是视频重放时，其可进入在最大化电池寿命的同时播放视频的功率状态。经常，不同的功率状态可禁用/启用计算设备的非必要/必要组件。例如，计算设备在降低功率状态中可将处理器的一个或多个核心置于待机。
发明内容
根据本申请的一方面，提供了一种计算机实现的方法，包括：识别计算机的一组功能块中的一个或多个低功率模式块，所述计算机包括：处理器、包括第一存储器部分和第二存储器部分的存储器、第一存储器通道和第二存储器通道，所述第一存储器通道和所述第二存储器通道用于将所述处理器与所述第二存储器部分通信地耦合；并且将所述一组功能块中的所述一个或多个低功率模式块的使用映射到与所述第一存储器通道相关联的第一地址范围。
根据本申请的另一方面，提供了一种装置，包括：处理器，包括一个或多个核心；以及存储器，包括第一存储器部分和第二存储器部分，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器用于：识别计算机的一组功能块中的一个或多个低功率模式块，所述计算机包括所述处理器、所述存储器、第一存储器通道和第二存储器通道，所述第一存储器通道和所述第二存储器通道用于将所述处理器与所述第二存储器部分通信地耦合；并且将所述一组功能块中的所述一个或多个低功率模式块的使用映射到与所述第一存储器通道相关联的第一地址范围。
根据本申请的又一方面，提供了一种设备，包括：用于识别计算机的一组功能块中的一个或多个低功率模式块的装置，所述计算机包括：具有一个或多个核心的处理器、存储器、第一存储器通道和第二存储器通道，所述第一存储器通道和所述第二存储器通道用于将所述处理器与所述存储器通信地耦合；以及用于将所述一组功能块中的所述一个或多个低功率模式块的使用映射到与所述第一存储器通道相关联的第一地址范围的装置。
附图说明
图1图示了根据本文描述的一个或多个实施例的用于允许实现所选功率状态下的管线式存储器访问的第一示范性操作环境。
图2图示了根据本文描述的一个或多个实施例的用于允许实现所选功率状态下的管线式存储器访问的第二示范性操作环境。
图3图示了根据本文描述的一个或多个实施例的用于将低功率模式使用映射到存储器通道的存储器管理器的示范性方面。
图4图示了根据本文描述的一个或多个实施例的示范性逻辑流程。
图5图示了根据本文描述的一个或多个实施例的存储介质的实施例。
图6图示了根据本文描述的一个或多个实施例的计算体系结构的实施例。
图7图示了根据本文描述的一个或多个实施例的通信体系结构的实施例。
具体实施方式
各种实施例概括而言针对的是用于计算设备在降低功率状态中进行的存储器访问的技术，所述降低功率状态例如是视频重放或者已连接待机期间。一些实施例尤其针对的是：通过将降低功率状态期间的存储器使用映射到多个存储器通道之一，来在降低功率状态期间禁用一个或多个存储器通道。在一个实施例中，例如，一种用于计算设备(或计算机)的装置可包括处理器和包括第一存储器和第二存储器的一个或多个存储器，第一存储器包括当被处理器执行时使得处理器执行以下技术中的一个或多个来在降低功率状态中访问第二存储器的指令。在一些实施例中，处理器可识别计算机的一组功能块中的一个或多个低功率模式块。在一些这种实施例中，计算机可包括处理器、存储器以及第一和第二存储器通道来将处理器与第二存储器通信地耦合。在许多实施例中，处理器可将该组功能块中的一个或多个低功率模式块的使用映射到与第一存储器通道相关联的第一地址范围。描述和要求保护这些和其他实施例。
计算机中的降低功率状态面临的一些挑战包括在降低功率状态期间消耗功率来访问数据以经由多个存储器通道执行。例如，存储器访问可交错在多个存储器通道上，要求使用多个通道来在降低功率状态中操作并且导致了降低的电池使用时间(hours ofbattery life，HOBL)。在添加进一步复杂性的同时，将存储器从一个通道迁移到另一个通道是一个时间和功率密集的操作，要求一个或多个存储器重映射。因此，在进入降低功率状态之前或在进入降低功率状态时将存储器迁移到单个通道可能是效率低下或者不实际的。一些实施例可卸载作为芯片集(或者平台控制器中心(platform controller hub，PCH))的一部分的功能块，这些功能块可在本地存储器等(静态随机访问存储器(random-accessmemory，RAM))上运行。然而，这要求过多的专用存储器，或者频繁地唤醒主存储器，增加了设计成本，并且增大了诸如已连接待机(connected standby，CS)之类的低功率模式中的功率。这些和其他因素可导致具有过度功率浪费、有限的可应用性和不良的适应性的降低功率状态。这种限制可能大幅降低降低功率状态的可使用性和性能，助力具有降低的HOBL的低效率系统、设备和技术。
本文描述的各种实施例包括主动地将低功率模式功能块或组件的存储器使用映射到被指定用于降低功率状态中的存储器通道的能力。许多实施例包括具有将识别的功能块映射到选定存储器通道的密切关系(affinity)的存储器管理器。例如，包括遵从CS的设备的计算机(例如，移动设备、膝上型电脑、2合1等等)可利用低功率音频、显示、无线连通性中的一个或多个来提供始终连接体验。在这种示例中，存储器管理器可将与提供始终连接体验相关联的所有存储器使用映射到单个存储器通道，使得一个或多个其他存储器通道能够在降低功率状态期间被禁用。在一些实施例中，对存储器模块进行功率门控(powergating)和/或将存储器模块设置在自刷新模式(self-refresh)中可被用作禁用存储器通道的一部分或者与禁用存储器通道结合使用。许多实施例为低功率始终开启(always on，AON)使用提供了低功率轻量级存储器访问管线。
在各种实施例中，本文描述的技术可例如通过将AON组件和/或使用映射到共同的存储器通道来避免从一个存储器通道到另一个存储器通道的存储器迁移。若干个实施例可提供具有延长的HOBL的低功率视频重放。在一个或多个实施例中，存储器通道的一个或多个部分可被用于低功率模式和/或降低功率状态，而存储器通道的其他部分与一个或多个其他存储器通道交错来最大化存储器带宽以及最大化HOBL。在许多实施例中，随着性能需求增大，例如当计算机退出低功率模式时(例如，CS或S0ix到活跃S0模式)，额外的存储器通道和/或降低功率存储器通道的一些部分可被利用。
以这些和其他方式，这里描述的组件可以按准确、高效、动态和可缩放的方式增大效率，减小性能成本，减小计算成本，延长电池寿命，和/或降低实现低功率模式的资源要求，导致了相对于传统计算机技术的若干个技术效果和优点，包括增大的能力和改善的适应性。在各种实施例中，本文描述的方面、技术和/或组件中的一个或多个可经由一个或多个计算设备实现在实际应用中，例如将一组功能块中的一个或多个低功率模式块的使用映射到与第一存储器通道相关联的第一地址范围，并且从而向一个或多个计算设备提供额外且有用的功能，导致更有能力、更好地工作并且改进的计算机。另外，本文描述的方面、技术和/或组件中的一个或多个可被用来改进计算机中的低功率模式、降低功率状态、存储器管线化和/或存储器映射的技术领域。
在若干个实施例中，本文描述的组件可提供在计算机中创建存储器访问管线来优化性能和/或HOBL的具体特定方式。这些创建存储器访问管线的具体特定方式可包括例如存储器管理器可将低功率使用映射到更低地址范围，这些更低地址范围进而被映射到第一存储器通道。另外，寄存器可用于配置存储器管理器。在许多实施例中，存储器管理器可被配置为将计算机的组件或者其使用映射到所识别的存储器通道。在许多这样的实施例中，这可使得其他存储器通道能够被禁用，从而得到了改善的电池寿命。在许多实施例中，本文描述的组件中的一个或多个可实现为一组规则，这些规则通过允许计算机先前不可执行的使得能够实现改进的技术结果的功能来改进计算机相关技术。例如，允许的功能可包括将计算机的一个或多个低功率模式块自动指派到第一存储器通道以改进低功率模式的效率，例如通过使得额外的存储器通道能够被禁用。这些技术中的一个或多个可提供一种可缩放功率降低技术，该技术具有低功率使用和/或随着计算强度增大/减小根据性能对功率的可配置性。
大体上，关于本文使用的符号和命名，接下来的详细描述的一个或多个部分可按照在计算机或计算机的网络上执行的程序过程来呈现。这些过程描述和表示被本领域技术人员用来最有效地将其工作的实质传达给本领域其他技术人员。过程在这里并且一般而言被设想为是通向期望结果的操作的自洽序列。这些操作是要求对物理量的物理操纵的那些操作。通常(但并非一定)，这些量采取能够被存储、传送、组合、比较和以其他方式操纵的电信号、磁信号或光信号的形式。已证明有时，主要是出于习惯用法的原因，将这些信号称为比特、值、元素、符号、字符、项、数字等等，是方便的。然而，应当注意，所有这些和类似的术语都将与适当的物理量相关联并且只是应用到这些量的方便标签。
另外，这些操纵经常是按通常与人类操作者执行的思维操作相关联的术语(例如添加或比较)来提及的。然而，在本文描述的形成一个或多个实施例的一部分的任何操作中，人类操作者的这种能力并不是必要的，或者在大多数情况下并不是想要的。更确切地说，这些操作是机器操作。用于执行各种实施例的操作的有用机器包括由存储在内的根据本文的教导编写的计算机程序来选择性激活或配置的通用数字计算机，和/或包括为所要求的目的特别构造的装置。各种实施例还涉及用于执行这些操作的装置或系统。这些装置可以是为所要求的目的特别构造的或者可包括通用计算机。根据给出的描述将清楚对各种这些机器所要求的结构。
现在参考附图，附图中相似的标号始终用于指代相似的元素。在接下来的描述中，出于说明目的，记载了许多具体细节以提供对其的透彻理解。然而，可明显看出，没有这些具体细节也可实现新颖的实施例。在其他实例中，以框图形式示出公知的结构和设备以促进对其的描述。意图是覆盖权利要求的范围内的所有修改、等同和替换。
图1图示了根据本文描述的一个或多个实施例的用于允许实现所选功率状态下的管线式存储器访问的第一示范性操作环境。在一些实施例中，操作环境100可包括计算机101。在操作环境100中，计算机101可包括处理器电路102、核心支持电路104、主存储器106、一个或多个外围设备108以及具有本地存储器112和一个或多个功能块114的芯片集110。在本文描述的一个或多个实施例中，存储器管线可被建立在主存储器106和一个或多个额外的组件之间，例如处理器电路102的一个或多个核心、一个或多个外围设备108和/或一个或多个功能块114。在一个或多个这种实施例中，存储器管线可被利用来延长计算机101的HOBL，例如在低功率模式中(即，降低功率状态)。在许多实施例中，存储器管线可使得一个或多个存储器通道能够被禁用和/或关联的存储器模块被功率门控和/或设置在自刷新模式中。实施例不限于此情境中。
在一个或多个实施例中，计算机101可在多个功率状态或模式中操作。在本文描述的各种降低功率模式中，计算机101的一个或多个组件可被约束、限制、禁用和/或断电以节约功率。例如，存储器通道和/或存储器模块，例如与主存储器106相关联的那些，可被功率门控或者置于自刷新模式中以在降低功率模式期间节约功率。在一些实施例中，计算机101的组件中的一个或多个可交互操作来使能经由将主存储器106耦合到计算机101的其他组件(例如核心支持电路104和芯片集110)的一组存储器通道中的所选择子集的存储器通道对主存储器106的访问。例如，计算机101的组件可使得一个或多个功能块114和/或处理器电路102的一个或多个部分能够经由共同的存储器通道访问主存储器106。
在各种实施例中，一个或多个功能块114的每一者可包括或者涉及计算机101的一个或多个功能和/或组件。在各种这样的实施例中，功能块114中的一个或多个可被用在低功率状态中。因此，在本文描述的许多实施例中，功能块114中的一个或多个的子集可被选择性地指派到各个存储器通道。在许多这样的实施例中，这些和其他特征可使能更高效的降低功率状态。例如，对存储器通道映射的控制可使得额外的或者替换的存储器通道和/或相应的存储器模块能够被置于降低功率状态中，例如通过功率门控或者自刷新模式。
在一些实施例中，处理器电路102可包括具有一个或多个核心的一个或多个处理器。在各种实施例中，处理器电路102可执行指令来执行本文描述的一个或多个功能或技术。例如，处理器电路102可执行存储在主存储器106和/或本地存储器112中的指令。在一个或多个实施例中，主存储器106可包括系统存储器或随机访问存储器(random-accessmemory，RAM)。在许多实施例中，本地存储器112可包括中央处理单元(central processingunit，CPU)存储器、缓存存储器、静态RAM(static RAM，SRAM)和/或寄存器。在许多实施例中，外围设备108可包括输入/输出(I/O)设备、可移除介质、次级存储器、三级存储器中的一个或多个。在一个或多个实施例中，数据可被从一个或多个外围设备108加载到主存储器106和/或本地存储器112中。例如，一个或多个外围设备108可包括存储被加载到主存储器106中以便执行的指令的硬盘。
在一些实施例中，一个或多个互连可连接计算机101的组件。例如，外围设备108可经由外围组件互连(peripheral component interconnect，PCI)、快速PCI(PCI express，PCIe)、通用串行总线(universal serial bus，USB)、连接器、显示器、版本、类型等等中的一个或多个连接。在各种实施例中，点到点互连、存储器总线和环状互连中的一个或多个可被用来通信地耦合计算机101的组件。在若干个实施例中，主存储器106可经由一个或多个存储器通道通信地耦合到核心支持电路104和/或芯片集110。
更一般而言，核心支持电路104可包括计算机101的如下功能：这些功能不在处理器电路102的核心中，但紧密连接到核心，以例如实现高性能。例如，处理器电路102可包括算术逻辑单元、浮点单元、L1缓存、L2缓存中的一个或多个，并且核心支持电路104可包括互连控制器、L3缓存、监控代理管线和片上存储器控制器中的一个或多个。在一些实施例中，核心支持电路104的一个或多个部分可被包括在芯片集110中，反之亦然。核心支持电路104和/或芯片集110可包括管理处理器电路102、主存储器104和外围设备108之间的数据流动的集成电路中的一组电组件。
图2图示了根据本文描述的一个或多个实施例的用于允许实现所选功率状态下的管线式存储器访问的第二示范性操作环境。在许多实施例中，操作环境的200的一个或多个组件可与操作环境100的组件相同或相似。在操作环境200中，计算机201可包括经由互连220通信地耦合到核心支持电路204的处理器电路202；经由一个或多个存储器通道240-1、240-2、240-n(或者存储器通道240)通信地耦合到核心支持电路204的主存储器206；一个或多个外围设备208；以及经由互连222通信地耦合到核心支持电路204的芯片集210。在本文描述的若干个实施例中，与所选功率状态相关联的存储器通道240存储器使用中的一个或多个可被指派到存储器通道240中的一个共同的存储器通道。实施例不限于此情境中。
如图示的实施例中所示，处理器电路202可包括一个或多个处理器核心202-1、202-2、202-n(或者处理器核心202)，核心支持电路204可包括缓存代理223、缓存224、输入/输出(I/O)代理226、归属代理228、具有存储器管理器232的存储器控制器230以及寄存器234。此外，芯片集210可包括本地存储器212和一个或多个功能块214。另外，一个或多个功能块214可包括低功率模式块216的子集和非低功率模式块218的子集。将会明白，图示的组件是代表性的，并且额外/替换的组件可用于执行本文描述的一个或多个技术，而不脱离本公开的范围。
在一些实施例中，例如，存储器管理器232可具有将低功率模式块216映射到存储器通道240-1的密切关系。在这种实施例中，在降低功率状态期间，存储器通道240-2、240-n中的一个或多个和/或主存储器206的相应部分可被置于低功率模式中。例如，将低功率模式块216中的音频块216-1、Wi-Fi块216-2和显示块216-3对主存储器206的使用映射到存储器通道240-1可允许实现视频重放期间的延长的HOBL。
在若干个实施例中，对存储器通道使用的控制可使得计算机201能够节省功率。例如，通过将低功率模式块216映射到一个存储器通道可节省300-400mW(具有像HOBL_生产率、4k 30fps低功率视频重放这样的基准)。在各种实施例中，映射和/或映射设置可被用来在存储器通道240之一上创建存储器管线。在许多实施例中，存储器通道240的未被用于所选功率状态的一个或多个部分可被交错。在许多这样的实施例中，交错存储器通道240的未被利用部分可优化存储器带宽。在一些实施例中，每个存储器通道240可具有峰值50GB/s带宽。在各种实施例中，主存储器206可使用8GB或16GB每通道。
更一般而言，在一个或多个实施例中，例如，计算机201的组件可利用两个x64存储器通道向物理存储器(例如，主存储器206)通信。在一些实施例中，存储器通道240中的一个或多个可包括至少一个子通道(例如，x16、x32、x64)。在一些这样的实施例中，可利用基于存储器模块(例如，硬件、固件)和关联配置的组和列(banks and ranks)。在各种实施例中，计算机201的一个或多个组件，例如存储器管理器232和寄存器234，可被用来实现低功率轻量级存储器访问管线，例如用于AON使用。
在一些实施例中，互连220和互连222可以是相同或相似的。在各种实施例中，互连220、222可以是单个互连的一部分。在若干个实施例中，互连220、222可包括一个或多个数据总线。在许多实施例中，互连220、222可包括点到点互连和环状互连中的一个或多个。
在一些实施例中，处理器核心202的一部分可包括高计算(high computing，HC)核心和低计算(low computing，LC)核心。在一些这样的实施例中，HC和LC核心可基于工作负载要求被独立地控制/实现。例如，在各种实施例中，在系统引导时，LC核心可以开启并且HC核心可以关闭。随着工作负载增大并且性能需求增大(例如，超过各种阈值)，额外的HC核心可被开启。随着工作负载降低，系统变得空闲，和/或性能需求降低到阈值以下，HC核心可被关闭。
在许多实施例中，处理器核心202或非连贯IO的连通性可经过核心支持电路204。例如，非连贯IO可经由I/O代理226经过。在这种实例中，I/O代理226可使得数据能够经过缓存224和外围设备208之间。如先前提到的，核心支持电路204的图示实施例包括缓存代理223、缓存224、I/O代理226、归属代理228、存储器控制器230、存储器管理器232和寄存器234。在一些实施例中，可利用图示组件的每一者中的一个或多个。缓存代理223可例如经由或者基于缓存224接收/发送与处理器核心202中的一个或多个相关联的请求。在各种实施例中，寄存器234的内容可被用来配置、管理和/或控制存储器管理器232。
在若干个实施例中，寄存器234可包括可被软压板或基本I/O系统(basic I/Osystem，BIOS)设置或重置的旋钮。在各种实施例中，寄存器234(或多个寄存器)的内容可指示低功率模式(lp_mode)和/或功率门控(pg_mode)设置。在各种这样的实施例中，软压板或BIOS可通过设置寄存器234的内容来设置低功率模式。在一些实施例中，当寄存器234包括正值时，低功率轻量级存储器访问管线可被使能。在此模式中，存储器通道240-1可以是活跃的，而一个或多个其他存储器通道240-2、240-n取决于平台配置(例如寄存器234的内容)被功率门控或者处于自刷新模式。在各种实施例中，存储器访问管线被优化到更低功率，例如通过整合存储器通道使用来优化。
例如，当低功率小外形参数膝上型电脑使用更低分辨率显示(例如，2k分辨率)或低端图形(例如，32执行单元图形引擎)中的一个或多个并且核心的数目被设置为4或6时，在引导时，BIOS可选择设置lp_mode＝1(使能管线)和pg_ch1_mode＝1来功率门控memory_channel_1并且只保持memory_channel_0活跃。在这种示例中，即使在S0，在运行低功率使用的同时，花费的总功率也可明显低于使用两个存储器通道时(例如，300-500mW节省)，得到了改善的HOBL。
在具有高端图形和更高分辨率显示(例如，4k分辨率或更高)的膝上型电脑的示例中，当其进入空闲模式时(S0ix)，BIOS可设置lp_mode＝1和pg_ch1_mode＝1。因此，当只运行像AON音频、低功率视频和/或低功率连通性这样的低功率使用时，memory_channel_0将保持活跃并且memory_channel_1将处于自刷新中(但未被功率门控)。即使在S0，在运行低功率使用的同时，花费的总功率也可明显低于使用两个存储器通道时(例如，280-480mW节省)，得到了改善的HOBL。
在若干个情况中，当性能需求随着高端图形或高分辨率视频重放等等增大时，存储器管理器232可将音频、Wi-Fi和/或其他低功率使用保持在被映射到memory_channel_0的较低地址范围内(例如，较低4GB)并且其余的使用可被存储器映射为在高于4GB的memory_channel_0和memory_channel_1间交错。在许多实施例中，这可以允许当需求随着高性能的使用而增加时能够有更好的存储器带宽和/或容量。额外地或者替换地，从低功率切换到高性能模式可避免对于从memory_channel_1到memory_channel_0(或者反之)的存储器迁移的需要，因为低功率使用始终被保持在memory_channel_0中的较低地址区域中。
在许多实施例中，BIOS可设置或重置lp_mode＝0，例如来开启memory_channel_1管线并且使能memory_channel_1。在许多这样的实施例中，当计算机201进入空闲模式时，BIOS可设置lp_mode＝1，例如来使得在S0ix退出低功率使用时，第一低功率轻量级存储器管线将是活跃的，并且取决于性能需求增大，当lp_mode重置回0时，第二存储器通道可被开启。在一个实施例中，具有四个核心子系统、具有DDR4 2400MT/s、单列配置的处理器，通过填充单个存储器通道，对于HOBL生产率基准可得到282mW的功率节省，并且对于1080p30fps低功率视频重放可得到290mW的功率节省。
返回参考图示的实施例，缓存代理223可经由互连220连接到处理器核心202中的一个或多个。在许多这样的实施例中，互连220可包括点到点互连、共享总线或者类似的。以存储器(例如，主存储器206)为目标的请求经过归属代理228。在一些实施例中，归属代理228可维持存储器访问的连贯性和/或一致性。以像PCIe USB音频、视频等等之类的IO为目标的请求可被传递到一组I/O代理之一。
在各种实施例中，随着性能需求增大，例如当计算机101退出低功率模式(CS或S0ix)到活跃S0模式时，存储器通道的可用部分可被计算机201填充和利用。在各种这样的实施例中，非低功率模式块218(例如，加速器块218-1和/或托管(hosting)块218-2)可被填充在额外的存储器通道上。在许多实施例中，低功率模式块216可始终使用存储器通道240-1。在许多这样的实施例中，这样使用存储器通道240-1可避免通道之间的存储器迁移。在若干个实施例中，计算机201可包括移动电话、手持设备、高性能设备、高功率设备、高端计算机和桌面型计算机中的一个或多个。
在一些实施例中，(例如，现代/CS遵从)，一旦计算机101变得空闲，其就可进入S0ix状态。在一个或多个实施例中，一旦像AON音频、具有较低显示分辨率的低功率视频重放、低功率连通性(例如，利用Wi-Fi)这样的低功率使用需要访问主存储器206，计算机101就退出S0ix状态并且进入活跃状态(S0)，这可唤醒处理器核心202中的一个或多个。例如，处理器电路212的功率在S0功率状态中可增大到X，直到计算机101变得空闲为止，此时功率状态可被移动到S0ix以降低系统功率。
在一个或多个实施例中，存储器管理器232可包括经修改的应用编程接口(application programming interface，API)存储器管理器，例如操作系统(operatingsystem，OS)的一部分。在许多实施例中，存储器管理器232可管理系统地址映射，使得低功率模式块216的使用具有与较低地址区域的密切关系，这些较低地址区域可被映射到已知的存储器通道。在一个或多个实施例中，所选功能块(例如，低功率模式块216)可被映射到低4GB地址范围。在一个或多个这样的实施例中，低4GB地址范围可映射到存储器通道240-1。
图3图示了根据本文描述的一个或多个实施例的在环境300中将低功率模式使用映射到存储器通道340-1的存储器管理器332的示范性方面。在许多实施例中，环境300的一个或多个组件可与操作环境100、200的组件相同或相似。操作环境300可包括功能块314、具有存储器映射图350的存储器管理器332、寄存器334、具有相应地址范围348-1、348-2、348-3、348-4的存储器通道340-1以及具有相应地址范围348-5、348-6、348-7、348-8的存储器通道340-2。如图示的实施例中所示，地址范围348-1、348-2、348-3、348-4可朝向地址空间348的较低地址范围349-1，而地址范围348-5、348-6、348-7、348-8可朝向地址空间348的较高地址范围349-2。实施例不限于此情境中。
在各种实施例中，存储器管理器332可生成、维护和/或操纵存储器映射图350，使得与包括音频块316-1、Wi-Fi块316-2和显示块316-3的低功率模式块316相关联的使用被映射到存储器通道340-1中的较低地址范围349-1。在一些实施例中，生成、维护和/或操纵存储器映射图350的一个或多个方面可基于寄存器334的内容。在环境300中，与低功率模式块316中的音频块316-1相关联的音频使用356-1可被存储器映射到存储器通道340-1的地址范围348-1；与低功率模式块316中的Wi-Fi块316-2相关联的Wi-Fi使用356-2可被存储器映射到存储器通道340-1的地址范围348-2；并且与低功率模式块316中的显示块316-3相关联的显示使用356-3可被存储器映射到存储器通道340-1的地址范围348-3。
此外，与非低功率模式块318中的加速器块318-1相关联的加速器使用358-1可被存储器映射到地址范围348-7并且与非低功率模式块318中的托管块318-2相关联的托管使用358-2可被存储器映射到地址范围348-8。在一些实施例中，非低功率模式块318可交错在存储器通道340-1、340-2之间。例如，非低功率模式块318的使用(例如，加速器使用358-1、托管使用358-2)可交错在存储器通道340-1、340-2的地址范围348-4、348-5、348-6、348-7、348-8之间。
图4图示了逻辑流程400的一个实施例，其可代表在各种实施例中可结合用于降低功率状态中的存储器访问的技术而执行的操作。逻辑流程400可代表可被本文描述的一个或多个组件/设备/环境(例如计算机101、201和/或存储器管理器232、332)执行的操作中的一些或所有操作。实施例不限于此情境中。
在图示的实施例中，逻辑流程400可开始于块402。在块402“识别计算机的一组功能块中的一个或多个低功率模式块，该计算机包括具有一个或多个核心的处理器、存储器、第一存储器通道和第二存储器通道，第一存储器通道和第二存储器通道用于将处理器与存储器通信地耦合”，计算机的一组功能块中的一个或多个低功率模式块可被识别。例如，计算机201的功能块214中的低功率模式块216可被识别，例如被存储器管理器232识别。在许多实施例中，计算机201可包括一个或多个处理器核心202、主存储器206、第一存储器通道240-1和第二存储器通道240-2。
前进到块404“将该组功能块中的一个或多个低功率模式块的使用映射到与第一存储器通道相关联的第一地址范围”，该组功能块中的一个或多个低功率模式块的使用可被映射到与第一存储器通道相关联的第一地址范围。例如，第一地址范围可包括与存储器通道340-1相关联的地址范围348-1、348-2、348-3。在这种示例中，低功率块316的音频块316-1、Wi-Fi块316-2和显示块316-3的使用可被存储器映射到存储器通道340-1的地址范围348-1、348-2、348-3。
图5图示了存储介质500的实施例。存储介质500可包括任何非暂态计算机可读存储介质或者机器可读存储介质，例如光存储介质、磁存储介质或者半导体存储介质。在各种实施例中，存储介质500可包括制品。在一些实施例中，存储介质500可存储计算机可执行指令，例如实现本文描述的逻辑流程或操作中的一个或多个的计算机可执行指令，例如关于图4的逻辑流程400的计算机可执行指令。计算机可读存储介质或机器可读存储介质的示例可包括存储电子数据的任何有形介质，包括易失性存储器或非易失性存储器、可移除或不可移除存储器、可擦除或不可擦除存储器、可写或可重写存储器，等等。计算机可执行指令的示例可包括任何适当类型的代码，例如源代码、经编译的代码、经解析的代码、可执行代码、静态代码、动态代码、面向对象的代码、视觉代码，等等。实施例不限于此情境中。
图6图示了可适合用于实现如前所述的各种实施例的示范性计算体系结构600的实施例。在各种实施例中，计算体系结构600可包括电子设备或者可实现为电子设备的一部分。在一些实施例中，计算体系结构600可代表例如本文描述的一个或多个组件。在一些实施例中，计算体系结构600可代表例如一种计算设备，其实现或利用本文描述的组件和/或技术的一个或多个部分，例如计算机101、处理器电路102、核心支持电路104、主存储器106和/或芯片集110。实施例不限于此情境中。
当在本申请中使用时，术语“系统”和“组件”和“模块”意指计算机相关实体，或者是硬件、硬件和软件的组合、软件或者是执行中的软件，其示例由示范性计算体系结构600提供。例如，组件可以是但不限于是在处理器上运行的处理过程、处理器、硬盘驱动器、多个存储驱动器(光存储介质和/或磁存储介质的)、对象、可执行文件、执行的线程、程序和/或计算机。作为例示，在服务器上运行的应用和服务器都可以是组件。一个或多个组件可存在于执行的处理过程和/或线程内，并且组件可局部化在一个计算机上和/或分布在两个或多个计算机之间。另外，组件可通过各种类型的通信介质通信地耦合到彼此以协调操作。协调可涉及信息的单向或双向交换。例如，组件可以以通过通信介质传输的信号的形式传输信息。信息可实现为分配到各种信号线的信号。在这种分配中，每个消息是信号。然而，另外的实施例可替换地使用数据消息。这种数据消息可在各种连接上发送。示范性连接包括并行接口、串行接口和总线接口。
计算体系结构600包括各种常见的计算元素，例如一个或多个处理器、多核处理器、协处理器、存储器单元、芯片集、控制器、外设、接口、振荡器、定时设备、视频卡、音频卡、多媒体输入/输出(I/O)组件、供电电源，等等。然而，实施例不限于由计算体系结构600实现。
如图6中所示，计算体系结构600包括处理单元604、系统存储器606和系统总线608。处理单元604可以是各种商用处理器中的任何一种，包括但不限于
Figure BDA0002551391040000151
和
Figure BDA0002551391040000152
处理器；
Figure BDA0002551391040000153
应用、嵌入式和安全处理器；
Figure BDA0002551391040000154
和
Figure BDA0002551391040000155
和
Figure BDA0002551391040000156
处理器；IBM和
Figure BDA0002551391040000157
Cell处理器；
Figure BDA0002551391040000158
Core(2)
Figure BDA0002551391040000161
和
Figure BDA0002551391040000162
处理器；以及类似的处理器。双微处理器、多核处理器和其他多处理器体系结构也可被用作处理单元604。
系统总线608为包括但不限于系统存储器606的系统组件提供到处理单元604的接口。系统总线608可以是若干种类型的总线结构中的任何一种，该总线结构可进一步利用各种商用总线体系结构中的任何一种互连到存储器总线(有或者没有存储器控制器)、外围总线和本地总线。接口适配器可经由插槽体系结构连接到系统总线608。示例插槽体系结构可包括但不限于加速图形端口(Accelerated Graphics Port，AGP)、卡总线、(扩展)工业标准体系结构((Extended)Industry Standard Architecture，(E)ISA)、微信道体系结构(Micro Channel Architecture，MCA)、NuBus、外围组件互连(扩展)(PeripheralComponent Interconnect(Extended)，PCI(X))、PCI快速、个人计算机存储卡国际联盟(Personal Computer Memory Card International Association，PCMCIA)，等等。
系统存储器606可包括各种类型的计算机可读存储介质，采取一个或多个更高速存储器单元的形式，例如只读存储器(read-only memory，ROM)，随机访问存储器(random-access memory，RAM)，动态RAM(dynamic RAM，DRAM)，双数据速率DRAM(Double-Data-RateDRAM，DDRAM)，同步DRAM(synchronous DRAM，SDRAM)，静态RAM(static RAM，SRAM)，可编程ROM(programmable ROM，PROM)，可擦除可编程ROM(erasable programmable ROM，EPROM)，电可擦除可编程ROM(electrically erasable programmable ROM，EEPROM)，闪速存储器(例如，一个或多个闪存阵列)，聚合物存储器，例如铁电聚合物存储器，奥氏存储器，相变或铁电存储器，硅-氧化物-氮化物-氧化物-硅(silicon-oxide-nitride-oxide-silicon，SONOS)存储器，磁卡或光卡，诸如独立磁盘冗余阵列(Redundant Array of IndependentDisks，RAID)驱动器之类的设备的阵列，固态存储器设备(例如，USB存储器、固态驱动器(solid state drive，SSD))，以及适用于存储信息的任何其他类型的存储介质。在图6所示的图示实施例中，系统存储器606可包括非易失性存储器610和/或易失性存储器612。在一些实施例中，系统存储器606可包括主存储器。基本输入/输出系统(basic input/outputsystem，BIOS)可被存储在非易失性存储器610中。
计算机602可包括各种类型的计算机可读存储介质，采取一个或多个更低速存储器单元的形式，包括内部(或外部)硬盘驱动器(hard disk drive，HDD)614，用于从可移除磁盘618读取或者向其写入的磁软盘驱动器(floppy disk drive，FDD)616，以及用于从可移除光盘622(例如，CD-ROM或DVD)读取或者向其写入的光盘驱动器620。HDD 614、FDD616和光盘驱动器620可分别通过HDD接口624、FDD接口626和光驱动器接口628连接到系统总线608。用于外部驱动器实现方式的HDD接口624可包括通用串行总线(Universal SerialBus，USB)和电气与电子工程师学会(Institute of Electrical and ElectronicsEngineers，IEEE)994接口技术中的至少一者或两者。在各种实施例中，这些类型的存储器可不被包括在主存储器或系统存储器中。
驱动器和关联的计算机可读介质提供数据、数据结构、计算机可执行指令等等的易失性和/或非易失性存储。例如，数个程序模块可被存储在驱动器和存储器单元610、612中，包括操作系统630、一个或多个应用程序632、其他程序模块634和程序数据636。在一个实施例中，一个或多个应用程序632、其他程序模块634和程序数据636可包括或者实现例如本文描述的各种技术、应用和/或组件。
用户可通过一个或多个有线/无线输入设备(例如键盘638)和指点设备(例如鼠标640)，来将命令和信息输入到计算机602中。其他输入设备可包括麦克风、红外(IR)遥控器、射频(RF)遥控器、游戏板、触控笔、读卡器、电子狗、指纹读取器、手套、绘图板、操纵杆、键盘、视网膜读取器、触摸屏(例如，电容式、电阻式等等)、轨迹球、触控板、传感器、触笔等等。这些和其他输入设备常常通过耦合到系统总线608的输入设备接口642连接到处理单元604，但可通过其他接口连接，例如并行端口、IEEE 994串行端口、游戏端口、USB端口、IR接口，等等。
监视器644或其他类型的显示设备也经由诸如视频适配器646之类的接口连接到系统总线608。监视器644可在计算机602内部或外部。除了监视器644以外，计算机通常还包括其他外围输出设备，例如扬声器、打印机等等。
计算机602可利用经由有线和/或无线通信到诸如远程计算机648之类的一个或多个远程计算机的逻辑连接来在联网环境中操作。在各种实施例中，本文描述的一个或多个交互可经由联网的环境发生。远程计算机648可以是工作站、服务器计算机、路由器、个人计算机、便携式计算机、基于微处理器的娱乐家电、对等设备或其他常见的网络节点，并且通常包括相对于计算机602描述的许多或所有元素，虽然为了简明起见只图示了存储器/存储设备650。所描绘的逻辑连接包括到局域网(local area network，LAN)652和/或例如广域网(wide area network，WAN)654之类的更大网络的有线/无线连通性。这种LAN和WAN联网环境在办公室和公司中是常见的，并且促进了整个企业内的计算机网络，例如内联网，所有这些可连接到全球通信网络，例如互联网。
当在LAN联网环境中使用时，计算机602通过有线和/或无线通信网络接口或适配器656连接到LAN 652。适配器656可促进到LAN 652的有线和/或无线通信，LAN 652也可包括布置在其上的无线接入点来与适配器656的无线功能通信。
当在WAN联网环境中使用时，计算机602可包括调制解调器658，或者连接到WAN654上的通信服务器，或者具有用于通过WAN 654建立通信的其他手段，例如通过互联网。可在内部或外部并且可以是有线和/或无线设备的调制解调器658经由输入设备接口642连接到系统总线608。在联网的环境中，相对于计算机602描绘的程序模块或者其一些部分可被存储在远程存储器/存储设备650中。将会明白，所示出的网络连接是示范性的并且在计算机之间建立通信链路的其他手段可被使用。
计算机602可操作来利用IEEE 802标准族与有线和无线设备或实体通信，例如操作性地布置在无线通信中的无线设备(例如，IEEE 802.16空中调制技术)。这至少包括Wi-Fi(或者无线保真)、WiMax和BluetoothTM无线技术，等等。从而，通信可以是像传统网络那样的预定结构或者就简单地是至少两个设备之间的自组织通信。Wi-Fi网络使用被称为IEEE802.11x(a、b、g、n等等)的无线电技术来提供安全、可靠、快速的无线连通性。Wi-Fi网络可用于将计算机连接到彼此、连接到互联网以及连接到有线网络(有线网络使用IEEE802.3相关介质和功能)。
图7图示了适合用于实现如前所述的各种技术和/或实施例的示范性通信体系结构700的框图，例如计算机101、计算机201、存储器管理器232和/或存储器管理器332的实施例。通信体系结构700包括各种常见的通信元素，例如发送器、接收器、收发器、无线电装置、网络接口、基带处理器、天线、放大器、滤波器、供电电源，等等。然而，实施例不限于由通信体系结构700实现。
如图7中所示，通信体系结构700包括一个或多个客户端702和服务器704。在一些实施例中，通信体系结构可包括或实现本文描述的组件、应用和/或技术的一个或多个部分。客户端702和服务器704操作性地连接到一个或多个相应的客户端数据存储库708和服务器数据存储库710，客户端数据存储库708和服务器数据存储库710可被用于存储各个客户端702和服务器704本地的信息，例如cookie和/或关联的情境信息。在各种实施例中，服务器704的任何一者可实现本文描述的逻辑流程或操作中的一个或多个，例如结合在服务器数据存储库710的任何一者上存储从客户端702的任何一者接收的数据。在一个或多个实施例中，(一个或多个)客户端数据存储库708或服务器数据存储库710中的一个或多个可包括本文描述的组件、应用和/或技术的一个或多个部分可访问的存储器。
客户端702和服务器704可利用通信框架706在彼此之间传输信息。通信框架706可实现任何公知的通信技术和协议。通信框架706可实现为分组交换网络(例如，诸如互联网之类的公共网络、诸如企业内联网之类的私有网络，等等)、电路交换网络(例如，公共交换电话网)或者分组交换网络和电路交换网络的组合(具有适当的网关和转化器)。
通信框架706可实现被布置为接受、通信和连接到通信网络的各种网络接口。网络接口可被视为输入输出接口的专门形式。网络接口可使用连接协议，包括但不限于直接连接、以太网(例如，粗型、细型、双绞线对10/100/1900Base T等等)、令牌环、无线网络接口、蜂窝网络接口、IEEE 802.11a-x网络接口、IEEE 802.16网络接口、IEEE 802.20网络接口，等等。另外，多个网络接口可用于与各种通信网络类型结合。例如，多个网络接口可用于允许通过广播、多播和单播网络的通信。如果处理要求指示更大量的速度和容量，则分布式网络控制器体系结构可类似地被用来集中资源(pool)、负载平衡和以其他方式增大客户端702和服务器704所要求的通信带宽。通信网络可以是包括但不限于以下各项的有线和/或无线网络中的任何一者及其组合：直接互连、安全定制连接、私有网络(例如，企业内联网)、公共网络(例如，互联网)、个人区域网络(Personal Area Network，PAN)、局域网(LocalArea Network，LAN)、城域网(Metropolitan Area Network，MAN)、作为互联网上的节点的操作任务(Operating Missions as Nodes on the Internet，OMNI)、广域网(Wide AreaNetwork，WAN)、无线网络、蜂窝网络和其他通信网络。
各种实施例可利用硬件元素、软件元素或者两者的组合来实现。硬件元素的示例可包括处理器、微处理器、电路、电路元件(例如，晶体管、电阻器、电容器、电感器等等)、集成电路、专用集成电路(application specific integrated circuit，ASIC)、可编程逻辑器件(programmable logic device，PLD)、数字信号处理器(digital signal processor，DSP)、现场可编程门阵列(field programmable gate array，FPGA)、逻辑门、寄存器、半导体器件、芯片、微芯片、芯片集，等等。软件的示例可包括软件组件、程序、应用、计算机程序、应用程序、系统程序、机器程序、操作系统软件、中间件、固件、软件模块、例程、子例程、函数、方法、过程、软件接口、应用程序接口(application program interface，API)、指令集、计算代码、计算机代码、代码段、计算机代码段、字、值、符号或者这些的任何组合。确定一实施例是否利用硬件元素和/或软件元素实现可根据任何数目的因素而变化，例如期望的计算速率、电力水平、耐热性、处理周期预算、输入数据速率、输出数据速率、存储器资源、数据总线速度和其他设计或性能约束。
至少一个实施例的一个或多个方面可由存储在机器可读介质上的表示处理器内的各种逻辑的代表性指令实现，这些指令当被机器读取时使得该机器制造逻辑来执行本文描述的技术。这种被称为“IP核”的表示可被存储在有形机器可读介质上，并且被提供给各种客户或制造设施以加载到实际制作该逻辑或处理器的制造机器中。一些实施例可例如利用可存储指令或指令集合的机器可读介质或物品来实现，所述指令或指令集合如果被机器执行则可使得该机器执行根据实施例的方法和/或操作。这种机器例如可包括任何适当的处理平台、计算平台、计算设备、处理设备、计算系统、处理系统、计算机、处理器等等，并且可利用硬件和/或软件的任何适当组合来实现。机器可读介质或物品可包括例如任何适当类型的存储器单元、存储器设备、存储器物品、存储器介质、存储设备、存储物品、存储介质和/或存储单元，例如存储器、可移除或非可移除介质、可擦除或非可擦除介质、可写或可重写介质、数字或模拟介质、硬盘、软盘、致密盘只读存储器(Compact Disk Read OnlyMemory，CD-ROM)、可记录致密盘(Compact Disk Recordable，CD-R)、可重写致密盘(Compact Disk Rewriteable，CD-RW)、光盘、磁介质、磁光介质、可移除存储卡或盘、各种类型的数字多功能盘(Digital Versatile Disk，DVD)、磁带、盒式磁带，等等。指令可包括利用任何适当的高级别、低级别、面向对象的、视觉的、经编译的和/或经解析的编程语言实现的任何适当类型的代码，例如源代码、经编译的代码、经解析的代码、可执行代码、静态代码、动态代码、经加密的代码等等。
以下示例涉及进一步的实施例，许多置换和配置将从这些实施例中清楚显现。
示例1是一种装置，该装置包括：处理器，包括一个或多个核心；以及存储器，包括第一存储器部分和第二存储器部分，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器：识别计算机的一组功能块中的一个或多个低功率模式块，所述计算机包括所述处理器、所述存储器、第一存储器通道、以及第二存储器通道，所述第一存储器通道和所述第二存储器通道将所述处理器与所述第二存储器部分通信地耦合；并且将所述一组功能块中的所述一个或多个低功率模式块的使用映射到与所述第一存储器通道相关联的第一地址范围。
示例2包括如示例1所述的主题，所述第二存储器通道与第二地址范围相关联，其中所述第一地址范围低于所述第二地址范围。
示例3包括如示例1所述的主题，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器基于对所述计算机从第一功率状态转变到第二功率状态的指示经由所述第一存储器通道在所述第二存储器部分和所述处理器的至少一个核心之间建立低功率通信管线，其中所述第二功率状态是比所述第一功率状态更低功率的状态。
示例4包括如示例3所述的主题，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器禁用所述第二存储器通道以经由所述第一存储器通道在所述第二存储器部分和所述处理器之间建立低功率通信管线。
示例5包括如示例4所述的主题，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器将与所述第二存储器通道相关联的一个或多个存储器模块设置为自刷新模式以禁用所述第二存储器通道。
示例6包括如示例4所述的主题，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器利用与所述第二存储器通道相关联的一个或多个存储器模块上的功率门控来禁用所述第二存储器通道。
示例7包括如示例3所述的主题，对所述计算机从所述第一功率状态转变到所述第二功率状态的指示包括寄存器的内容。
示例8包括如示例7所述的主题，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器利用所述计算机的基本输入/输出系统(BIOS)来设置所述寄存器的内容。
示例9包括如示例1所述的主题，所述一组功能块包括所述一个或多个低功率模式块和两个或更多个高功率模式块，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器利用交错来将所述两个或更多个高功率模式块的使用映射到与所述第一存储器通道相关联的第二地址范围和与所述第二存储器通道相关联的第三地址范围。
示例10包括如示例1所述的主题，所述第一存储器部分包括主存储器并且所述第二存储器部分包括次存储器。
示例11包括如示例1所述的主题，所述第一存储器部分和第二存储器部分包括共同存储器。
示例12是至少一个非暂态计算机可读介质，包括一组指令，所述指令响应于被处理器电路执行，使得所述处理器电路：识别计算机的一组功能块中的一个或多个低功率模式块，所述计算机包括具有一个或多个核心的处理器、存储器、第一存储器通道、以及第二存储器通道，所述第一存储器通道和所述第二存储器通道将所述处理器与所述存储器通信地耦合；并且将所述一组功能块中的一个或多个低功率模式块的使用映射到与所述第一存储器通道相关联的第一地址范围。
示例13包括如示例12所述的主题，包括指令，所述指令响应于被所述处理器电路执行而使得所述处理器电路基于对所述计算机从第一功率状态转变到第二功率状态的指示经由所述第一存储器通道在所述存储器和所述处理器的至少一个核心之间建立低功率通信管线，其中所述第二功率状态是比所述第一功率状态更低功率的状态。
示例14包括如示例13所述的主题，包括指令，所述指令响应于被所述处理器电路执行而使得所述处理器电路禁用所述第二存储器通道以经由所述第一存储器通道在所述存储器和所述处理器之间建立低功率通信管线。
示例15包括如示例14所述的主题，包括指令，所述指令响应于被所述处理器电路执行而使得所述处理器电路将与所述第二存储器通道相关联的一个或多个存储器模块设置到自刷新模式以禁用所述第二存储器通道。
示例16包括如示例14所述的主题，包括指令，所述指令响应于被所述处理器电路执行而使得所述处理器电路利用与所述第二存储器通道相关联的一个或多个存储器模块上的功率门控来禁用所述第二存储器通道。
示例17包括如示例13所述的主题，包括指令，所述指令响应于被所述处理器电路执行而使得所述处理器电路利用所述计算机的基本输入/输出系统(BIOS)来设置寄存器的内容，其中所述寄存器的内容包括对所述计算机从所述第一功率状态转变到所述第二功率状态的指示。
示例18包括如示例12所述的主题，所述一组功能块包括所述一个或多个低功率模式块和两个或更多个高功率模式块，并且所述至少一个非暂态计算机可读介质包括指令，所述指令响应于被所述处理器电路执行而使得所述处理器电路利用交错来将所述两个或更多个高功率模式块的使用映射到与所述第一存储器通道相关联的第二地址范围和与所述第二存储器通道相关联的第三地址范围。
示例19是一种由计算机实现的方法，包括：识别计算机的一组功能块中的一个或多个低功率模式块，所述计算机包括具有一个或多个核心的处理器、存储器、第一存储器通道、以及第二存储器通道，所述第一存储器通道和所述第二存储器通道将所述处理器与所述存储器通信地耦合；并且将所述一组功能块中的一个或多个低功率模式块的使用映射到与所述第一存储器通道相关联的第一地址范围。
示例20包括如示例19所述的主题，包括基于对所述计算机从第一功率状态转变到第二功率状态的指示经由所述第一存储器通道在所述存储器和所述处理器的至少一个核心之间建立低功率通信管线，其中所述第二功率状态是比所述第一功率状态更低功率的状态。
示例21包括如示例20所述的主题，包括禁用所述第二存储器通道以经由所述第一存储器通道在所述存储器和所述处理器之间建立低功率通信管线。
示例22包括如示例21所述的主题，包括将与所述第二存储器通道相关联的一个或多个存储器模块设置到自刷新模式以禁用所述第二存储器通道。
示例23包括如示例21所述的主题，包括利用与所述第二存储器通道相关联的一个或多个存储器模块上的功率门控来禁用所述第二存储器通道。
示例24包括如示例20所述的主题，包括利用所述计算机的基本输入/输出系统(BIOS)来设置寄存器的内容，其中所述寄存器的内容包括对所述计算机从所述第一功率状态转变到所述第二功率状态的指示。
示例25包括如示例19所述的主题，所述一组功能块包括所述一个或多个低功率模式块和两个或更多个高功率模式块，并且包括利用交错来将所述两个或更多个高功率模式块的使用映射到与所述第一存储器通道相关联的第二地址范围和与所述第二存储器通道相关联的第三地址范围。
示例26是一种装置，包括：用于识别计算机的一组功能块中的一个或多个低功率模式块的装置，所述计算机包括具有一个或多个核心的处理器、存储器、第一存储器通道、以及第二存储器通道，所述第一存储器通道和所述第二存储器通道将所述处理器与所述存储器通信地耦合；以及用于将所述一组功能块中的一个或多个低功率模式块的使用映射到与所述第一存储器通道相关联的第一地址范围的装置。
示例27包括如示例26所述的主题，包括用于基于对所述计算机从第一功率状态转变到第二功率状态的指示经由所述第一存储器通道在所述存储器和所述处理器的至少一个核心之间建立低功率通信管线的装置，其中所述第二功率状态是比所述第一功率状态更低功率的状态。
示例28包括如示例27所述的主题，包括用于禁用所述第二存储器通道以经由所述第一存储器通道在所述存储器和所述处理器之间建立低功率通信管线的装置。
示例39包括如示例28所述的主题，包括用于将与所述第二存储器通道相关联的一个或多个存储器模块设置到自刷新模式以禁用所述第二存储器通道的装置。
示例30包括如示例28所述的主题，包括用于利用与所述第二存储器通道相关联的一个或多个存储器模块上的功率门控来禁用所述第二存储器通道的装置。
示例31包括如示例27所述的主题，包括用于利用所述计算机的基本输入/输出系统(BIOS)来设置寄存器的内容的装置，其中所述寄存器的内容包括对所述计算机从所述第一功率状态转变到所述第二功率状态的指示。
示例32包括如示例26所述的主题，所述一组功能块包括所述一个或多个低功率模式块和两个或更多个高功率模式块，并且包括用于利用交错来将所述两个或更多个高功率模式块的使用映射到与所述第一存储器通道相关联的第二地址范围和与所述第二存储器通道相关联的第三地址范围的装置。
以上对示例实施例的描述是为了图示和描述给出的。其并不打算是穷举性的或将本公开限制到所公开的精确形式。根据本公开，许多修改和变化是可能的。希望本公开的范围不被本详细描述所限制，而是由所附权利要求来限制。将来提交的要求本申请优先权的申请可以不同的方式要求保护公开的主题，并且一般可包括本文以各种方式公开或以其他方式展示的一个或多个限制的任何集合。

Claims (25)

1.一种计算机实现的方法，包括：
识别计算机的一组功能块中的一个或多个低功率模式块，所述计算机包括：处理器、包括第一存储器部分和第二存储器部分的存储器、第一存储器通道和第二存储器通道，所述第一存储器通道和所述第二存储器通道用于将所述处理器与所述第二存储器部分通信地耦合；并且
将所述一组功能块中的所述一个或多个低功率模式块的使用映射到与所述第一存储器通道相关联的第一地址范围。
2.如权利要求1所述的计算机实现的方法，其中所述第二存储器通道与第二地址范围相关联，并且所述第一地址范围低于所述第二地址范围。
3.如权利要求1所述的计算机实现的方法，包括：基于对所述计算机从第一功率状态转变到第二功率状态的指示、经由所述第一存储器通道在所述第二存储器部分与所述处理器的至少一个核心之间建立低功率通信管线，其中所述第二功率状态是比所述第一功率状态更低功率的状态。
4.如权利要求3所述的计算机实现的方法，包括：禁用所述第二存储器通道，以经由所述第一存储器通道在所述第二存储器部分与所述处理器之间建立低功率通信管线。
5.如权利要求4所述的计算机实现的方法，包括：将与所述第二存储器通道相关联的一个或多个存储器模块设置为自刷新模式，以禁用所述第二存储器通道。
6.如权利要求4所述的计算机实现的方法，包括：利用与所述第二存储器通道相关联的一个或多个存储器模块上的功率门控，来禁用所述第二存储器通道。
7.如权利要求3所述的计算机实现的方法，其中，对所述计算机从所述第一功率状态转变到所述第二功率状态的指示包括寄存器的内容。
8.如权利要求7所述的计算机实现的方法，包括：利用所述计算机的基本输入/输出系统BIOS来设置所述寄存器的内容。
9.如权利要求1所述的计算机实现的方法，其中，所述一组功能块包括所述一个或多个低功率模式块和两个或更多个高功率模式块，并且所述计算机实现的方法包括：利用交错来将所述两个或更多个高功率模式块的使用映射到与所述第一存储器通道相关联的第二地址范围和与所述第二存储器通道相关联的第三地址范围。
10.如权利要求1所述的计算机实现的方法，其中，所述第一存储器部分包括主存储器，并且所述第二存储器部分包括次存储器。
11.如权利要求1所述的计算机实现的方法，其中，所述第一存储器部分和所述第二存储器部分包括共同的存储器。
12.一种包括代码的机器可读介质，所述代码在被执行时使得机器执行如权利要求1至11中的任一项所述的方法。
13.一种装置，包括：
处理器，包括一个或多个核心；以及
存储器，包括第一存储器部分和第二存储器部分，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器用于：
识别计算机的一组功能块中的一个或多个低功率模式块，所述计算机包括所述处理器、所述存储器、第一存储器通道和第二存储器通道，所述第一存储器通道和所述第二存储器通道用于将所述处理器与所述第二存储器部分通信地耦合；并且
将所述一组功能块中的所述一个或多个低功率模式块的使用映射到与所述第一存储器通道相关联的第一地址范围。
14.如权利要求13所述的装置，其中，所述第二存储器通道与第二地址范围相关联，并且所述第一地址范围低于所述第二地址范围。
15.如权利要求13所述的装置，其中，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器用于：基于对所述计算机从第一功率状态转变到第二功率状态的指示、经由所述第一存储器通道在所述第二存储器部分与所述处理器的至少一个核心之间建立低功率通信管线，其中所述第二功率状态是比所述第一功率状态更低功率的状态。
16.如权利要求15所述的装置，其中，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器用于：禁用所述第二存储器通道，以经由所述第一存储器通道在所述第二存储器部分与所述处理器之间建立低功率通信管线。
17.如权利要求16所述的装置，其中，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器用于：将与所述第二存储器通道相关联的一个或多个存储器模块设置为自刷新模式，以禁用所述第二存储器通道。
18.如权利要求16所述的装置，其中，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器用于：利用与所述第二存储器通道相关联的一个或多个存储器模块上的功率门控，来禁用所述第二存储器通道。
19.如权利要求15所述的装置，其中，对所述计算机从所述第一功率状态转变到所述第二功率状态的指示包括寄存器的内容。
20.如权利要求19所述的装置，其中，所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器用于：利用所述计算机的基本输入/输出系统BIOS来设置所述寄存器的内容。
21.如权利要求13所述的装置，其中，所述一组功能块包括所述一个或多个低功率模式块和两个或更多个高功率模式块，并且所述第一存储器部分包括指令，所述指令当被所述处理器执行时使得所述处理器用于：利用交错来将所述两个或更多个高功率模式块的使用映射到与所述第一存储器通道相关联的第二地址范围和与所述第二存储器通道相关联的第三地址范围。
22.如权利要求13所述的装置，其中，所述第一存储器部分包括主存储器，并且所述第二存储器部分包括次存储器。
23.如权利要求13所述的装置，其中，所述第一存储器部分和所述第二存储器部分包括共同的存储器。
24.一种设备，包括：
用于识别计算机的一组功能块中的一个或多个低功率模式块的装置，所述计算机包括：具有一个或多个核心的处理器、存储器、第一存储器通道和第二存储器通道，所述第一存储器通道和所述第二存储器通道用于将所述处理器与所述存储器通信地耦合；以及
用于将所述一组功能块中的所述一个或多个低功率模式块的使用映射到与所述第一存储器通道相关联的第一地址范围的装置。
25.如权利要求24所述的设备，包括：用于基于对所述计算机从第一功率状态转变到第二功率状态的指示、经由所述第一存储器通道在所述存储器与所述处理器的至少一个核心之间建立低功率通信管线的装置，其中所述第二功率状态是比所述第一功率状态更低功率的状态。
CN202010576077.9A 2019-08-09 2020-06-22 用于降低功率状态中的存储器访问的技术 Pending CN112346657A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/536,408 2019-08-09
US16/536,408 US11256318B2 (en) 2019-08-09 2019-08-09 Techniques for memory access in a reduced power state

Publications (1)

Publication Number Publication Date
CN112346657A true CN112346657A (zh) 2021-02-09

Family

ID=68613944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010576077.9A Pending CN112346657A (zh) 2019-08-09 2020-06-22 用于降低功率状态中的存储器访问的技术

Country Status (3)

Country Link
US (3) US11256318B2 (zh)
CN (1) CN112346657A (zh)
DE (1) DE102020117756A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10515023B2 (en) * 2016-02-29 2019-12-24 Intel Corporation System for address mapping and translation protection
WO2020176291A1 (en) * 2019-02-28 2020-09-03 Rambus Inc. Quad-channel dram
US11487339B2 (en) * 2019-08-29 2022-11-01 Micron Technology, Inc. Operating mode register
US20220129171A1 (en) * 2020-10-23 2022-04-28 Pure Storage, Inc. Preserving data in a storage system operating in a reduced power mode
US12106818B2 (en) 2020-12-23 2024-10-01 Intel Corporation Power control of a memory device in connected standby state
US11763860B2 (en) * 2021-12-16 2023-09-19 Microsoft Technology Licensing, Llc Multi-port SDRAM
CN114397844B (zh) * 2022-01-12 2023-05-09 厦门安科科技有限公司 基于多通道交互的拆楼机的控制方法及控制装置
US20240086090A1 (en) * 2022-09-14 2024-03-14 Micron Technology, Inc. Memory channel disablement

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275140A (ja) * 1997-03-31 1998-10-13 Nec Ic Microcomput Syst Ltd マイクロコンピュータ
KR20020032136A (ko) * 2000-10-25 2002-05-03 박성훈 메모리를 이용한 대용량 보조기억장치
KR101330121B1 (ko) * 2006-10-30 2013-11-26 삼성전자주식회사 컴퓨터시스템 및 그 제어방법
US8539272B1 (en) * 2010-07-08 2013-09-17 Qualcomm Incorporated Reducing leakage current during low power mode
US9436600B2 (en) * 2013-06-11 2016-09-06 Svic No. 28 New Technology Business Investment L.L.P. Non-volatile memory storage for multi-channel memory system
US9612648B2 (en) * 2013-08-08 2017-04-04 Qualcomm Incorporated System and method for memory channel interleaving with selective power or performance optimization
US9582211B2 (en) * 2014-04-29 2017-02-28 Sandisk Technologies Llc Throttling command execution in non-volatile memory systems based on power usage
TWI653527B (zh) * 2014-12-27 2019-03-11 美商英特爾公司 當計算元件運作時致能系統低電力狀態之技術
US10915322B2 (en) * 2018-09-18 2021-02-09 Advanced Micro Devices, Inc. Using loop exit prediction to accelerate or suppress loop mode of a processor
US20200183622A1 (en) * 2018-12-07 2020-06-11 Micron Technology, Inc. Memory circuit package with adjustable active channel count
US11023379B2 (en) * 2019-02-13 2021-06-01 Google Llc Low-power cached ambient computing
US11042213B2 (en) * 2019-03-30 2021-06-22 Intel Corporation Autonomous core perimeter for low power processor states

Also Published As

Publication number Publication date
US11698673B2 (en) 2023-07-11
US11256318B2 (en) 2022-02-22
US20190361516A1 (en) 2019-11-28
DE102020117756A1 (de) 2021-02-11
US20220066535A1 (en) 2022-03-03
US20230400908A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
CN112346657A (zh) 用于降低功率状态中的存储器访问的技术
US9697124B2 (en) Systems and methods for providing dynamic cache extension in a multi-cluster heterogeneous processor architecture
US9690353B2 (en) System and method for initiating a reduced power mode for one or more functional blocks of a processor based on various types of mode request
US8719527B2 (en) Increasing memory capacity in power-constrained systems
US6968468B2 (en) Digital computer utilizing buffer to store and output data to play real time applications enabling processor to enter deep sleep state while buffer outputs data
US20150286565A1 (en) System and method for allocating memory to dissimilar memory devices using quality of service
EP3345070B1 (en) Systems and methods for dynamically adjusting memory state transition timers
US20190286559A1 (en) Providing Multiple Memory Modes For A Processor Including Internal Memory
US9747038B2 (en) Systems and methods for a hybrid parallel-serial memory access
JP6276470B2 (ja) ポータブルコンピューティングデバイスの揮発性メモリのスタンバイ電力を低減するためのシステムおよび方法
CN106575273B (zh) 用于扩展片上系统的存储器的系统和方法
JP2012079320A (ja) ハードウェアのダイナミックなキャッシュパワー管理
US20140189401A1 (en) Block-level sleep logic
US20160321102A1 (en) Application processor and system on chip
US20200379546A1 (en) Dynamic power management network for memory devices
DE112017003080T5 (de) Prozessor mit gleichzeitigem kern und gewebeausgang aus einem zustand mit geringer energie
WO2015073613A1 (en) System and method for reducing memory i/o power via data masking
JP2016523413A (ja) ジェネリックホストベースのコントローラレイテンシ方法及び装置
TW201631467A (zh) 包括多個不同處理器核心之處理器
US20200058330A1 (en) Client latency-aware micro-idle memory power management
US9368162B2 (en) Integrated circuit device, power management module and method for providing power management
US10645166B2 (en) Network interface card
US11921564B2 (en) Saving and restoring configuration and status information with reduced latency
US20160077959A1 (en) System and Method for Sharing a Solid-State Non-Volatile Memory Resource
TWM532048U (zh) 電腦系統

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination