TW201631467A - 包括多個不同處理器核心之處理器 - Google Patents

包括多個不同處理器核心之處理器 Download PDF

Info

Publication number
TW201631467A
TW201631467A TW104135131A TW104135131A TW201631467A TW 201631467 A TW201631467 A TW 201631467A TW 104135131 A TW104135131 A TW 104135131A TW 104135131 A TW104135131 A TW 104135131A TW 201631467 A TW201631467 A TW 201631467A
Authority
TW
Taiwan
Prior art keywords
processor
cores
core
state
power manager
Prior art date
Application number
TW104135131A
Other languages
English (en)
Other versions
TWI553549B (zh
Inventor
大衛Ｊ 威廉森
蓋瑞爾德Ｒ 三世 威廉斯
Original Assignee
蘋果公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 蘋果公司 filed Critical 蘋果公司
Publication of TW201631467A publication Critical patent/TW201631467A/zh
Application granted granted Critical
Publication of TWI553549B publication Critical patent/TWI553549B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/461—Saving or restoring of program or task context
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)

Abstract

在實施例中，積體電路可包括一或多個處理器。每一處理器可包括多個處理器核心，且每一核心具有一不同設計/實施及效能位準。舉例而言，可以高效能實施一核心，但該核心可具有較高最低電壓。可以一較低最大效能實施另一核心，但可最佳化其效率且可在較低最低電壓下正確地操作。處理器可支援多個處理器狀態(PState)。每一PState可指定一操作點且可映射至該等處理器核心中之一者。在操作期間，該等核心中之一者處於作用中：當前PState映射至該核心。若一新PState經選擇及經映射至一不同核心，則處理器可自動將處理器狀態內容切換至新選擇之核心且可開始在彼核心上執行。

Description

包括多個不同處理器核心之處理器
本文所描述之實施例係關於處理器，且更特定而言係關於形成處理器之多個處理器核心。
各種處理器包括於電子系統中以執行提供一定量之使用者功能性之軟體。處理器可包括系統中之中央處理單元(CPU)，以及專用於諸如圖形、媒體處理等之特定任務之專用處理器。一般而言，處理器經設計而以多個操作點(供應電壓量值及時脈頻率之設定)操作。相較於較高操作點，較低操作點消耗更少電力但亦提供有限效能。對於一些工作負載，有限效能為足夠的且可使用較低操作點。對於其他工作負載，需要較高操作點以提供足夠的效能。
在一些系統中，會經歷多種多樣之工作負載。設計如下處理器已變成一種挑戰，該處理器可提供最苛刻工作負載所需要之效能同時亦支援將為許多頻繁執行的工作負載提供足夠效能的最低可能操作點。在高操作點處操作之處理器可能僅支援在電路停止正確地運行之前將供應電壓降低至某一位準。必須制定折衷方案，且通常提高最低操作點直至設計可滿足所要高端操作點。隨著高端操作點繼續提高，越來越多工作負載可在最低操作點處執行(且許多可在甚至更低的操作點處執行)。電力被此類工作負載不必要地消耗，此可為行動系統 頻繁地基於諸如電池之有限能量來源操作之關鍵因素。
在一實施例中，一種積體電路可包括一或多個處理器。每一處理器可包括多個處理器核心，且每一核心具有不同設計/實施及效能位準。舉例而言，可以高效能實施一核心，但該核心可具有較高最低電壓，該核心可在此電壓下正確地操作。可以較低最大效能實施另一核心，但可最佳化其效率且可在較低最小電壓下正確地操作。處理器可支援多個處理器狀態(PState)。每一PState可指定一操作點(例如，供應電壓量值及時脈頻率之組合)，且每一PState可映射至該等處理器核心中之一者。在操作期間，該等核心中之一者處於作用中：當前PState映射至該核心。若新的PState經選擇且經映射至不同的核心，則處理器可自動將處理器狀態內容切換至新選擇之核心且可開始在彼核心上執行。
在一實施例中，多個核心可准許處理器支援廣泛範圍之PState及/或可提供經改良的功率效率(尤其在較低PState下)。處理器可支援增強電池壽命(例如，在行動系統中)。處理器可為效能要求並不苛刻之工作負載提供有效執行，此可減輕各種系統中之熱需求。
10‧‧‧系統單晶片
12‧‧‧記憶體
14‧‧‧中央處理單元複合體/組件
16‧‧‧SOC電源管理器
18A‧‧‧周邊組件
18B‧‧‧周邊組件
22‧‧‧記憶體控制器
27‧‧‧通信網狀架構
30‧‧‧處理器叢集
32A‧‧‧處理器
32n‧‧‧處理器
34‧‧‧二階快取記憶體
36‧‧‧處理器電源管理器
38‧‧‧PState暫存器
40‧‧‧效能核心
42‧‧‧高效率核心
44‧‧‧電源開關
46‧‧‧電源開關
50‧‧‧決策區塊
52‧‧‧區塊
54‧‧‧決策區塊
56‧‧‧區塊
58‧‧‧決策區塊
60‧‧‧區塊
62‧‧‧區塊
70‧‧‧區塊
72‧‧‧區塊
74‧‧‧決策區塊
76‧‧‧區塊
78‧‧‧決策區塊
80‧‧‧區塊
82‧‧‧區塊
90A‧‧‧內容狀態機
90B‧‧‧內容狀態機
92‧‧‧內容緩衝器
150‧‧‧系統
154‧‧‧周邊裝置
156‧‧‧電源管理單元
以下詳細描述參考現簡短描述之隨附圖式。
圖1為處理器叢集之一項實施例的方塊圖。
圖2為繪示一項實施例的如圖1中所說明之PCore及ECore之效率與效能關係的曲線圖。
圖3為繪示處理器電源管理單元改變處理器狀態之一項實施例之操作的流程圖。
圖4為繪示處理器電源管理交換核心之一項實施例之操作的流程圖。
圖5為用於核心交換之內容切換硬體之一項實施例的方塊圖。
圖6為包括圖1中所展示之處理器叢集之一項實施例的系統單晶片(SOC)之一項實施例的方塊圖。
圖7為系統之一項實施例的方塊圖。
雖然本發明中所描述之實施例可容許各種修改及替代形式，但在圖式中藉助於實例來展示其特定實施例，且將在本文中詳細描述該等實施例。然而應理解，該等圖式及對其之詳細描述並非意欲將實施例限於所揭示之特定形式，而正相反，本發明意欲涵蓋屬於隨附申請專利範圍之精神及範疇內的所有修改、等效物或替代物。本文中所使用之標題僅處於組織性目的，且不意欲用以限制該描述之範疇。如本申請案全篇中所使用，詞語「可」係以許可意義(亦即，意謂有可能)而非強制意義(亦即，意謂必須)加以使用。類似地，詞語「包括」意謂包括但不限於。
可將各種單元、電路或其他組件描述為「經組態以」執行一或多個任務。在此等情形下，「經組態以」係對結構之廣泛敍述，其大體上意謂「具有在操作期間執行該或該等任務之電路」。因而，單元/電路/組件可經組態以執行任務(即使該單元/電路/組件當前未接通亦如此)。一般而言，形成對應於「經組態以」之結構的電路可包括硬體電路及/或儲存可執行以實施該操作之程式指令的記憶體。該記憶體可包括揮發性記憶體(諸如，靜態或動態隨機存取記憶體)，及/或非揮發性記憶體(諸如，光碟或磁碟儲存器、快閃記憶體、可程式化唯讀記憶體，等等)。類似地，為了描述之便利起見，各種單元/電路/組件可經描述為執行一或多個任務。此等描述應解釋為包括片語「經組態以」。敍述經組態以執行一或多個任務之單元/電路/組件明確地意欲不援引35 U.S.C.§ 112(f)對彼單元/電路/組件之解釋。
本說明書包括對「一項實施例」或「一實施例」之參考。片語 「在一項實施例中」或「在一實施例中」之出現未必係指同一實施例，但除非本文中明確地否認，一般預期包括特徵之任何組合的實施例。可以與本發明一致之任何適合方式來組合特定特徵、結構或特性。
圖1為處理器叢集30之一項實施例的方塊圖。在所繪示之實施例中，包括多個處理器32A至32n及二階(L2)快取記憶體34。處理器32A至32n耦接至L2快取記憶體34，該L2快取記憶體經進一步耦接以與包括叢集30之系統的其他元件通信。在所繪示之實施例中，L2快取記憶體34包括一處理器電源管理器36，其包括儲存用於處理器32A至32n之PState的PState暫存器38。在各種實施例中，每一處理器32A至32n可具有其自身的獨立PState，處理器32A至32n之群組可共用一PState，或叢集30可具有用於處理器32A至32n的共用PState。處理器32A在圖1中更詳細地展示為包括至少兩個處理器核心、一效能核心(PCore)40及一高效率核心(efficient core)(ECore)42。其它實施例可包括額外核心。經由各別電源開關44及46將每一核心40及42耦接至電力供應軌(VP)。因此，每一核心40及42可獨立地開啟電力或切斷電力。其他處理器(諸如處理器32n)可類似於處理器32A。
每一處理器32A至32n可為一實體，在系統中執行之軟體可指派程式碼至此實體以便執行。舉例而言，軟體可為作業系統(OS)的控制該系統中之硬體的一部分。軟體可為排程待執行之程式碼的執行緒或任務排程器。OS亦可基於正在執行的程式碼之效能需求指派PState至處理器32A至32n。OS可追蹤程式碼之特性以判定PState、可靜態地記錄每一執行緒/任務之資訊以選擇PState等等，或其任何組合。另外或替代地，PState可受系統中之其他條件(熱限制、可用電池電力等)影響。
每一可能的PState可為處理器32A至32n指定操作點。舉例而言，操作點可包括VP之供應電壓量值以及處理器32A至32n中之時脈的時脈頻率。其它實施例可以其他方式定義操作點，但一般而言，操作點可指示處理器之效能及電力消耗。在一實施例中，PState可為直接用作供應電壓量值及時脈頻率的一對值。在其他實施例中，PState可為用以獲得供應電壓量值及時脈頻率的值(例如，至值之表格中之索引)。
如圖1中所說明，處理器32A包括PCore 40及ECore 42。由處理器32A支援之每一PState映射至核心40及42中之一者。每一核心40及42可具有映射至每一核心40及42之一個以上的PState。
當處理器32A至32n正在執行之程式碼改變及/或其他系統考慮因素保證PState之改變時，可更新(例如，藉由OS)PState暫存器38。若PState自映射至核心40及42中之一者(「作用中核心」)的當前PState改變成映射至核心40及42中之另一者(「目標核心」)的新PState，則叢集30可在硬體中自動將處理器32A之處理器內容自作用中核心傳送至目標核心。當PState改變時，目標核心可斷電。傳送內容之過程可包括：使目標核心通電，重設及初始化目標核心，傳送處理器內容，以及使作用中核心斷電(使得目標核心成為作用中核心)。可在目標核心(現為作用中核心)上繼續執行。因此，核心之間的切換對於軟體可為不可見的。實際上，軟體甚至可能未「察覺」在處理器32A至32n中存在多個核心。在一實施例中，核心40及42可具有不同實施，但可回應於任一給定指令串流(包括特許指令)而提供完全一樣之程式特性。舉例而言，一些指令集架構可包括將唯一地識別系統中之處理器之特徵。舉例而言，指令集架構常常具有返回指派給系統中之CPU之值的「CPU ID」指令。系統中之每一CPU經指派有唯一值。核心40及42兩者可返回同一CPU ID值。另一形式之CPU ID指令可返回指示指令集 架構之哪些可選特徵由處理器實施的值。核心40及42兩者亦可返回彼指令之同一值。可提供各種模型特定暫存器，其可視實施而變化。核心40及42之模型特定暫存器實施可為相同的。因此，在處理器32A至32B上執行之軟體(包括作業系統軟體、應用程式軟體等)可獨立於哪一核心40或42處於作用中而相同地操作。
PCore 40及ECore 42可為處理器32A至32n所使用之指令集架構(ISA)之不同設計、不同實施。以另一方式檢視，PCore 40及ECore 42可實施不同微架構。PCore 40可為嘗試藉由作為較不重視之設計目標之電力節約來最大化效能的積極設計。PCore 40中之電路可為積極的，如此可防止PCore 40可操作之最低供應電壓低至在一些PState中可能所要之電壓。另一方面，ECore 42可實施更保守設計，且因此可在比PCore 40低的最低電壓下正確地操作。ECore 42之效能在一給定操作點處可低於PCore 40，且對於ECore 42，電力節約可為更為高度重視之目標。由ECore 42佔據之半導體面積亦可小於PCore 40之彼面積。
雖然圖1中所繪示之實例在處理器32A中包括兩個核心，但其它實施例可包括兩個以上核心。一個核心可為在最低PState下操作之最高效率核心，且其他核心可針對沿效能/效率頻譜之其他點經最佳化直至又一核心為處理器中之多個核心中的最高效能核心為止。任何數目的核心可用於各種實施例中。
一般而言，處理器可為任何電路，其經組態以實施經定義指令集架構(ISA)。存在各種ISA且其且可用於各種實施例中，該等ISA諸如：x86架構(亦被稱為APX)、ARM架構、MIPS架構、PowerPC(現簡稱為Power)等。處理器可使用多種微架構技術，包括上文所描述的多核心方法。每一核心亦可實施各種微架構技術。一般而言，微架構可指執行單元之組織及用來實施ISA之其他電路。實例可包括依序對無 序執行、推測執行、分支預測、超量(superscalar)、超管線(superpipelined)等。除各種其他技術之外，實施例亦可實施微寫碼技術。
處理器32A至32n及/或處理器複合體30可用作系統中之任何處理器。舉例而言，處理器可為中央處理單元(CPU)，其執行OS以控制系統中之其他硬體及排程待執行之應用程式碼。CPU亦可執行應用程式碼等。處理器可為專用處理器，諸如針對圖形操縱最佳化之圖形處理單位(GPU)、針對信號處理最佳化之數位信號處理器(DSP)、在各種周邊組件中執行軟體執行之嵌入式處理器等。
在一實施例中，形成處理器32A至32n之核心40及42中之至多一者可在執行期間(除傳送處理器內容的時間外)通電。給定處理器32A至32n可完全斷電(全部核心電力切斷)。處理器電源管理器36可經組態以使用電源開關44及46控制處理器核心之接通/電力開啟及處理器核心之斷電/電力切斷。
在一些實施例中，核心40及/或42可實施資料快取記憶體，該資料快取記憶體可儲存經修改資料(亦即，例如回應於正在執行的處理器程式碼中之儲存，已寫入快取記憶體中但仍尚未寫入至記憶體以使得記憶體中之資料不再為正確資料的資料)。除傳送處理器內容之外，該經修改資料亦可自資料快取記憶體排清。特定言之，資料可經排清至L2快取記憶體34，但可保持儲存於L2快取記憶體34中，除非L2快取記憶體34之正常操作引起資料被收回。一旦新作用中核心正在執行，經修改資料可為L2快取記憶體34中之命中且可以相對低延遲移動至新作用中核心之快取記憶體中。
處理器電源管理器36可經組態以管理處理器叢集30內之PState變換。處理器電源管理器36可經組態以將供應電壓量值變換傳達至系統層級電源管理器或直接傳達至對系統供應電壓之電源管理單元 (PMU)。處理器電源管理器36可經組態以與時脈產生硬體(圖1中未展示)互動，該時脈產生硬體諸如鎖相迴路(PLL)或類似者。
處理器內容可大體上包括任何軟體可見之處理器狀態。該狀態通常可儲存於暫存器中，該狀態可作為定義於ISA中之各種指令之運算元存取。該狀態可包括架構暫存器，諸如各種類型之運算元暫存器(整數、浮點、向量等)。暫存器亦可包括處理器控制暫存器，諸如狀態暫存器、處理器模式暫存器等。暫存器亦可包括經定義以包括特定單元之特定內容的專用暫存器。暫存器可進一步包括模型特定暫存器，其存在可在架構上經指定，但其內容可因實施而不同。
L2快取記憶體34可具有任何容量及組態。L2快取記憶體34可包括處理器32A至32n中之快取記憶體，可排除該等快取記憶體，或不包括該等快取記憶體。
圖2為繪示核心40及42之一項實施例之效率與效能關係的曲線圖。虛線曲線對應於ECore 42，且實線對應於PCore 40。在豎軸上用曲線圖表示效率，且在橫軸上用曲線圖表示效能。效率可以多種方式(例如，效能/瓦特)量測。效能可使用諸如Specint、SpecFlt、Dhrystone等之各種基準程式來量測。沿圖2中之曲線繪示處理器32A之各種PState。對應於較高效能之PState在PCore曲線上，因為PCore之效能經最佳化，其中對應於較低效能/較高能量節約之PState在ECore曲線上，該ECore在較低效能位準下更高效而在較高效能位準下較低效。
因此，在圖2之實例中，PState 1、2及3映射至ECore 42，且PState 4、5、6及7映射至PCore 40。可支援任何數目的PState，且任何數目可映射至各種核心。在另一實施例中，可支援持續PState設定。在此實施例中，圖2中該等曲線相交之點上的暫停可經定義為可發生核心切換之處。
圖3為繪示處理器電源管理器36回應於寫入至PState暫存器38之新的PState之操作之一項實施例的流程圖。雖然為易於理解起見以特定次序展示區塊，但可使用其他次序。可在處理器電源管理器36中以組合邏輯並行地執行區塊。可經由多個時脈循環使區塊、區塊之組合、及/或流程作為整體經管線化。處理器電力狀態管理器36可經組態以實施圖3中展示之操作。
作用中核心可為當前正執行程式碼之核心40/42。在一些實施例中，作用中核心可為在當前PState下在穩定狀態操作期間通電之唯一核心。若新的PState未映射至作用中核心(決策區塊50，「否」支路)，則處理器電力狀態管理器36可執行至新PState所映射至之核心)的「核心交換」(區塊52)。若新PState映射至作用中核心，則作用中核心可保持在作用中，且執行可在PState改變時繼續。若新PState為自當前PState之提高(決策區塊54，「是」支路)，則可首先提高供應電壓量值以支援提高的頻率。因此，處理器電力狀態管理器36可請求電壓升高(區塊56)且等待完成電壓升高(決策區塊58，「是」支路)。處理器電力狀態管理器36可藉由等待指定時段來判定電壓升高完成，或可接收指示電壓升高何時完成之通信。在一實施例中，處理器電力狀態管理器36可將電壓升高請求傳輸至另一電源管理器(例如，在一項實施例中，圖6中所展示之SOC層級電源管理器)或可將電壓請求直接傳輸至供應電壓之PMU。一旦完成電壓升高，處理器電源管理器36即可提高時脈之頻率(區塊60)。另一方面，若新PState為自當前PState的降低，則當前供應電壓可支援新的(較低)頻率。因此(決策區塊54，「否」支路)，處理器電源管理器36可更新時脈頻率且請求新的供應電壓而無需等待完成電壓改變(區塊62)。
圖4為繪示處理器電源管理器36執行核心交換(來自圖3之區塊52)之操作之一項實施例的流程圖。雖然為易於理解起見以特定次序展示 區塊，但可使用其他次序。可在處理器電源管理器36中以組合邏輯並行地執行區塊。可經由多個時脈循環使區塊、區塊之組合及/或流程圖作為整體經管線化。處理器電力狀態管理器36可經組態以實施圖4中展示之操作。
處理器電源管理器36可將作用中核心變換至「安全」PState(區塊70)。安全PState可為一狀態，作用中核心及目標核心兩者在該狀態下正確地操作。在此情形下，目標核心可為新PState映射所至之核心。在存在兩個以上核心的實施例中，安全PState可取決於哪些核心為作用中核心及目標核心而不同。安全PState不必為PState暫存器36中可選擇的PState。亦即，供應電壓與頻率之組合可不為映射至核心的所支援組合中之一者。舉例而言，考慮到安全PState中之供應電壓量值，PCore可能能夠在較高頻率下執行。然而，在給定供應電壓量值之情況下，ECore可能不能夠在較高頻率下執行。因此，安全PState可能包括當前供應電壓量值但不包括較低時脈頻率。替代地，目標核心可不支援當前供應電壓，且安全PState可包括不同供應電壓量值及時脈頻率。至安全PState之變換可類似於圖3中之區塊54、56、58、60及62。
處理器電源管理器36可使目標核心電力開啟(區塊72)。舉例而言，在圖1之實施例中，處理器電源管理器36可閉合至目標核心之電源開關，從而允許電力流至目標核心。可在電力已穩定後重設目標核心。在一些實施例中，目標核心可在完成重設後初始化。一旦完成重設(及初始化，若適用)(決策區塊74，「是」支路)，處理器電源管理器36即可起始處理器內容自作用中核心至目標核心的傳送(區塊76)。在一實施例中，核心可包括經組態以傳輸/接收處理器內容之電路。在另一實施例中，電路可在處理器電源管理器36中。如先前所提及，核心亦可經組態以在內容傳送期間排清快取記憶體。一旦完成內容傳送 (決策區塊78，「是」支路)，處理器電源管理器可使(先前)作用中核心電力切斷，且目標核心可變成作用中核心(區塊80)。可(例如)藉由斷開至先前作用中核心之電源開關來實現電力切斷。處理器電源管理器36可將作用中核心變換至新PState(區塊82)。至新PState之變換可類似於圖3中之區塊54、56、58、60及62。
圖5為更詳細的處理器32A之一項實施例的方塊圖。在所繪示之實施例中，展示PCore 40及ECore 42，包括內容狀態機90之個例(亦即，圖5中之內容狀態機90A及90B)。核心40及42中之狀態機90之實施可不同，但其可以類似方式按邏輯操作。一般而言，作用中核心中之狀態機90可引起暫存器狀態由作用中核心輸出至內容緩衝器92，狀態機90耦接至該內容緩衝器。該狀態下之暫存器之次序可為固定的，以使得接收狀態機可簡單地讀取資料且將其寫入至正確的暫存器。在另一實施中，次序可為任意的，且每一暫存器可經指派有一識別符，該識別符可與暫存器內容一起寫入至內容緩衝器92且由接收狀態機用以將正確暫存器寫入接收核心內。
可用以下多種方式實施狀態機：固定功能電路(例如，有限狀態機)、由處理器執行之微碼、在處理器電源管理器36中(例如，將命令傳輸至核心以傳送各種暫存器)等。另外，作用中處理器中之狀態機90可將該(該等)資料快取記憶體排清至L2快取記憶體34，如上文所提及。
內容緩衝器92可為先進先出緩衝器(FIFO)以自一個核心至另一核心俘獲內容狀態。內容緩衝器92可提供彈性、處理時脈域交叉等。在一實施例中，內容緩衝器92可為處理器電源管理器36之部分且因此在圖5中以虛線展示。在另一實施例中，亦可在處理器電源管理器36中實施狀態機90。在此等實施例中，處理器電源管理器36可存取核心40及42中之暫存器狀態，或可引起執行指令以便執行暫存器讀取/寫 入，從而執行暫存器狀態之傳輸。
圖6為耦接至記憶體12之SOC 10之一項實施例的方塊圖。如由名稱所暗示，SOC 10之組件可經整合至單一半導體基板上而作為積體電路「晶片」。在一些實施例中，可在系統中之兩個或兩個以上離散晶片上實施該等組件。然而，SOC 10將在本文中用作一實例。在所繪示之實施例中，SOC 10之組件包括中央處理單元(CPU)複合體14(其可由圖1中所展示之處理器叢集30實施)、周邊組件18A至18B(更簡要地，「周邊裝置」18)、記憶體控制器22、SOC電源管理器(PMGR)16及通信網狀架構27。組件14、16、18A至18B及22可全部耦接至通信網狀架構27。記憶體控制器22可在使用期間耦接至記憶體12。
記憶體控制器22可一般包括用於自SOC 10之其他組件接收記憶體操作及用於存取記憶體12以完成記憶體操作的電路。記憶體控制器22可經組態以存取任何類型之記憶體12。舉例而言，記憶體12可為靜態隨機存取記憶體(SRAM)、動態RAM(DRAM)(諸如，同步DRAM(SDRAM)，包括雙資料速率(DDR、DDR2、DDR3、DDR4等)DRAM)。可支援DDR DRAM之低功率/行動版本(例如，LPDDR、mDDR等)。記憶體控制器22可包括用於記憶體操作、用於為操作排序(及潛在地，重新排序)及向記憶體12呈現操作之佇列。記憶體控制器22可進一步包括資料緩衝器以儲存等待寫入至記憶體的寫入資料及等待返回至記憶體操作之來源的讀取資料。在一些實施例中，記憶體控制器22可包括快取記憶體以儲存最近存取之記憶體資料。舉例而言，在SOC實施中，快取記憶體可藉由避免自記憶體12重新存取資料(若預期不久將再次進行存取)來降低SOC中之電力消耗。在一些情況下，快取記憶體亦可被稱作系統快取記憶體，與僅服務某些組件的處理器中之私用快取記憶體(諸如該或該等L2快取記憶體)相對。另外， 在一些實施例中，系統快取記憶體不需要位於記憶體控制器22內。
周邊裝置18A至18B可為包括於SOC 10中之額外硬體功能性之任一集合。舉例而言，周邊裝置18A至18B可包括視訊周邊裝置，諸如，經組態以處理來自攝影機或其他影像感測器之影像俘獲資料之影像信號處理器、經組態以在一或多個顯示器件上顯示視訊資料之顯示控制器、圖形處理單元(GPU)、視訊編碼器/解碼器、定標器、旋轉器、調合器等。周邊裝置可包括音訊周邊裝置，諸如，麥克風、揚聲器、至麥克風及揚聲器之介面、音訊處理器、數位信號處理器、混音器等。周邊裝置可包括用於在SOC 10外部之各種介面(包括諸如通用串列匯流排(USB)、包括PCI Express(PCIe)之周邊組件互連(PCI)、串聯及並聯埠等之介面)的介面控制器(例如，周邊裝置18B)。周邊裝置可包括諸如媒體存取控制器(MAC)之網路連接周邊裝置。可包括任何硬體集合。
通信網狀架構27可為用於在SOC 10之組件間通信的任何通信互連件及協定。通信網狀架構27可基於匯流排，包括共用匯流排組態、縱橫式組態及具有橋接器之階層式匯流排。通信網狀架構27亦可基於封包，且可為具有橋接器之階層式、為縱橫式、為點對點式或其他互連件。
SOC PMGR 16可經組態以控制自系統中之PMU請求之供應電壓量值。可存在用於SOC 10之由PMU產生的多個供應電壓。舉例而言，可產生VP電壓以用於CPU複合體14中之處理器32A至32n，且可產生VSOC電壓以用於SOC 10中之其他組件。在一實施例中，VSOC可服務記憶體控制器22、周邊裝置18、SOC PMGR 16及SOC 10之其他組件，且可基於功率域使用電力閘控。在一些實施例中，可存在用於SOC 10之其餘部分之多個供應電壓。在一些實施例中，亦可存在用於CPU複合體14及/或SOC 10中之各種記憶體陣列的記憶體供應電 壓。記憶體供應電壓可與供應至邏輯電路之電壓(例如，VP或VSOC)一起使用，該記憶體供應電壓可具有比所需電壓量值低之電壓量值以保證穩固記憶體操作。SOC PMGR 16可在直接軟體控制下(例如，軟體可直接請求組件之電力開啟及/或電力切斷)及/或可經組態以監視SOC 10及判定何時應使各種組件電力開啟或電力切斷。對於CPU複合體14，可將對VP之電壓請求提供至SOC PMGR 16，其可將請求傳達至PMU以實現供應電壓量值之改變。
一般而言，組件可被稱作通電或斷電。若組件正接收供應電壓以使得其可根據設計操作，則組件可能通電。若組件斷電，則其並非正接收供應電壓且不在操作中。組件亦可在通電時被稱作電力開啟，且在組件斷電時被稱作電力切斷。使組件電力開啟可指將供應電壓供應至斷電之組件，且使組件電力切斷可指終止將供應電壓供應至組件。類似地，任何子組件及/或SOC 10作為整體可被稱作電力開啟/電力切斷等。組件可為電路之預定義區塊，該預定義區塊提供SOC 10內之指定功能且其具有至SOC 10之其餘部分的特定介面。因此，周邊裝置18A至18B、CPU複合體14、記憶體控制器22及SOC PMGR 16可各自為組件之實例。
應注意，SOC 10之組件之數目(及用於圖1中所展示之彼等組件之子組件之數目，諸如在CPU複合體14內)可因實施例而異。可存在比圖1中展示之數目多或少的每一組件/子組件。
接下來轉至圖7，展示系統150之一項實施例之方塊圖。在所繪示之實施例中，系統150包括耦接至一或多個周邊裝置154及外部記憶體12的SOC 10之至少一個個例。提供PMU 156，其將供應電壓供應至SOC 10以及將一或多個供應電壓供應至記憶體12及/或周邊裝置154。在一些實施例中，可包括SOC 10之一個以上個例(且亦可包括一個以上記憶體12)。
PMU 156一般可包括用以產生供應電壓且將彼等供應電壓提供至系統之其他組件(諸如，SOC 10、記憶體12、各種晶片外周邊組件154(諸如，顯示器件、影像感測器、使用者介面器件等等))之電路。因此，PMU 156可包括可程式化電壓調節器、介接至SOC 10(且更特定言之，SOC PMGR 16)以接收電壓請求的邏輯等。
周邊裝置154可視系統150之類型包括任何所要電路。舉例而言，在一項實施例中，系統150可為行動器件(例如，個人數位助理(PDA)、智慧型電話等)，且周邊裝置154可包括用於各種類型之無線通信(諸如，wifi、藍芽、蜂巢式、全球定位系統等)之器件。周邊裝置154亦可包括額外儲存器，包括RAM儲存器、固態儲存器，或磁碟儲存器。周邊裝置154可包括使用者介面器件，諸如顯示螢幕(包括觸控式顯示螢幕或多點觸控式顯示螢幕)、鍵盤或其他輸入器件、麥克風、揚聲器等。在其他實施例中，系統150可為任何類型之計算系統(例如，桌上型個人電腦、膝上型電腦、工作站、桌上型易網機(net top)等)。
外部記憶體12可包括任何類型之記憶體。舉例而言，外部記憶體12可為SRAM、動態RAM(DRAM)(諸如，同步DRAM(SDRAM)、雙資料速率(DDR、DDR2、DDR3等)SDRAM、RAMBUS DRAM、DDR DRAM之低功率版本(例如，LPDDR、mDDR等)等)。外部記憶體12可包括記憶體器件安裝至之一或多個記憶體模組，諸如，單列記憶體模組(SIMM)、雙列記憶體模組(DIMM)等。替代地，外部記憶體12可包括按疊層晶片或疊層封裝實施安裝於SOC 10上之一或多個記憶體器件。
對於熟習此項技術者而言，一旦完全瞭解上述揭示內容，眾多變化及修改將變得顯而易見。意欲將以下申請專利範圍解釋為涵蓋所有此等變化及修改。
30‧‧‧處理器叢集
32A‧‧‧處理器
32n‧‧‧處理器
34‧‧‧二階快取記憶體
36‧‧‧處理器電源管理器
38‧‧‧PState暫存器
40‧‧‧效能核心
42‧‧‧高效率核心
44‧‧‧電源開關
46‧‧‧電源開關

Claims (20)

  1. 一種處理器裝置，其包含：複數個處理器核心，其中該等處理器核心中之至少一者實施具有不同於該等處理器核心中之另一者的效率/效能特性之一各別設計；及一處理器電源管理器，其耦接至該複數個處理器核心，其中該處理器電源管理器可以複數個處理器狀態程式化，其中該複數個處理器狀態中之每一者映射至該複數個處理器核心中之一者；且該複數個處理器核心及該處理器電源管理器經組態以回應於該處理器裝置自一當前處理器狀態經程式化至一所請求之處理器狀態而將一處理器內容自該複數個處理器核心中之一第一處理器核心傳送至該複數個處理器核心中之一第二處理器核心，該當前處理器狀態經映射至該第一處理器核心，該所請求之處理器狀態經映射至該第二處理器核心。
  2. 如請求項1之處理器裝置，其中該處理器電源管理器經組態以回應於該處理器裝置自該當前處理器狀態經程式化至該所請求之處理器狀態而使該第二處理器核心通電且使該第一處理器核心電力切斷。
  3. 如請求項2之處理器裝置，其中該處理器電源管理器經組態以將該第二處理器核心之一操作點改變成由該第二處理器狀態指定之一第二操作點。
  4. 如請求項1之處理器裝置，其中該處理器電源管理器經組態以回應於該處理器電源管理器經程式化至一第三處理器狀態而將由該當前處理器狀態指定之一當前操作點改變成由該第三處理器狀態指定之一第三操作點，其中該第三處理器狀態經映射至該 第一處理器核心。
  5. 如請求項1之處理器裝置，其中該複數個處理核心包含一內容切換狀態機，其經組態以與該複數個處理核心中之其他處理核心的該等內容切換狀態機協作以傳送該處理器內容。
  6. 如請求項5之處理器裝置，其進一步包含一緩衝器，該緩衝器耦接至該等內容切換狀態機且經組態以自該第一處理器核心接收該處理器內容且將該處理器內容提供至該第二處理器核心。
  7. 如請求項1之處理器裝置，其中該複數個處理器核心形成複數個處理器中之一第一處理器，且其中該處理器裝置包含形成該複數個處理器中之其他者的第二複數個處理器核心。
  8. 如請求項7之處理器裝置，其進一步包含一快取記憶體，其耦接至該複數個處理器且由該複數個處理器共用，其中傳送該內容包含至少將經修改資料自該第一處理器核心排清至該快取記憶體。
  9. 如請求項1之處理器裝置，其中該處理器電源管理器經組態以將該第一處理器核心之該操作點改變成一第三操作點，該第二處理器核心亦經組態以在傳送該處理器內容之前在該第三操作點處操作。
  10. 如請求項9之處理器裝置，其中該處理器電源管理器經組態以在傳送該處理器內容之後將該第二處理器核心之該操作點改變成該第二操作點。
  11. 一種積體電路，其包含：一中央處理單元(CPU)複合體，其包含：複數個CPU處理器，其具有複數個不同處理器核心，其中該複數個不同處理核心中之一者在一給定時間在經啟用之該等CPU處理器中之每一者中主動地執行；及 一處理器電源管理器，其經組態以回應於經程式化至該處理器電源管理器之一處理器狀態而管理該複數個不同處理器核心之間的變換；及一第二電源管理器，其耦接至該CPU複合體且經組態以介接至一電源管理單元以請求該積體電路之供應電壓量值，其中該處理器電源管理器經組態以回應於該處理器狀態之一改變而傳輸一供應電壓量值請求至該第二電源管理器以自該電源管理單元進行請求。
  12. 如請求項11之積體電路，其中該CPU複合體進一步包含一快取記憶體，該複數個處理器耦接至該快取記憶體。
  13. 如請求項12之積體電路，其中該複數個CPU處理器中之一第一CPU處理器的該複數個不同處理核心中之一作用中核心經組態以回應於該複數個不同處理器核心之間的一變換而至少將經修改資料排清至該快取記憶體。
  14. 如請求項11之積體電路，其中該等處理器狀態中之每一者經映射至該複數個不同處理器核心中之一者，且其中該複數個處理器核心中之每一者具有映射至其之複數個處理器狀態。
  15. 如請求項11之積體電路，其中該變換包括：將一處理器內容自該複數個處理核心中之一作用中處理器核心傳輸至該複數個處理核心中之一第二處理核心，執行正經傳送至該第二處理核心。
  16. 如請求項15之積體電路，其中該處理器電源管理器經組態以在傳輸該處理器內容之前引起該第二處理核心之一電力開啟。
  17. 如請求項16之積體電路，其中該處理器電源管理器經組態以回應於完成傳輸該處理器內容而引起該作用中處理器核心之一電力切斷，且其中該第二處理器核心變成該作用中處理器核心。
  18. 如請求項11之積體電路，其中該複數個不同處理器核心中之每一 者經組態而以與該複數個不同處理器核心中之每一其他者相同的方式執行任一給定指令序列。
  19. 一種方法，其包含：偵測包括至複數個處理器核心之一第一處理器之一第一處理器狀態的一改變，其中該複數個處理器核心中之至少一者實施具有不同於該處理器核心中之另一者的效率/效能特性之一各別設計，其中在該第一處理器核心正在一第二處理器狀態下操作之一時期偵測該改變，該第二處理器狀態經映射至該複數個處理器核心中之一第一處理器核心，其中該第一處理器狀態經映射至該複數個處理器核心中之一第二處理器核心；及回應於該偵測而將該第一處理器之一內容自該第一處理器核心傳輸至該第二處理器核心。
  20. 如請求項19之方法，其進一步包含：回應於該偵測而使該第二處理器核心通電；及在該傳輸之後使該第一處理器核心斷電。
TW104135131A 2014-11-20 2015-10-26 包括多個不同處理器核心之處理器 TWI553549B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/548,872 US9898071B2 (en) 2014-11-20 2014-11-20 Processor including multiple dissimilar processor cores

Publications (2)

Publication Number Publication Date
TW201631467A true TW201631467A (zh) 2016-09-01
TWI553549B TWI553549B (zh) 2016-10-11

Family

ID=54705784

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135131A TWI553549B (zh) 2014-11-20 2015-10-26 包括多個不同處理器核心之處理器

Country Status (6)

Country Link
US (2) US9898071B2 (zh)
EP (1) EP3221766A1 (zh)
KR (1) KR101930659B1 (zh)
CN (1) CN107003710B (zh)
TW (1) TWI553549B (zh)
WO (1) WO2016081089A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9898071B2 (en) 2014-11-20 2018-02-20 Apple Inc. Processor including multiple dissimilar processor cores
US9958932B2 (en) 2014-11-20 2018-05-01 Apple Inc. Processor including multiple dissimilar processor cores that implement different portions of instruction set architecture
US10437310B2 (en) * 2016-12-21 2019-10-08 Intel Corporation Technologies for secure hybrid standby power management
US10832370B2 (en) * 2018-03-27 2020-11-10 Arista Networks, Inc. System and method of hitless reconfiguration of a data processing pipeline with standby pipeline
US10585725B2 (en) 2018-03-27 2020-03-10 Arista Networks, Inc. System and method of hitless reconfiguration of a data processing pipeline
US11537838B2 (en) 2018-05-04 2022-12-27 Apple Inc. Scalable neural network processing engine

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7281055B2 (en) 2002-05-28 2007-10-09 Newisys, Inc. Routing mechanisms in systems having multiple multi-processor clusters
JP2006185348A (ja) 2004-12-28 2006-07-13 Fujitsu Ltd マルチプロセッサシステム及びロックフラグ操作方法
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
US7624250B2 (en) 2005-12-05 2009-11-24 Intel Corporation Heterogeneous multi-core processor having dedicated connections between processor cores
US7717350B2 (en) 2006-06-30 2010-05-18 Advanced Micro Devices, Inc. Portable computing platform having multiple operating modes and heterogeneous processors
US20080263324A1 (en) * 2006-08-10 2008-10-23 Sehat Sutardja Dynamic core switching
US7856562B2 (en) * 2007-05-02 2010-12-21 Advanced Micro Devices, Inc. Selective deactivation of processor cores in multiple processor core systems
US20080307422A1 (en) 2007-06-08 2008-12-11 Kurland Aaron S Shared memory for multi-core processors
US8146106B2 (en) 2007-12-31 2012-03-27 Intel Corporation On-demand emulation via user-level exception handling
US9043795B2 (en) * 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
US8245070B2 (en) * 2008-12-30 2012-08-14 Intel Corporation Method for optimizing voltage-frequency setup in multi-core processor systems
US8819686B2 (en) 2009-07-23 2014-08-26 Empire Technology Development Llc Scheduling threads on different processor cores based on memory temperature
US8543857B2 (en) * 2009-09-26 2013-09-24 Intel Corporation Method and apparatus for low power operation of multi-core processors
US8301932B2 (en) 2009-11-16 2012-10-30 Arm Limited Synchronising between clock domains
US8418187B2 (en) * 2010-03-01 2013-04-09 Arm Limited Virtualization software migrating workload between processing circuitries while making architectural states available transparent to operating system
US20110213935A1 (en) 2010-03-01 2011-09-01 Arm Limited Data processing apparatus and method for switching a workload between first and second processing circuitry
US8533505B2 (en) 2010-03-01 2013-09-10 Arm Limited Data processing apparatus and method for transferring workload between source and destination processing circuitry
US8751833B2 (en) 2010-04-30 2014-06-10 Arm Limited Data processing system
US8683243B2 (en) 2011-03-11 2014-03-25 Intel Corporation Dynamic core selection for heterogeneous multi-core systems
US8949836B2 (en) 2011-04-01 2015-02-03 International Business Machines Corporation Transferring architected state between cores
US8793686B2 (en) 2011-06-08 2014-07-29 Microsoft Corporation Operating system decoupled heterogeneous computing
US9069553B2 (en) * 2011-09-06 2015-06-30 Marvell World Trade Ltd. Switching tasks between heterogeneous cores
WO2013036222A1 (en) 2011-09-06 2013-03-14 Intel Corporation Power efficient processor architecture
WO2013100996A1 (en) 2011-12-28 2013-07-04 Intel Corporation Binary translation in asymmetric multiprocessor system
WO2013101032A1 (en) 2011-12-29 2013-07-04 Intel Corporation Migrating threads between asymmetric cores in a multiple core processor
WO2013101069A1 (en) 2011-12-29 2013-07-04 Intel Corporation Core switching accelaration in asymmetric multiprocessor system
US10185566B2 (en) 2012-04-27 2019-01-22 Intel Corporation Migrating tasks between asymmetric computing elements of a multi-core processor
US9342334B2 (en) 2012-06-22 2016-05-17 Advanced Micro Devices, Inc. Simulating vector execution
US9569279B2 (en) * 2012-07-31 2017-02-14 Nvidia Corporation Heterogeneous multiprocessor design for power-efficient and area-efficient computing
DE102013108041B4 (de) 2012-07-31 2024-01-04 Nvidia Corporation Heterogene Mehrprozessor-Anordnung für ein leistungseffizientes und flächeneffizientes Rechnen
US9383812B2 (en) * 2012-09-28 2016-07-05 Intel Corporation Method and apparatus for efficient store/restore of state information during a power state
KR102005765B1 (ko) 2012-12-17 2019-07-31 삼성전자주식회사 시스템-온 칩과, 이의 동작 방법
US10423216B2 (en) * 2013-03-26 2019-09-24 Via Technologies, Inc. Asymmetric multi-core processor with native switching mechanism
US20150007196A1 (en) 2013-06-28 2015-01-01 Intel Corporation Processors having heterogeneous cores with different instructions and/or architecural features that are presented to software as homogeneous virtual cores
US9495001B2 (en) * 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
KR20150050135A (ko) * 2013-10-31 2015-05-08 삼성전자주식회사 복수의 이종 코어들을 포함하는 전자 시스템 및 이의 동작 방법
US9977439B2 (en) * 2014-04-08 2018-05-22 Qualcomm Incorporated Energy efficiency aware thermal management in a multi-processor system on a chip
US9513689B2 (en) 2014-06-30 2016-12-06 Intel Corporation Controlling processor performance scaling based on context
US9898071B2 (en) 2014-11-20 2018-02-20 Apple Inc. Processor including multiple dissimilar processor cores
US9958932B2 (en) 2014-11-20 2018-05-01 Apple Inc. Processor including multiple dissimilar processor cores that implement different portions of instruction set architecture
US20160154649A1 (en) 2014-12-01 2016-06-02 Mediatek Inc. Switching methods for context migration and systems thereof
US9928115B2 (en) 2015-09-03 2018-03-27 Apple Inc. Hardware migration between dissimilar cores

Also Published As

Publication number Publication date
CN107003710A (zh) 2017-08-01
CN107003710B (zh) 2020-01-07
WO2016081089A1 (en) 2016-05-26
KR20170078757A (ko) 2017-07-07
TWI553549B (zh) 2016-10-11
US10289191B2 (en) 2019-05-14
US20160147289A1 (en) 2016-05-26
EP3221766A1 (en) 2017-09-27
KR101930659B1 (ko) 2018-12-18
US20180129271A1 (en) 2018-05-10
US9898071B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
TWI553549B (zh) 包括多個不同處理器核心之處理器
TWI570548B (zh) 包括執行指令集架構之不同部分之多個相異處理器核心之處理器
US9588577B2 (en) Electronic systems including heterogeneous multi-core processors and methods of operating same
JP5865931B2 (ja) プラットフォーム非依存型パワー管理
CN110109527B (zh) 动态电压裕度恢复
KR101748747B1 (ko) 프로세서의 구성가능한 피크 성능 제한들의 제어
US9329658B2 (en) Block-level sleep logic
CN114064529A (zh) 可配置的减少的存储器启动
EP2808758B1 (en) Reduced Power Mode of a Cache Unit
US9575543B2 (en) Providing an inter-arrival access timer in a processor
US9928115B2 (en) Hardware migration between dissimilar cores
US10168765B2 (en) Controlling processor consumption using on-off keying having a maxiumum off time

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees