CN1123184C - 频移键控解调器 - Google Patents

频移键控解调器 Download PDF

Info

Publication number
CN1123184C
CN1123184C CN98120936.XA CN98120936A CN1123184C CN 1123184 C CN1123184 C CN 1123184C CN 98120936 A CN98120936 A CN 98120936A CN 1123184 C CN1123184 C CN 1123184C
Authority
CN
China
Prior art keywords
signal
demodulator
output signal
output
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN98120936.XA
Other languages
English (en)
Other versions
CN1214586A (zh
Inventor
B·C·杜甘
C·R·舍菲尔德
M·J·皮尔瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor AB
Intel Corp
Original Assignee
Mitel Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Semiconductor Ltd filed Critical Mitel Semiconductor Ltd
Publication of CN1214586A publication Critical patent/CN1214586A/zh
Application granted granted Critical
Publication of CN1123184C publication Critical patent/CN1123184C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H04L27/1525—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements using quadrature demodulation

Landscapes

  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

四电平直接转换接收机解调器1包括边缘检测器2、有限冲击响应滤波器3、N位通道4、数据双向脉冲限幅器5和自动频率控制装置6。探测器2通过输入引线6和7中相应的一条接收从直接转换接收装置R来的限幅I(LIMI)和限幅Q(LIMQ)信号。探测器2确定了由接收器R提供的信号的频率和相对相位，而不必使用模数转换电路。从滤波器3到限幅器5和AFC装置6有N位通道4。在解调器的相应的输出端11和12以MSB和LSB的形式提供解调后的输出信号。

Description

频移键控解调器
技术领域
本发明涉及频移键控(FSK)解调器，详细地说，虽然不是唯一的，涉及用于直接转换寻呼接收机的FSK解调器。
背景技术
寻呼接收机一直使用一种双转换超外差结构，可是，这种接收机通常要求第一和第二级图象滤波器，以及用于它们的频道滤波器和频率鉴别器电路的陶瓷滤波器。这些要求会使得这种接收机昂贵和体积大。
另一方面，有限输出直接转换接收机不要求这些滤波器，也不要求大动态范围自动增益控制电路。可是，为了如实地解调四电平频移键控信号，一直需要向这些接收机提供多位模数转换器和复杂而昂贵的解调电路。
发明内容
本发明的目的在于提供一种FSK解调器，用于解调由直接转换接收机提供的I和Q输出信号，使得解调器的结构比常规的解调器简单。
根据本发明的一个方面，一种用于解调由直接转换接收器提供的I和Q输出信号的FSK解调器包括：对所述I和Q信号作出响应而提供取决于所述I和Q信号的频率的第一信号和取决于所述I和Q信号的相对相位的第二信号的装置；以及安排来接收所述第一和第二信号并提供代表由所述I和Q信号所携带的数据的输出信号的有限冲击响应滤波器。
根据本发明的另一个方面，为直接转换接收器提供一种解调装置，此直接转换接收器对四电平频移键控接收信号作出响应而提供90°相差的I和Q信号，所述解调器装置包括：对所述I和Q信号电平之间的每一次过渡作出响应而提供脉冲输出信号的装置；提供表示所述I和Q信号的相对相位的相位输出信号的装置；对所述脉冲输出信号和所述相位输出信号作出响应而提供表示所述I和Q信号的频率的脉冲重复频率信号的有限冲击响应滤波器；以及对所述脉冲重复频率信号和对所述相位输出信号作出响应而提供解调后的输出信号的解码器装置。
附图说明
图1以方框图的形式表示根据本发明的解调器；
图2示出说明图1的解调器的一部分的工作的时序图，以及
图3至5以方框图的形式表示图1的解调器的其他各部分。
具体实施方式
现在结合附图描述本发明的实施例。
首先参考图1，直接转换接收机解调器1包括：边缘检测器2；有限冲击响应(FIR)滤波器3；N位通道4；数据双向脉冲限幅器5和自动频率控制(AFC)装置6。
边缘检测器2从第一和第二输入引线7和8中的相应的一条接收由直接转换接收装置R提供的限幅I(LIMI)信号和限幅Q(LIMQ)信号，直接转换接收装置R例如可以是Plessey Semicondutors Limited制造的SL6689-1的IC接收器，虽然也可以使用任何能提供限幅I和Q输出信号的这类接收器。边缘检测器2通过引线9提供EDGE信号并且通过引线10提供I先Q后(I Lead Q)(ILQ)信号给滤波器3。
从滤波器3到数据双向脉冲限幅器5和AFC器件6有N位通道4。在解调器的输出端11和12中的相应的输出端上以最高有效位(MSB)和最低有效位(LSB)的形式提供解调后的输出信号。
现在参考图2，边缘检测器2处理由接收器R响应有信号15的符号周期的RF信号而，提供的LIMI和LIMQ信号13和14，以便提供EDGE信号16和ILQ信号17。边缘检测器2含有逻辑电路，以便在通过LIMI和LIMQ信号13和14中的任一个探测到任何边缘时，在它的输出EDGE信号16上提供短脉冲18，从而提供接收到的信号的偏移率的指示。所述偏移率将被理解成接收到的信号I与标称中心频率之间的频率差。在四电平FSK寻呼系统中，可能的偏移是-4800Hz，-1600Hz，+1600Hz或+4800Hz，即有两个不同的方向和两个不同的偏离率。
由边缘检测器2中的逻辑电路产生的ILQ信号17依赖于有90°相差的LIMI和LIMQ信号13和14中哪一个有超前相位。这样，边缘检测器2就确定了由限幅输出直接转换接收器R提供的信号的频率和相对相位，而不必使用模数转换电路。由边缘检测器2产生的信号16和17被送到滤波器3，现在将参考图3来描述这滤波器。
图3中，被加到输入引线19和20中的相应的一个的EDGE信号16和ILQ信号17被通过一系列滤波器段级联，每个滤波器段包括D触发器21、系数存储器22和乘法器23。限定解调器1的带宽的滤波器包括三十二个级联段，后者由从接收器晶体振荡器(未示出)得到的200kHz时钟信号控制。系数存储器22含有适合于给滤波器3提供2kHz升余弦滤波特性的四位数值。可以从流行的软件中得到计算适当系数值的软件。累加器24把由被各自的EDGE信号16使能的每一级的乘法器23提供的值求和，以便在通道4提供十二位滤波器输出信号。
这样，边缘检测器2与滤波器3的结合起着鉴频器的相同功能，并且滤波器3在通道4上提供输出信号，从这信号可导出频率控制信息。这将在下面作更详细的描述。
现在参考图4，AFC装置6通常包括MAX电平检测器25、MIN电平检测器26和AFC信号发生器27。
MAX电平检测器包括N位数据锁存器28、比较器29、MAX寄存器30、衰减到零(decay-to-zero)器件31和增量器件32。其工作如下。在初始化期间，把任意值装入MAX寄存器30，在N位通道4上从FIR滤波器3来的输入信号被从系统时钟信号导出的信号同步，进入数据锁存器28。比较器件29把存储在MAX寄存器30的值与存储在数据锁存器28的值进行比较，如果MAX寄存器的值较低，则比较器件29给增量器件32提供输出信号。在接收到这种信号后，增量器件32把在MAX寄存器30的值加一。这样，在一段时间后，MAX寄存器30中的值就会等于或接近等于FIR滤波器3所提供的信号的最大电平。衰减到零(decay-to-zero)器件31起把MAX寄存器30中的值减量的作用，例如比较器件29每启动十次，就将所述值减一。以这种方式，MAX寄存器30中的值将停留在接近于通过通道4提供的最大值。
除了下面这一点之外，MIN电平检测器26以与上述MAX电平检测器25的基本相同的方式工作，这就是以相反的意思来处理通道4上的值，以维持适当的MIN值。
AFC信号发生器27中的减法器33根据MAX寄存器30和MIN寄存器34中的值，探测中心频率以什么方向偏离标称中心频率(即使有也极小)。这是有可能的，因为滤波器输出信号的直流分量直接与这频率偏移有关。减法器33计算MAX和MIN寄存器值的平均值，并探测这是大于零或是小于零，从而指明偏移频率分别是在正或负方向。
计数器36利用通过线35提供的信号，以便给存储在那里的值适当地加一或减一。通过锁存器37和数模转换器(DAC)38以模拟本机振荡器控制电压AFC的形式提供这种计数值。
现在参考图5，数据双向脉冲限幅器5包括三个数字比较器39、40、41和解码逻辑单元42。比较器39、40、41把从相应的阈值寄存器N1、N2和N3来的数字值与在50kHz时钟信号的每个周期出现在通道4上的值进行比较。
在阈值寄存器N1、N2和N3中保持的值是从存储在图4的AFC器件6的寄存器30、34中的MAX和MIN值导出的。通常，N1值等于MIN值加上MAX和MIN值之间的差的六分之一，N3值等于MAX值减去MAX和MIN值之间的差的六分之一，而N2值等于MAX和MIN值的平均值。
当在通道4上的值超过比较器39、40、41的相应的阈值寄存器N1、N2和N3中的值时，比较器39、40、41在它们各自的输出线43、44、45上提供输出信号。这样，解码逻辑器件42只需要包括简单的逻辑电路、以便在输出线11和12上提供对应于解调后数据的信号。由于解码逻辑器件42也是被同步在50kHz，所以，可能需要使用适当的电路来把MSB和LSB输出信号与所述符号周期相联系。
虽然已经描述了用于限幅输出直接转换接收器的实施例，但是本发明同样能用于有模拟输出的直接转换接收器，虽然应当使用交迭检测电路来把这种接收器与边缘检测器相联接，或者边缘检测器逻辑应当结合这样的交迭检测电路。
还有，已经以具有边缘检测器的形式描述了本发明，其中在用于产生EDGE信号的逻辑电路中产生ILQ信号。可以用单独的逻辑电路来从接收器I和Q输出信号中产生ILQ和EDGE信号。

Claims (3)

1.一种频移键控解调器，它用于解调由直接转换接收器提供的I和Q输出信号，其特征在于包括：
对所述I和Q信号作出响应而提供取决于所述I和Q信号的频率的第一信号和取决于所述I和Q信号的相对相位的第二信号的装置，以及
安排来接收所述第一和第二信号并提供代表由所述I和Q信号所携带的数据的输出信号的有限冲击响应滤波器。
2.根据权利要求1的解调器，其特征在于还包括数据双向脉冲限幅器，用来接收从所述滤波器来的输出信号，并对此作出响应，提供所述输出信号。
3.根据权利要求1的解调器，其特征在于，所述对I和Q信号作出响应的装置包括：(a)对所述I和Q信号电平之间的每一次转换作出响应而提供脉冲输出信号的装置和(b)提供表示所述I和Q信号的相对相位的相位输出信号的装置；所述有限冲击响应滤波器对所述脉冲输出信号和所述相位输出信号作出响应而提供表示所述I和Q信号的频率的脉冲重复频率信号；以及所述解调器还包括对所述脉冲重复频率信号和对所述相位输出信号作出响应而提供解调后的输出信号的解码器装置。
CN98120936.XA 1997-10-09 1998-10-08 频移键控解调器 Expired - Fee Related CN1123184C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9721362A GB2330261B (en) 1997-10-09 1997-10-09 FSK Demodulator
GB9721362.3 1997-10-09

Publications (2)

Publication Number Publication Date
CN1214586A CN1214586A (zh) 1999-04-21
CN1123184C true CN1123184C (zh) 2003-10-01

Family

ID=10820247

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98120936.XA Expired - Fee Related CN1123184C (zh) 1997-10-09 1998-10-08 频移键控解调器

Country Status (5)

Country Link
US (1) US6359942B1 (zh)
JP (1) JPH11177640A (zh)
CN (1) CN1123184C (zh)
CA (1) CA2242075A1 (zh)
GB (1) GB2330261B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6735260B1 (en) * 2000-04-17 2004-05-11 Texas Instruments Incorporated Adaptive data slicer
CA2704039C (en) 2001-03-30 2013-11-12 M&Fc Holding, Llc Enhanced wireless packet data communication system, method, and apparatus applicable to both wide area networks and local area networks
US20030091124A1 (en) * 2001-11-13 2003-05-15 Narad Networks, Inc. Slicer circuit with ping pong scheme for data communication
US20030099307A1 (en) * 2001-11-13 2003-05-29 Narad Networks, Inc. Differential slicer circuit for data communication
US20040157571A1 (en) * 2003-02-07 2004-08-12 Klaas Wortel Enhanced register based FSK demodulator
US7127391B2 (en) * 2003-11-20 2006-10-24 Mindspeed Technologies, Inc. Method and apparatus for slice point determination
WO2005071828A1 (en) 2004-01-22 2005-08-04 The Regents Of The University Of Michigan Demodulatr, chip and method for digitally demodulating an fsk signal
US7680224B2 (en) * 2004-08-27 2010-03-16 Silicon Laboratories Inc. Apparatus and method for automatic frequency correction for a receiver system
US7822397B2 (en) * 2004-08-27 2010-10-26 Silicon Laboratories Inc. Method and apparatus for frequency hopping medium access control in a wireless network
US8014468B2 (en) * 2004-12-15 2011-09-06 Microsoft Corporation Energy detection receiver for UWB
US20070115160A1 (en) * 2005-11-18 2007-05-24 Bendik Kleveland Self-referenced differential decoding of analog baseband signals
US20180124762A1 (en) * 2016-10-31 2018-05-03 Futurewei Technologies, Inc. Quantization-Based Modulation and Coding Scheme for Mobile Fronthaul

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5081650A (en) * 1989-07-12 1992-01-14 Matsushita Electric Industrial Co., Ltd. Data receiver
GB2280324B (en) * 1993-07-16 1998-07-22 Plessey Semiconductors Ltd Detectors
JPH09224059A (ja) * 1996-02-15 1997-08-26 General Res Of Electron Inc 直接変換ｆｓｋ受信機
US6011816A (en) * 1996-09-18 2000-01-04 Wireless Access Direct demodulation method and apparatus
US5724001A (en) * 1996-12-02 1998-03-03 Motorola, Inc. Method and apparatus for demodulating a frequency shift keyed signal
US5844948A (en) * 1997-02-10 1998-12-01 Lsi Logic Corporation System and method for digital tracking and compensation of frequency offset error in a satellite receiver
US5799043A (en) * 1997-06-02 1998-08-25 Motorola, Inc. Method and apparatus for decoding a two-level radio signal

Also Published As

Publication number Publication date
GB2330261A (en) 1999-04-14
GB2330261B (en) 2001-06-20
US6359942B1 (en) 2002-03-19
GB9721362D0 (en) 1997-12-10
CA2242075A1 (en) 1999-04-09
JPH11177640A (ja) 1999-07-02
CN1214586A (zh) 1999-04-21

Similar Documents

Publication Publication Date Title
CN1123184C (zh) 频移键控解调器
US5640427A (en) Demodulator
US4475219A (en) Demodulator for frequency-shift-keyed binary data signals
US5757868A (en) Digital phase detector with integrated phase detection
AU660878B2 (en) Differential detection demodulator
KR100460358B1 (ko) 수신기,복조기,및복조방법
US6310925B1 (en) Phase angle detector and frequency discriminator employing the same
US4027266A (en) Digital FSK demodulator
US4486715A (en) Frequency shift key demodulator
US6057715A (en) Clock signal generating circuit for generating a clock signal having an arbitrary frequency
US4475217A (en) Receiver for phase-shift modulated carrier signals
US5783967A (en) Frequency shift keying demodulation circuit using logic circuitry
US4499425A (en) Phase velocity sign detector for frequency shift key demodulation
US4839606A (en) Digital FM demodulator signal-to-noise improvement
EP0709008A1 (en) A method for demodulating a digitally modulated signal and a demodulator
US5999577A (en) Clock reproducing circuit for packet FSK signal receiver
EP0151394B1 (en) Demodulator for ditital fm signals
US5450032A (en) FSK data demodulator using mixing of quadrature baseband signals
US4462109A (en) Receiver for phase-shift modulated carrier signals
US4535295A (en) Method and device for controlling the phase of timing signal
US4031478A (en) Digital phase/frequency comparator
US4412302A (en) Digital phase demodulation and correlation
US4035581A (en) Code word detecting method
EP0534180B1 (en) MSK signal demodulating circuit
JPH07202706A (ja) パルス幅変調信号のディジタル信号への復調回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INTEL CORP

Free format text: FORMER OWNER: ZARLINK SEMICONDUCTOR INC.

Effective date: 20070420

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: ZARLINK SEMICONDUCTOR INC.

Free format text: FORMER NAME OR ADDRESS: MITEL SEMICONDUCTOR LTD.

CP03 Change of name, title or address

Address after: Britain's Tejun

Patentee after: Zarlink Semiconductor AB

Address before: Wiltshire

Patentee before: Mitel Semiconductor Ltd.

TR01 Transfer of patent right

Effective date of registration: 20070420

Address after: California, USA

Patentee after: INTEL Corp.

Address before: Britain's Tejun

Patentee before: Zarlink Semiconductor AB

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20031001

Termination date: 20121008