CN112311395A - 电荷型sar adc的校准方法 - Google Patents

电荷型sar adc的校准方法 Download PDF

Info

Publication number
CN112311395A
CN112311395A CN202011287801.2A CN202011287801A CN112311395A CN 112311395 A CN112311395 A CN 112311395A CN 202011287801 A CN202011287801 A CN 202011287801A CN 112311395 A CN112311395 A CN 112311395A
Authority
CN
China
Prior art keywords
calibration
comparator
output
capacitance
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011287801.2A
Other languages
English (en)
Other versions
CN112311395B (zh
Inventor
赵东艳
李德建
杨小坤
唐晓柯
杨立新
胡毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
State Grid Shanghai Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
State Grid Corp of China SGCC
State Grid Information and Telecommunication Co Ltd
State Grid Shanghai Electric Power Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, State Grid Information and Telecommunication Co Ltd, State Grid Shanghai Electric Power Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical State Grid Corp of China SGCC
Priority to CN202011287801.2A priority Critical patent/CN112311395B/zh
Publication of CN112311395A publication Critical patent/CN112311395A/zh
Application granted granted Critical
Publication of CN112311395B publication Critical patent/CN112311395B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明实施例提供一种电荷型SAR ADC的校准方法，属于芯片设计领域。所述电荷型SAR ADC包括：分段的DAC阵列、以及比较器，其中所述分段的DAC阵列包括MSB电容阵列和LSB电容阵列，所述MSB电容阵列和所述LSB电容阵列之间通过比例电容连接，所述方法包括：触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；以及根据所述比较器的输出来调整校准电容的大小以执行校准，其中所述校准电容与所述比例电容并列、或者所述校准电容并联于所述LSB电容阵列中。其能够实现电荷型SAR ADC的自动校准。

Description

电荷型SAR ADC的校准方法
技术领域
本发明涉及芯片设计领域，具体地涉及一种电荷型SAR ADC的校准方法。
背景技术
一般情况下，电荷型SAR ADC(逐次逼近模拟数字转换器，SuccessiveApproximationAnalog-to-Digital Converter)的基本结构包括：比较器、DAC(数字模拟转换器，Digital-to-Analog Converter)阵列和SAR控制单元，如图1和2所示。电荷型模拟数字转换器的工作过程是通过电荷在二元比例划分电容阵列中的再分配来完成的，通过电荷的再分配将输入电压与基准电压比例进行比较，找到最接近输入电压的基准电压比例，也就实现了模拟和数字之间的转换。
为了降低DAC阵列中最大比例电容和最小比例电容的比值，高精度电荷型SAR ADC设计会将DAC阵列分成多个分段，分段之间通过不同比例电容Ca连接。如图1或2所示(或参考中国申请专利CN108365847A)，例如，电荷型SAR ADC可以分为两段，这两段分别为LSB(最低有效位，Least Significant Bit)电容阵列和MSB(最高有效位，Most Significant Bit)电容阵列。图1或2中，L表示LSB电容阵列的位数，M表示MSB电容阵列的位数，VREFP表示正基准电压，VREFN表示负基准电压。为了保证各个分段DAC之间的线性关系，需要满足以下公式：
Figure BDA0002782940380000011
其中，Ceq为LSB电容阵列的等效电容，k·Cu为MSB电容阵列的最小电容，Cu为单位电容。
理想情况下电容分段解决了匹配精度随着DAC精度的增加而下降的问题，但是在非理想情况下，比例电容Ca的上下极板对其他信号之间存在寄生电容，该寄生电容会随着工艺角的变化而变化，所以该寄生电容的存在会引起各个分段DAC之间的非线性。
为了调节各个分段电容之间的非线性，一种方法是在电路中引入校准电容Ca’，如图1所示。Ca’大小的调节是通过MOS开关或者FIB(聚焦离子束，Focused Ion Beam)的方式实现。由于同一批次的电容寄生是一样的，可以通过流片后的测量结果对可变电容进行线性调节，使调节后的分段DAC之间满足线性要求。
除此之外，还可以采用图2所示的分段校准方法在LSB总电容阵列中引入校准电容Cd’，即，将校准电容Cd’并联于LSB电容阵列中。通过调整校准电容Cd’的大小来调节MSB电容阵列和LSB电容阵列之间的线性。
本申请发明人在执行上述两种方案的过程中，发现其存在以下缺点：
(1)以上两种方案只给出了校准的大体方案，但是并没有给出方案实现的具体方法，尤其是针对该方案的自动校准方法。
(2)针对两种方案的校准方法如果采用手动的方式实现，为了达到很高的校准精度，就需要很高的校准位数，这样就需要在校准精度和校准效率之间作取舍。同时，随着电压，温度的变化，校准结果也会随之变化，这进一步增加了手动校准的工作量。
(3)针对两种方案的校准方法如果采用自动的方式实现，一般情况下需要增加校准DAC和外部模拟模块，这样无疑增大了芯片的硬件开销。
发明内容
本发明实施例的目的是提供一种电荷型SAR ADC的校准方法，用于实现电荷型SARADC的自动校准。
为了实现上述目的，本发明实施例提供一种电荷型SAR ADC的校准方法，所述电荷型SAR ADC包括：分段的DAC阵列、以及比较器，其中所述分段的DAC阵列包括MSB电容阵列和LSB电容阵列，所述MSB电容阵列和所述LSB电容阵列之间通过比例电容连接，所述方法包括：触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；以及根据所述比较器的输出来调整校准电容的大小以执行校准，其中所述校准电容与所述比例电容并列、或者所述校准电容并联于所述LSB电容阵列中。
可选的，在所述校准电容与所述比例电容并列的情况下，根据所述比较器的输出值来调整校准电容的大小以执行校准，包括：判断所述比较器的输出是低电平还是高电平；在所述比较器的输出为低电平的情况下，控制所述校准电容减少预设电容值；再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；判断所述比较器的输出是否变为高电平、并判断所述校准电容是否减小至最小值；在所述比较器的输出未变为所述高电平、且所述校准电容未减小至所述最小值的情况下，返回从控制所述校准电容减少第一预设电容值的步骤开始重复执行上述步骤，直到所述比较器的输出变为所述高电平且所述校准电容未减小至所述最小值、或者直到所述比较器的输出未变为所述高电平而所述校准电容减小至所述最小值；以及在所述比较器的输出变为所述高电平且所述校准电容未减小至所述最小值的情况下，控制所述校准电容增加第一预设偏移量，以完成校准。
可选的，在所述校准电容与所述比例电容并列的情况下，根据所述比较器的输出值来调整校准电容的大小以执行校准，包括：判断所述比较器的输出是低电平还是高电平；在所述比较器的输出为高电平的情况下，控制所述校准电容增加第二预设电容值；再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；判断所述比较器的输出是否变为低电平、并判断所述校准电容是否增加至最大值；在所述比较器的输出未变为所述低电平、且所述校准电容未增加至所述最大值的情况下，返回从控制所述校准电容增加第二预设电容值的步骤开始重复执行上述步骤，直到所述比较器的输出变为所述低电平且所述校准电容未增加至所述最大值、或者直到所述比较器的输出未变为所述低电平而所述校准电容增加至所述最大值；以及在所述比较器的输出变为所述低电平且所述校准电容未增加至所述最大值的情况下，控制所述校准电容增加第二预设偏移量，以完成校准。
可选的，根据所述比较器的输出值来调整校准电容的大小以执行校准，还包括：判断所述比较器的输出是低电平还是高电平；在所述比较器的输出未变为所述高电平而所述校准电容减小至所述最小值的情况下，输出关于校准失败的提示；或者在所述比较器的输出未变为所述低电平而所述校准电容增加至所述最大值的情况下，输出关于校准失败的提示。
可选的，在所述校准电容并联于所述LSB电容阵列中的情况下，根据所述比较器的输出值来调整校准电容的大小以执行校准，包括：判断所述比较器的输出是低电平还是高电平；在所述比较器的输出为高电平的情况下，控制所述校准电容减少第一预设电容值；再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；判断所述比较器的输出是否变为低电平、并判断所述校准电容是否减小至最小值；在所述比较器的输出未变为所述低电平、且所述校准电容未减小至所述最小值的情况下，返回从控制所述校准电容减少第一预设电容值的步骤开始重复执行上述步骤，直到所述比较器的输出变为所述低电平且所述校准电容未减小至所述最小值、或者直到所述比较器的输出未变为所述低电平而所述校准电容减小至所述最小值；以及在所述比较器的输出变为所述低电平且所述校准电容未减小至所述最小值的情况下，控制所述校准电容增加第一预设偏移量，以完成校准。
可选的，根据所述比较器的输出值来调整校准电容的大小以执行校准，包括：在所述比较器的输出为低电平的情况下，控制所述校准电容增加第二预设电容值；再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；判断所述比较器的输出是否变为高电平、并判断所述校准电容是否增加至最大值；在所述比较器的输出未变为所述高电平、且所述校准电容未增加至所述最大值的情况下，返回从控制所述校准电容增加第二预设电容值的步骤开始重复执行上述步骤，直到所述比较器的输出变为所述高电平且所述校准电容未增加至所述最大值、或者直到所述比较器的输出未变为所述高电平而所述校准电容增加至所述最大值；以及在所述比较器的输出变为所述高电平且所述校准电容未增加至所述最大值的情况下，控制所述校准电容增加第二预设偏移量，以完成校准。
可选的，根据所述比较器的输出值来调整校准电容的大小以执行校准，还包括：在所述比较器的输出未变为所述低电平而所述校准电容减小至所述最小值的情况下，输出关于校准失败的提示；或者在所述比较器的输出未变为所述高电平而所述校准电容增加至所述最大值的情况下，输出关于校准失败的提示。
可选的，在执行所述校准时，所述校准电容的初始值为默认值。
可选的，所述校准电容每次的调整步长小于所述LSB电容阵列的最小电容。
通过上述技术方案，在校准时，触发比较器执行一次信号采样和一次状态转换后，获取比较器的输出，根据比较器的输出来调整校准电容的大小以执行自动校准，校准过程可以通过芯片上电自动完成，也可以人为随时进行自动校准，另外，由于校准过程是利用电荷型SAR ADC自身器件完成，因此一次校准完成后，由于外部环境变化而引起重新校准时，重新校准不会增加额外成本。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1示出了相关技术中电荷型SAR ADC的一种线性校准示意图；
图2示出了相关技术中电荷型SAR ADC的另一种线性校准示意图；
图3示出了根据本发明一实施例的电荷型SAR ADC的校准方法的流程示意图；
图4示出了根据本发明一实施例的电荷型SAR ADC的校准方法的流程示意图；
图5示出了针对图4所示的校准流程的电路示意图；
图6示出了根据本发明一实施例的电荷型SAR ADC的校准方法的流程示意图；以及
图7示出了针对图6所示的校准流程的电路示意图。
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图3示出了根据本发明一实施例的电荷型SAR ADC的校准方法的流程示意图。如图3所示，本发明实施例提供一种电荷型SAR ADC的校准方法，所述电荷型SAR ADC至少包括：分段的DAC阵列、以及比较器，其中所述分段的DAC阵列至少包括MSB电容阵列和LSB电容阵列，所述MSB电容阵列和所述LSB电容阵列之间通过比例电容连接。所述电荷型SAR ADC的结构可以如图1或2所示，其中所述电荷型SAR ADC还可以包括SAR控制单元。
所述电荷型SAR ADC的校准方法可以包括步骤S310和步骤S320。
在步骤S310，触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出。
在步骤S320，根据所述比较器的输出来调整校准电容的大小以执行校准，其中所述校准电容与所述比例电容并列(如图1所示)、或者所述校准电容并联于所述LSB电容阵列中(如图2所示)。
如果分段的DAC阵列是线性的，那么经过一次信号采样和一次状态转换，比较器的输入端电压将有1个LSB的变化，因此，可以根据比较器的输出来调整校准电容的大小以执行校准。本发明实施例提出的校准过程可以通过芯片上电自动完成，也可以人为随时进行自动校准，另外，由于校准过程是利用电荷型SAR ADC自身器件完成，因此一次校准完成后，由于外部环境变化而引起重新校准时，重新校准不会增加额外成本。
接下来以电荷型SAR ADC为14比特SAR ADC为例对本发明实施例进行说明，所述14比特SAR ADC分为两段型DAC阵列，分别是MSB电容阵列和LSB电容阵列。MSB电容阵列包括编号9至13的电容，C<13:9>，或者也可以描述为C9至C13，其中电容C9为最低位电容。LSB电容阵列包括编号0到8的电容，C<8:0>，或者也可以描述为C0至C8。MSB电容阵列和LSB电容阵列直连串联有比例电容。
由于MSB电容阵列的最低位电容C9和LSB电容阵列的所有电容C0至C8之和C0-8存在线性关系：C9＝C0-8+Cu，调校原理基于“理想情况下，当C9＝C0-8+Cu时，分段后的MSB电容阵列的最低位电容C9与LSB电容阵列的所有电容之和C0-8从VREFN到VREFP切换时，对比较器输入端电位的影响为1LSB电压”来实现。
如图1所示，校准电容Ca’可以与比例电容Ca并联连接。图4示出了在校准电容Ca’与比例电容Ca并联连接的情况下，电荷型SAR ADC的校准方法的流程示意图。图5示出了针对图4所示的校准流程的电路示意图。
如图4所示，本发明实施例提供的电荷型SAR ADC的校准方法的校准流程如下：
在步骤S402，触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出。
一次信号采样和一次状态转换相当于比较器执行两个相位：P1相位和P2相位。
在P1相位，比较器处于信号采样状态，在比较器负端，MSB电容阵列的最低位电容C9接到VREFP上，将LSB电容阵列的所有电容C0至C8都接到VREFN上，比较器的输入端电压为VCM，并在输入节点存储相应的电荷。VCM为共模电压相当于比较器的工作电压，通过控制开关P1接通，来使得比较器的输入端连接至VCM。在P1相位，比较器采集VCM电压。
在P2相位，比较器处于转换状态，在比较器负端，MSB电容阵列的最低位电容C9接到VREFN上，将LSB电容阵列的所有电容C0至C8都接到VREFP上。如果MSB电容阵列和LSB电容阵列是线性的，那么从P1相位到P2相位将造成比较器的输入端电压有1个LSB的变化，此时将比较器的输出取出，并根据比较器的输出值来增大或减小校准电容的Ca’值。其中在比较器处于转换状态时，控制开关P2断开，以与VCM断开连接。
在步骤S404，判断所述比较器的输出是低电平还是高电平。
当比较器输出为低电平时，表示经过Ca串联等效的LSB电容阵列的所有电容C0至C8的低8位权重比MSB电容阵列的最低位电容C9大，则应减小校准电容Ca’的值。当比较器输出为高电平时，表示经过Ca串联等效的LSB电容阵列的所有电容C0至C8的低8位权重比MSB电容阵列的最低位电容C9小，则应增大校准电容Ca’的值。具体地，在所述比较器的输出为低电平的情况下，执行步骤S406至步骤S414。在所述比较器的输出为高电平的情况下，执行步骤S418至步骤S426。所述低电平例如可以是电平值为0的信号，所述高电平例如可以是电平值为1的信号。
在步骤S406，控制所述校准电容减少第一预设电容值。
每次执行校准时，校准电容的初始值为默认值。所述默认值例如可以是校准电容的校准范围的一个中间值。
所述第一预设电容值为校准电容每次的调整步长。在本发明实施例中设置校准电容每次的调整步长小于所述LSB电容阵列的最小电容。例如，假设所述LSB电容阵列的最小电容为1pf，则第一预设电容值应小于1pf。具体执行时，假设校准电容由N bit控制实现，则可以将校准电容的校准范围平均分为2N份，每份即为调整步长，也即所述第一预设电容值。
在步骤S408，再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出。
相当于控制比较器再次执行两个相位：P1相位和P2相位。
在步骤S410，判断所述比较器的输出是否变为高电平。
在所述比较器的输出未变为高电平的情况下，继续执行步骤S412。在所述比较器的输出变为高电平的情况下，执行步骤S414。
在步骤S412，判断所述校准电容是否减小至最小值。
所述最小值可以是校准电容的校准范围的最小值，例如可以是0等。
在所述比较器的输出未变为高电平(指示比较器的输出还未发生翻转)、且所述校准电容未减小至最小值的情况下，需要继续执行校准，则可以返回从步骤S406开始执行。
在所述比较器的输出未变为高电平(指示比较器的输出还未发生翻转)、且所述校准电容减小至最小值的情况下，说明校准失败，此时可以执行步骤S416，输出关于校准失败的提示。
在步骤S414，控制所述校准电容增加第一预设偏移量。
在所述比较器的输出变为所述高电平且所述校准电容未减小至所述最小值的情况下，控制所述校准电容增加第一预设偏移量A1，以完成校准。第一预设偏移量A1可以是根据第一预设电容值预先设置校准偏移量。第一预设偏移量A1可以是正值或负值，其中在所述第一预设电容值相对较大的情况下，第一预设偏移量A1的绝对值可以取相对较小的值，在所述第一预设电容值相对较小的情况下，第一预设偏移量A1的绝对值可以取相对较大的值。
至此，针对所述比较器的输出为低电平的情况而执行的校准完成。所述校准电容以增加了所述第一预设偏移量后的值作为本次校准的最终值运行。
在步骤S418，控制所述校准电容增加第二预设电容值。
第二预设电容值可以与第一预设电容值相同或不同。优选，第二预设电容值与第一预设电容值相同，相应地，第二预设电容值小于所述LSB电容阵列的最小电容。
每次执行校准时，校准电容的初始值为默认值。所述默认值例如可以是校准电容的校准范围的一个中间值。
在步骤S420，再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出。
相当于控制比较器再次执行两个相位：P1相位和P2相位。
在步骤S422，判断所述比较器的输出是否变为低电平。
在所述比较器的输出未变为低电平的情况下，继续执行步骤S424。在所述比较器的输出变为低电平的情况下，执行步骤S426。
在步骤S424，判断所述校准电容是否增加至最大值。
所述最大值可以是校准电容的校准范围的最大值。
在所述比较器的输出未变为低电平(指示比较器的输出还未发生翻转)、且所述校准电容未增加至最大值的情况下，需要继续执行校准，则可以返回从步骤S418开始执行。
在所述比较器的输出未变为低电平(指示比较器的输出还未发生翻转)、且所述校准电容增加至最大值的情况下，说明校准失败，此时可以执行步骤S416，输出关于校准失败的提示。
在步骤S426，控制所述校准电容增加第二预设偏移量。
在所述比较器的输出变为所述低电平且所述校准电容未增加至所述最大值的情况下，控制所述校准电容增加第二预设偏移量A0，以完成校准。第二预设偏移量A0可以是第二预设电容值预先设置校准偏移量。第二预设偏移量A0可以是正值或负值，其中在所述第二预设电容值相对较大的情况下，第二预设偏移量A0的绝对值可以取相对较小的值，在所述第二预设电容值相对较小的情况下，第二预设偏移量A0的绝对值可以取相对较大的值。
至此，针对所述比较器的输出为高电平的情况而执行的校准完成。所述校准电容以增加了所述第二预设偏移量后的值作为本次校准的最终值运行。
在所述校准电容与所述比例电容并列的情况下，针对所述比较器的输出为低电平的情况和所述比较器的输出为高电平的情况，可以各自独立地执行对应的校准过程。例如，针对所述比较器的输出为低电平的情况执行的校准过程和针对所述比较器的输出为高电平的情况执行的校准过程可以在不同实施例中分别执行。
如图2所示，校准电容Cd可以并联于所述LSB电容阵列中。图6示出了在校准电容Cd并联于所述LSB电容阵列中的情况下，电荷型SAR ADC的校准方法的流程示意图。图7示出了针对图6所示的校准流程的电路示意图。
如图6所示，本发明实施例提供的电荷型SAR ADC的校准方法的校准流程如下：
在步骤S602，触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出。
一次信号采样和一次状态转换相当于比较器执行两个相位：P1相位和P2相位。
在P1相位，比较器处于信号采样状态，在比较器的负端，MSB电容阵列的最低位电容C9接到VREFP上，将LSB电容阵列的所有电容C0至C8都接到VREFN上，比较器的输入端电压为VCM，并在输入节点存储相应的电荷。VCM为共模电压相当于比较器的工作电压，通过控制开关P1接通，来使得比较器的输入端连接至VCM。在P1相位，比较器采集VCM电压。
在P2相位，比较器处于转换状态，在比较器的负端，MSB电容阵列的最低位电容C9接到VREFN上，将LSB电容阵列的所有电容C0至C8都接到VREFP上。如果MSB电容阵列和LSB电容阵列是线性的，那么从P1相位到P2相位将造成比较器的输入端电压有1个LSB的变化，此时将比较器的输出取出，并根据比较器的输出值来增大或减小校准电容的Cd值。
在步骤S604，判断所述比较器的输出是低电平还是高电平。
当比较器输出为低电平时，表示经过Ca串联等效的LSB电容阵列的所有电容C0至C8的低8位权重比MSB电容阵列的最低位电容C9大，则应增加校准电容Cd的值。当比较器输出为高电平时，表示经过Ca串联等效的LSB电容阵列的所有电容C0至C8的低8位权重比MSB电容阵列的最低位电容C9小，则应减小校准电容Cd的值。具体地，在所述比较器的输出为高电平的情况下，执行步骤S606至步骤S614。在所述比较器的输出为低电平的情况下，执行步骤S618至步骤S626。所述低电平例如可以是电平值为0的信号，所述高电平例如可以是电平值为1的信号。
在步骤S606，控制所述校准电容减少第一预设电容值。
每次执行校准时，校准电容的初始值为默认值。所述默认值例如可以是校准电容的校准范围的一个中间值。
所述第一预设电容值为校准电容每次的调整步长。在本发明实施例中设置校准电容每次的调整步长小于所述LSB电容阵列的最小电容。例如，假设所述LSB电容阵列的最小电容为1pf，则第一预设电容值应小于1pf。具体执行时，假设校准电容由N bit控制实现，则可以将校准电容的校准范围平均分为2N份，每份即为调整步长，也即所述第一预设电容值。
在步骤S608，再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出。
相当于控制比较器再次执行两个相位：P1相位和P2相位。
在步骤S610，判断所述比较器的输出是否变为低电平。
在所述比较器的输出未变为低电平的情况下，继续执行步骤S612。在所述比较器的输出变为低电平的情况下，执行步骤S614。
在步骤S612，判断所述校准电容是否减小至最小值。
所述最小值可以是校准电容的校准范围的最小值，例如可以是0等。
在所述比较器的输出未变为低电平(指示比较器的输出还未发生翻转)、且所述校准电容未减小至最小值的情况下，需要继续执行校准，则可以返回从步骤S606开始执行。
在所述比较器的输出未变为低电平(指示比较器的输出还未发生翻转)、且所述校准电容减小至最小值的情况下，说明校准失败，此时可以执行步骤S616，输出关于校准失败的提示。
在步骤S614，控制所述校准电容增加第一预设偏移量。
在所述比较器的输出变为所述高电平且所述校准电容未减小至所述最小值的情况下，控制所述校准电容增加第一预设偏移量A1，以完成校准。第一预设偏移量A1可以是根据第一预设电容值预先设置校准偏移量。第一预设偏移量A1可以是正值或负值，其中在所述第一预设电容值相对较大的情况下，第一预设偏移量A1的绝对值可以取相对较小的值，在所述第一预设电容值相对较小的情况下，第一预设偏移量A1的绝对值可以取相对较大的值。
至此，针对所述比较器的输出为高电平的情况而执行的校准完成。所述校准电容以增加了所述第一预设偏移量后的值作为本次校准的最终值运行。
在步骤S618，控制所述校准电容增加第二预设电容值。
第二预设电容值可以与第一预设电容值相同或不同。优选，第二预设电容值与第一预设电容值相同，相应地，第二预设电容值小于所述LSB电容阵列的最小电容。
每次执行校准时，校准电容的初始值为默认值。所述默认值例如可以是校准电容的校准范围的一个中间值。
在步骤S620，再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出。
相当于控制比较器再次执行两个相位：P1相位和P2相位。
在步骤S622，判断所述比较器的输出是否变为高电平。
在所述比较器的输出未变为高电平的情况下，继续执行步骤S624。在所述比较器的输出变为高电平的情况下，执行步骤S626。
在步骤S624，判断所述校准电容是否增加至最大值。
所述最大值可以是校准电容的校准范围的最大值。
在所述比较器的输出未变为高电平(指示比较器的输出还未发生翻转)、且所述校准电容未增加至最大值的情况下，需要继续执行校准，则可以返回从步骤S618开始执行。
在所述比较器的输出未变为高电平(指示比较器的输出还未发生翻转)、且所述校准电容增加至最大值的情况下，说明校准失败，此时可以执行步骤S616，输出关于校准失败的提示。
在步骤S626，控制所述校准电容增加第二预设偏移量。
在所述比较器的输出变为所述高电平且所述校准电容未增加至所述最大值的情况下，控制所述校准电容增加第二预设偏移量A0，以完成校准。第二预设偏移量A0可以是根据第二预设电容值预先设置校准偏移量。第二预设偏移量A0可以是正值或负值，其中在所述第二预设电容值相对较大的情况下，第二预设偏移量A0的绝对值可以取相对较小的值，在所述第二预设电容值相对较小的情况下，第二预设偏移量A0的绝对值可以取相对较大的值。
至此，针对所述比较器的输出为低电平的情况而执行的校准完成。所述校准电容以增加了所述第二预设偏移量后的值作为本次校准的最终值运行。
在所述校准电容并联于所述LSB电容阵列中的情况下，针对所述比较器的输出为低电平的情况和所述比较器的输出为高电平的情况，可以各自独立地执行对应的校准过程。例如，针对所述比较器的输出为低电平的情况执行的校准过程和针对所述比较器的输出为高电平的情况执行的校准过程可以在不同实施例中分别执行。
本发明实施例提供的电荷型SAR ADC的校准方法可以在电荷型SAR ADC每次上电是默认执行一次，以确保电荷型SAR ADC的MSB电容阵列和LSB电容阵列之间的线性。
另外，本发明实施例提供的电荷型SAR ADC的校准方法具有以下优势：
(1)校准过程可以通过芯片上电自动完成，也可以人为随时进行自动校准；
(2)校准过程是利用电荷型SAR ADC自身器件完成，因此一次校准完成后，由于外部环境变化而引起重新校准时，重新校准不会增加额外成本；
(3)本发明实施例提供的电荷型SAR ADC的校准方法主要针对分段型SAR ADC结构，所述SAR ADC的DAC阵列可以是如本文所述的分为两段，也可以是由此延伸的多段结构，通过本发明实施例提供的方法可以保证各个分段之间的线性关系。
需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (9)

1.一种电荷型SAR ADC的校准方法，其特征在于，所述电荷型SAR ADC包括：分段的DAC阵列、以及比较器，其中所述分段的DAC阵列包括MSB电容阵列和LSB电容阵列，所述MSB电容阵列和所述LSB电容阵列之间通过比例电容连接，所述方法包括：
触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；以及
根据所述比较器的输出来调整校准电容的大小以执行校准，其中所述校准电容与所述比例电容并列、或者所述校准电容并联于所述LSB电容阵列中。
2.根据权利要求1所述的方法，其特征在于，在所述校准电容与所述比例电容并列的情况下，根据所述比较器的输出值来调整校准电容的大小以执行校准，包括：
判断所述比较器的输出是低电平还是高电平；
在所述比较器的输出为低电平的情况下，控制所述校准电容减少第一预设电容值；
再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；
判断所述比较器的输出是否变为高电平、并判断所述校准电容是否减小至最小值；
在所述比较器的输出未变为所述高电平、且所述校准电容未减小至所述最小值的情况下，返回从控制所述校准电容减少第一预设电容值的步骤开始重复执行上述步骤，直到所述比较器的输出变为所述高电平且所述校准电容未减小至所述最小值、或者直到所述比较器的输出未变为所述高电平而所述校准电容减小至所述最小值；以及
在所述比较器的输出变为所述高电平且所述校准电容未减小至所述最小值的情况下，控制所述校准电容增加第一预设偏移量，以完成校准。
3.根据权利要求1所述的方法，其特征在于，在所述校准电容与所述比例电容并列的情况下，根据所述比较器的输出值来调整校准电容的大小以执行校准，包括：
判断所述比较器的输出是低电平还是高电平；
在所述比较器的输出为高电平的情况下，控制所述校准电容增加预设电容值；
再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；
判断所述比较器的输出是否变为低电平、并判断所述校准电容是否增加至最大值；
在所述比较器的输出未变为所述低电平、且所述校准电容未增加至所述最大值的情况下，返回从控制所述校准电容增加第二预设电容值的步骤开始重复执行上述步骤，直到所述比较器的输出变为所述低电平且所述校准电容未增加至所述最大值、或者直到所述比较器的输出未变为所述低电平而所述校准电容增加至所述最大值；以及
在所述比较器的输出变为所述低电平且所述校准电容未增加至所述最大值的情况下，控制所述校准电容增加第二预设偏移量，以完成校准。
4.根据权利要求2或3所述的方法，其特征在于，根据所述比较器的输出值来调整校准电容的大小以执行校准，还包括：
判断所述比较器的输出是低电平还是高电平；
在所述比较器的输出未变为所述高电平而所述校准电容减小至所述最小值的情况下，输出关于校准失败的提示；或者
在所述比较器的输出未变为所述低电平而所述校准电容增加至所述最大值的情况下，输出关于校准失败的提示。
5.根据权利要求1所述的方法，其特征在于，在所述校准电容并联于所述LSB电容阵列中的情况下，根据所述比较器的输出值来调整校准电容的大小以执行校准，包括：
判断所述比较器的输出是低电平还是高电平；
在所述比较器的输出为高电平的情况下，控制所述校准电容减少第一预设电容值；
再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；
判断所述比较器的输出是否变为低电平、并判断所述校准电容是否减小至最小值；
在所述比较器的输出未变为所述低电平、且所述校准电容未减小至所述最小值的情况下，返回从控制所述校准电容减少第一预设电容值的步骤开始重复执行上述步骤，直到所述比较器的输出变为所述低电平且所述校准电容未减小至所述最小值、或者直到所述比较器的输出未变为所述低电平而所述校准电容减小至所述最小值；以及
在所述比较器的输出变为所述低电平且所述校准电容未减小至所述最小值的情况下，控制所述校准电容增加第一预设偏移量，以完成校准。
6.在所述校准电容并联于所述LSB电容阵列中的情况下，根据所述比较器的输出值来调整校准电容的大小以执行校准，包括：
在所述比较器的输出为低电平的情况下，控制所述校准电容增加第二预设电容值；
再次触发所述比较器执行一次信号采样和一次状态转换后，获取所述比较器的输出；
判断所述比较器的输出是否变为高电平、并判断所述校准电容是否增加至最大值；
在所述比较器的输出未变为所述高电平、且所述校准电容未增加至所述最大值的情况下，返回从控制所述校准电容增加第二预设电容值的步骤开始重复执行上述步骤，直到所述比较器的输出变为所述高电平且所述校准电容未增加至所述最大值、或者直到所述比较器的输出未变为所述高电平而所述校准电容增加至所述最大值；以及
在所述比较器的输出变为所述高电平且所述校准电容未增加至所述最大值的情况下，控制所述校准电容增加第二预设偏移量，以完成校准。
7.根据权利要求5或6所述的方法，其特征在于，根据所述比较器的输出值来调整校准电容的大小以执行校准，还包括：
在所述比较器的输出未变为所述低电平而所述校准电容减小至所述最小值的情况下，输出关于校准失败的提示；或者
在所述比较器的输出未变为所述高电平而所述校准电容增加至所述最大值的情况下，输出关于校准失败的提示。
8.根据权利要求1所述的方法，其特征在于，在执行所述校准时，所述校准电容的初始值为默认值。
9.根据权利要求1所述的方法，其特征在于，所述校准电容每次的调整步长小于所述LSB电容阵列的最小电容。
CN202011287801.2A 2020-11-17 2020-11-17 电荷型sar adc的校准方法 Active CN112311395B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011287801.2A CN112311395B (zh) 2020-11-17 2020-11-17 电荷型sar adc的校准方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011287801.2A CN112311395B (zh) 2020-11-17 2020-11-17 电荷型sar adc的校准方法

Publications (2)

Publication Number Publication Date
CN112311395A true CN112311395A (zh) 2021-02-02
CN112311395B CN112311395B (zh) 2022-02-01

Family

ID=74335842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011287801.2A Active CN112311395B (zh) 2020-11-17 2020-11-17 电荷型sar adc的校准方法

Country Status (1)

Country Link
CN (1) CN112311395B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117176168A (zh) * 2023-08-25 2023-12-05 重庆览山汽车电子有限公司 一种校准方法和逐次逼近型模数转换器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9432044B1 (en) * 2015-12-18 2016-08-30 Texas Instruments Incorporated Mismatch correction of attenuation capacitor in a successive approximation register analog to digital converter
CN108365847A (zh) * 2017-12-29 2018-08-03 北京智芯微电子科技有限公司 针对电荷型sar-adc寄生电容的校准方法
CN110401449A (zh) * 2019-09-04 2019-11-01 福州大学 一种高精度sar adc结构及校准方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9432044B1 (en) * 2015-12-18 2016-08-30 Texas Instruments Incorporated Mismatch correction of attenuation capacitor in a successive approximation register analog to digital converter
CN108365847A (zh) * 2017-12-29 2018-08-03 北京智芯微电子科技有限公司 针对电荷型sar-adc寄生电容的校准方法
CN110401449A (zh) * 2019-09-04 2019-11-01 福州大学 一种高精度sar adc结构及校准方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117176168A (zh) * 2023-08-25 2023-12-05 重庆览山汽车电子有限公司 一种校准方法和逐次逼近型模数转换器

Also Published As

Publication number Publication date
CN112311395B (zh) 2022-02-01

Similar Documents

Publication Publication Date Title
US8638248B2 (en) Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter
US8111178B2 (en) Calibration method and related calibration apparatus for capacitor array
US8310388B2 (en) Subrange analog-to-digital converter and method thereof
US8004447B2 (en) Successive approximation analog to digital converter and method thereof
US8537046B2 (en) System and method for analog to digital (A/D) conversion
EP3182593B1 (en) Circuit for stabilizing a dac reference voltage
CN108574487B (zh) 逐次逼近寄存器模数转换器
US8502723B2 (en) Method and apparatus for evaluating weighting of elements of DAC and SAR ADC using the same
US10862498B1 (en) Calibration circuit and calibration method for ADC
US9300312B2 (en) Analog-digital converter
CN108365847B (zh) 针对电荷型sar-adc寄生电容的校准方法
WO2011133193A1 (en) Successive approximation register analog-to-digital converter with integral non-linearity correction
JP2021501526A (ja) 低減キャパシタアレイｄａｃを用いたｓａｒ ａｄｃにおけるオフセット補正のための方法及び装置
KR101299215B1 (ko) 커패시터 부정합 교정 방법 및 이를 이용하는 아날로그 디지털 변환 장치
CN112311395B (zh) 电荷型sar adc的校准方法
JP2018088648A (ja) 固体撮像装置
CN114614821B (zh) 基于差分结构的sar adc失调误差校正方法及电路
KR20180041026A (ko) Sar-adc 커패시터 어레이 장치
CN112152620B (zh) 模拟数字转换器的校正电路及校正方法
US20230412182A1 (en) Ad converter
US11637558B2 (en) Analog-to-digital converter capable of reducing nonlinearity and method of operating the same
US20210344349A1 (en) Advanced Successive Approximation Register Analog-To-Digital Converter and Corresponding Method
CN110365339B (zh) 上极板采样逐次比较型模数转换器及其工作方法
US20230034555A1 (en) Linearity and/or gain in mixed-signal circuitry
Fan et al. Optimization of High Precision SAR ADC Used in the Remote Sensing Technology

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant