CN112309993A - 基于硅基封装基板的封装结构 - Google Patents
基于硅基封装基板的封装结构 Download PDFInfo
- Publication number
- CN112309993A CN112309993A CN202010097818.5A CN202010097818A CN112309993A CN 112309993 A CN112309993 A CN 112309993A CN 202010097818 A CN202010097818 A CN 202010097818A CN 112309993 A CN112309993 A CN 112309993A
- Authority
- CN
- China
- Prior art keywords
- silicon
- substrate
- packaging
- package
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 174
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 113
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 113
- 239000010703 silicon Substances 0.000 title claims abstract description 113
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 108
- 230000003014 reinforcing effect Effects 0.000 claims abstract description 22
- 230000002708 enhancing effect Effects 0.000 claims abstract description 9
- 230000017525 heat dissipation Effects 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 21
- 230000008569 process Effects 0.000 claims description 21
- 239000010410 layer Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 239000011253 protective coating Substances 0.000 claims description 8
- 239000002356 single layer Substances 0.000 claims description 2
- 230000002787 reinforcement Effects 0.000 claims 1
- 238000013461 design Methods 0.000 abstract description 2
- 239000003990 capacitor Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012995 silicone-based technology Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/165—Containers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明属于集成电路设计和封装领域。本发明以硅基封装基板取代印制电路板作为封装基板，本发明的封装结构包括承载的芯片、硅基封装基板、强度加强基板、封装焊盘和封装外壳；硅基封装基板通过金属走线将电信号从承载的芯片的输入输出焊盘引到封装焊盘；强度加强基板，用于增强封装结构的应力强度和散热，置于硅基封装基板之上并与之相联，或者置于硅基封装基板之下并与之相联。本发明易于布线、走线干扰小、信号失真小、易于集成有源和无源器件、易于芯片焊接。
Description
技术领域
本发明属于集成电路设计和封装领域，应用于集成电路的多晶圆封装、高性能先进工艺芯片封装等领域，具体涉及以硅基封装基板取代印制电路板作为封装基板的封装结构。
背景技术
现有技术中的2.5D CoS(Chip on Substrate)封装结构如图1所示。芯片1和芯片2主要实现集成电路功能。硅基硅过孔插入层(TSVSi Interposer，TSV是Throughsiliconvia的英文简称)的主要作用有二：对芯片1和芯片2的信号互联，通过过孔实现芯片1或芯片2与传统的封装基板(Package substrate)导通。传统的封装基板由采用面积较小的印制电路板(Printed circuit board，简称PCB)构成，封装基板的走线将硅基硅过孔插入层的焊盘与整体封装外部的焊盘连接起来。
现有技术中的2.5D CoW(Chip on Wafer)封装结构如图2所示。相比于2.5D CoS封装，2.5D CoW封装是芯片先于插入层加工成2.5D CoW模块，再安装到倒装(Flip Chip，简称为FC)的封装基板。但二者的封装基板功能没有太大差异，封装基板的走线将硅基硅过孔插入层的焊盘与整体封装外部的焊盘连接起来。
现有技术中的3D系统级封装结构如图3所示，但封装基板也是由传统的印制电路构成，其功能与前述的2.5D封装无本质差异。
现有技术中以印制电路板作为电信号走线的封装基板的主要缺点在于：
1、印制电路板技术走线宽度较宽，目前最小的线宽约为0.025mm。对于芯片管脚多的高密度信号走线，走线多会造成布线困难，走线靠近会造成串扰严重等问题。
2、印制电路板工艺相对芯片制造工艺较粗糙。印制电路板对阻抗控制精度控制较为困难，阻抗控制不佳则会影响信号线的信号完整性，造成信号传输失真。
3、印制电路板本身不能集成电容，电阻，电感，MOS管，二极管等器件。如果需要此类器件，需要焊接印制电路板以外分离的器件。但封装内部由于高度、面积限制，对分离器件高度、温度形变、数量等有严格限制。一些重要的器件如果不能封装在芯片封装内部，而只能在芯片封装之外的印制电路板集成，则这些器件离芯片(die)更远，有长的走线，性能可能会受到走线寄生参数的影响而效果不佳。
4、印制电路板作为芯片封装基板，一般使用金线(bonding wire，一般是用黄金拉成)与芯片(die)焊盘连接。金线成本较高，而且焊接工艺对芯片的焊盘位置有一定的要求，一般需要芯片的焊盘在整个芯片的四周布置，因此对焊盘数量有限制，而且一些芯片中间位置的电路不得不走很长的走线到芯片的四周。
发明内容
有鉴于此，本发明的发明目的在于提供易于布线、走线干扰小、信号失真小、易于集成有源和无源器件、易于芯片焊接的封装结构。
为解决上述技术问题，本发明提供了一种基于硅基封装基板的封装结构，包括承载的芯片、硅基封装基板、强度加强基板、封装焊盘和封装外壳；其中，承载的芯片，是整个封装的集成电路的功能部分；硅基封装基板，采用集成电路制造工艺制造，通过金属走线将电信号从承载的芯片的输入输出焊盘引到封装焊盘，承担承载的芯片与封装焊盘之间电信号走线连接功能；强度加强基板，用于增强封装结构的应力强度和散热，用于增强封装结构的应力强度和散热，置于硅基封装基板之上并与之相联，或者置于硅基封装基板之下并与之相联；置于硅基封装基板之上并与之相联时，硅基封装基板直接与封装焊盘相联；置于硅基封装基板之下并与之相联时，强度加强基板仅提供硅基封装基板与封装焊盘之间的电信号通孔，以及联接封装焊盘。
进一步地，硅基封装基板是单层硅基封装基板、或者是双层硅基封装基板、或者是多层硅基封装基板。
进一步地，加强基板置于硅基封装基板之下时，强度加强基板是印制电路板。
进一步地，加强基板置于硅基封装基板之上并与之相联时，在硅基封装基板之下设置绝缘的保护涂层，绝缘的保护涂层保护硅基封装基板并且避免封装焊盘短路。
进一步地，硅基封装基板是双层硅基封装基板时，承载的芯片采用16nm、或者10nm、或者7nm、或者5nm的工艺制造；靠近承载的芯片的那层硅基封装基板采用90nm或者65nm的工艺制造；远离承载的芯片的那层硅基封装基板采用0.5um或者1.0um的工艺制造。
进一步地，承载的芯片中间位置的电路直接从靠近该电路功能的地方设置焊盘，连接到硅基封装基板。
进一步地，硅基封装基板直接集成有源器件和无源器件。
有益效果
本发明以硅基作为电信号走线的封装基板主要优点在于：
1、目前的硅基技术(即集成电路芯片制造工艺)走线宽度较窄，即使从成本角度考虑，使用次先进或者较落后的集成电路芯片制造工艺，也很容易将线宽设计约为0.5um到65nm。因此，对于芯片管脚多的高密度信号走线，走线布线容易，走线间距可以加大减小串扰问题。
2、集成电路芯片制造工艺相对印制电路板制造工艺较精密，对阻抗控制精度控制较为精细，使得信号线的信号完整性更佳，信号传输性能更好。
3、集成电路芯片制造工艺可以在硅基封装基板上集成电容、电阻、电感、MOS管、二极管等器件，减少或者不需要分离的器件，不受封装内部高度、面积限制，且因为这些器件离芯片(die)更近，走线的寄生参数比较小，有较好的性能。
4、硅基封装基板与承载的芯片(die)都是由集成电路制造工艺生产，可以直接堆叠，所以对芯片(die)的焊盘位置无特别要求，对芯片(die)的焊盘数量限制放宽，那么芯片中间位置的电路可以直接从靠近该电路功能的地方设计焊盘，连接到硅基封装基板。
附图说明
图1是现有技术中2.5D CoS(Chip on Substrate)封装结构；
图2是现有技术中2.5D CoW(Chip on Wafer)封装结构；
图3是现有技术中的3D系统级封装结构；
图4是本发明封装结构中强度加强基板在硅基封装基板之上的剖面图和俯视图，其中，(a)剖面图(b)，俯视图；
图5是本发明封装结构中强度加强基板在硅基封装基板之下的剖面图和俯视图，其中，(a)剖面图(b)，俯视图；
图6是本发明封装机构中强度加强基板在硅基封装基板之上并且采用多层硅基封装基板的剖面图和俯视图，其中(a)剖面图，(b)俯视图。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细的说明。
本发明的封装结构的基本结构如图4和图5所示。本发明的封装结构包括承载的芯片、硅基封装基板、强度加强基板、焊盘和封装外壳，图4和图5的区别在于：强度加强基板与硅基封装基板的位置不同：图4强度加强基板在硅基封装基板之下，图5强度加强基板在硅基封装基板之上；此外图5的情形还包括保护涂层。图中用芯片1、芯片2示意封装基板承载的芯片，芯片1和芯片2表示整个封装的集成电路功能部分。
1、承载的芯片
芯片的数量可以是1个，也可以是多个，数量并不作限定。
2、硅基封装基板
通过金属走线，将电信号从承载的芯片(芯片1、芯片2)的输入输出焊盘(Pad)引到球栅阵列封装(Ball Grid Array，简称BGA)的焊盘，图中标示为封装焊球。即由硅基封装基板承担承载的芯片与板级封装焊球之间电信号走线连接功能。
图4表示了强度加强基板在硅基封装基板之下的情形，硅基封装基板还需要通过强度加强基板的垂直过孔后与封装焊盘联通。图5表示了强度加强基板在硅基封装基板之上的情形，硅基封装基板的焊盘可以直接联接封装焊盘。
硅基封装基板一般使用线宽较宽的工艺制程制造，如0.5um、1.0um的工艺。承载的芯片一般使用线宽较窄的工艺制程制造，即先进的工艺制程制造，如16nm、10nm、7nm、5nm的工艺。
硅基封装基板可以是一层，也可以是多层，如图6所示。但一般以1层或2层最为经济。如果使用多层硅基封装基板时，以图6所示的二层硅基封装基板为例，一般考虑承载的芯片使用最窄线宽的工艺制程，即先进的工艺制程制造，如16nm、10nm、7nm、5nm的工艺。硅基封装基板2使用宽线宽的工艺制程，即次先进的工艺制程制造，如90nm、65nm的工艺。硅基封装基板1使用更宽的工艺制程制造，如0.5um、1.0um的工艺。
硅基封装基板由于与承载的芯片都是采用集成电路制造工艺制造，只是从节约成本角度使用线宽较宽的工艺，所以除作为电信号互联线以外，硅基封装基板也可以集成一些芯片器件，包括但不限于：电容，电阻，电感，MOS管，二极管等器件。由于电容、电阻、电感、较大面积的MOS管、二极管等器件占用的芯片面积较大，使用先进的工艺制程制造时，成本高昂，因此使用较宽宽线的硅基封装基板集成电容、电阻、电感、MOS管、二极管等器件有极大的成本优势。采用本发明的封装结构，承载的芯片与硅基封装基板直接堆叠。
与传统的印制电路板作为封装基板的封装机构比较后可知，传统的印制电路板只能提供电信号互联功能，不能直接集成电容、电阻、电感、MOS管、二极管等器件。其他的有源器件(如电容、电阻、电感)、无源器件(如MOS管、二极管)等器件，均需要焊接外部提供的分离器件，而不能如硅基封装基板这样直接集成。
3、强度加强基板
强度加强基板的作用包括但不限于：增强封装的应力强度，这里简称强度加强；对于图4强度加强基板在硅基封装基板之下的情形，提供硅基封装基板与封装焊盘之间的电信号通孔，并连接封装焊盘。
对于图4强度加强基板在硅基封装基板之下的情形，强度加强基板可以由传统的印制电路板材料构成。
对于图5、图6强度加强基板在硅基封装基板之上的情形，强度加强基板可以由传统的印制电路板材料构成，也可以由其他材料构成。它起到增强封装的应力强度、散热的功能。
强度加强基板与硅基封装基板大小关系无特别限制，图4只是列举了强度加强基板比硅基封装基板略大。图5、图6只是列举了强度加强基板比硅基封装基板略小。但是两者的大小关系也可以相等、相反。
对于图5、图6强度加强基板在硅基封装基板之上的情形，还可以在硅基封装基板之下加保护涂层，以起到保护硅基封装基板的作用。
保护涂层应当是绝缘的材料，以避免焊盘之间短路。保护涂层在本结构中并不是必须的。
封装外壳与传统的封装没有差别，材料可以是陶瓷、塑料、金属等，起到保护芯片和散热的作用。在图4、图5、图6中没有画出。
本发明的封装结构对芯片数量、硅基封装基板层数无限制；对强度加强基板与硅基封装基板位置关系无限制；对强度加强基板与硅基封装基板大小关系无限制；对强度加强基板是否由传统的印制电路板构成，还是由其他材料构成无限制。
本发明与现有技术中2.5D Cos封装和2.5D CoW封装的主要不同点在于：
1、本发明直接采用硅基封装基板的走线取代封装基板走线，即硅基封装基板取代传统的印制电路板封装基板来承载电信号传输功能。
2、传统的印制电路板封装基板可以用于本发明的强度加强基板在硅基封装基板之下的情形，但是传统的印制电路板封装基板的作用只是增强封装的应力强度，提供硅基封装基板与封装焊盘之间的电信号通孔，以及连接封装焊盘。
3、对于本发明的强度加强基板在硅基封装基板之上的情形，强度加强基板可以由传统的印制电路板封装基板来构成，也可以由其他类型的板材构成。
以上仅为发明的优选实施例而已，并不用以限制本发明，凡在本发明的思想原则内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种基于硅基封装基板的封装结构，其特征在于包括承载的芯片、硅基封装基板、强度加强基板、封装焊盘和封装外壳；其中，
承载的芯片，是整个封装的集成电路的功能部分；
硅基封装基板，采用集成电路制造工艺制造，通过金属走线将电信号从承载的芯片的输入输出焊盘引到封装焊盘，承担承载的芯片与封装焊盘之间电信号走线连接功能；
强度加强基板，用于增强封装结构的应力强度和散热，置于硅基封装基板之上并与之相联，或者置于硅基封装基板之下并与之相联；置于硅基封装基板之上并与之相联时，硅基封装基板直接与封装焊盘相联；置于硅基封装基板之下并与之相联时，强度加强基板仅提供硅基封装基板与封装焊盘之间的电信号通孔，以及联接封装焊盘。
2.一种如权利要求1所述的封装结构，其特征在于硅基封装基板是单层硅基封装基板、或者是双层硅基封装基板、或者是多层硅基封装基板。
3.一种如权利要求1所述的封装结构，其特征在于加强基板置于硅基封装基板之下时，强度加强基板是印制电路板。
4.一种如权利要求1所述的封装结构，其特征在于加强基板置于硅基封装基板之上并与之相联时，在硅基封装基板之下设置绝缘的保护涂层，绝缘的保护涂层保护硅基封装基板并且避免封装焊盘短路。
5.一种如权利要求2所述的封装结构，其特征在于硅基封装基板是双层硅基封装基板时，承载的芯片采用16nm、或者10nm、或者7nm、或者5nm的工艺制造；靠近承载的芯片的那层硅基封装基板采用90nm或者65nm的工艺制造；远离承载的芯片的那层硅基封装基板采用0.5um或者1.0um的工艺制造。
6.一种如权利要求1所述的封装结构，其特征在于承载的芯片中间位置的电路直接从靠近该电路功能的地方设置焊盘，连接到硅基封装基板。
7.一种如权利要求1所述的封装结构，其特征在于硅基封装基板直接集成有源器件和无源器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010097818.5A CN112309993A (zh) | 2020-02-17 | 2020-02-17 | 基于硅基封装基板的封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010097818.5A CN112309993A (zh) | 2020-02-17 | 2020-02-17 | 基于硅基封装基板的封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112309993A true CN112309993A (zh) | 2021-02-02 |
Family
ID=74336668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010097818.5A Pending CN112309993A (zh) | 2020-02-17 | 2020-02-17 | 基于硅基封装基板的封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112309993A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1714444A (zh) * | 2002-11-21 | 2005-12-28 | 日本电气株式会社 | 半导体装置、布线基板和布线基板制造方法 |
| CN101256995A (zh) * | 2006-07-26 | 2008-09-03 | 台湾积体电路制造股份有限公司 | 半导体封装体及硅基封装基板 |
| CN104952745A (zh) * | 2015-07-08 | 2015-09-30 | 华进半导体封装先导技术研发中心有限公司 | 芯片后组装扇出型封装结构及其生产工艺 |
| CN110197793A (zh) * | 2018-02-24 | 2019-09-03 | 华为技术有限公司 | 一种芯片及封装方法 |
-
2020
- 2020-02-17 CN CN202010097818.5A patent/CN112309993A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1714444A (zh) * | 2002-11-21 | 2005-12-28 | 日本电气株式会社 | 半导体装置、布线基板和布线基板制造方法 |
| CN101256995A (zh) * | 2006-07-26 | 2008-09-03 | 台湾积体电路制造股份有限公司 | 半导体封装体及硅基封装基板 |
| CN104952745A (zh) * | 2015-07-08 | 2015-09-30 | 华进半导体封装先导技术研发中心有限公司 | 芯片后组装扇出型封装结构及其生产工艺 |
| CN110197793A (zh) * | 2018-02-24 | 2019-09-03 | 华为技术有限公司 | 一种芯片及封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10134663B2 (en) | Semiconductor device | |
| US7049692B2 (en) | Stacked semiconductor device | |
| US9449941B2 (en) | Connecting function chips to a package to form package-on-package | |
| CN102077344B (zh) | 穿硅通孔桥接互连件 | |
| US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
| US7166917B2 (en) | Semiconductor package having passive component disposed between semiconductor device and substrate | |
| US5216278A (en) | Semiconductor device having a pad array carrier package | |
| US7129571B2 (en) | Semiconductor chip package having decoupling capacitor and manufacturing method thereof | |
| US8623753B1 (en) | Stackable protruding via package and method | |
| US12057366B2 (en) | Semiconductor devices including a lower semiconductor package, an upper semiconductor package on the lower semiconductor package, and a connection pattern between the lower semiconductor package and the upper semiconductor package | |
| US20060055018A1 (en) | Semiconductor device | |
| KR20090027573A (ko) | 반도체장치 | |
| WO2012082177A1 (en) | Enhanced stacked microelectronic assemblies with central contacts | |
| US20090310322A1 (en) | Semiconductor Package | |
| US8008765B2 (en) | Semiconductor package having adhesive layer and method of manufacturing the same | |
| KR20020061812A (ko) | 볼 그리드 어레이형 멀티 칩 패키지와 적층 패키지 | |
| US7652361B1 (en) | Land patterns for a semiconductor stacking structure and method therefor | |
| US6856027B2 (en) | Multi-chips stacked package | |
| US20050002167A1 (en) | Microelectronic package | |
| KR20010063236A (ko) | 적층 패키지와 그 제조 방법 | |
| CN112309993A (zh) | 基于硅基封装基板的封装结构 | |
| US20050023659A1 (en) | Semiconductor chip package and stacked module having a functional part and packaging part arranged on a common plane | |
| US20070284717A1 (en) | Device embedded with semiconductor chip and stack structure of the same | |
| US6657292B2 (en) | Package board for multiple-pin ball grid array package, multiple-pin ball grid array package, and semiconductor device | |
| KR20050027384A (ko) | 재배선 패드를 갖는 칩 사이즈 패키지 및 그 적층체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210202 |