CN112309345A - Goa电路、阵列基板和显示面板 - Google Patents
Goa电路、阵列基板和显示面板 Download PDFInfo
- Publication number
- CN112309345A CN112309345A CN202011269469.7A CN202011269469A CN112309345A CN 112309345 A CN112309345 A CN 112309345A CN 202011269469 A CN202011269469 A CN 202011269469A CN 112309345 A CN112309345 A CN 112309345A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- circuit
- goa
- selection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
本申请公开了一种GOA电路、阵列基板和显示面板,阵列基板包括多个驱动区域,GOA电路包括选择电路和GOA驱动电路,选择电路输出端与GOA驱动电路的输入端连接;选择电路包括选择信号运算单元,选择信号运算单元用于生成选择信号,并将所述选择信号输入至所述GOA驱动电路;GOA驱动电路用于驱动阵列基板进行显示;在多个驱动区域中包括至少一个目标驱动区域,目标驱动区域包括一个选择电路与至少一个GOA驱动电路。本申请提供的GOA电路包括选择电路和GOA驱动电路,且选择电路的输出端与GOA驱动电路的输入端连接,使得可以利用选择电路,实现对不同区域GOA驱动电路的驱动,进而实现对驱动区域分区控制;使得电路可以快速响应,且无需逐行扫描降低功耗。
Description
技术领域
本申请涉及显示面板技术领域,尤其涉及一种GOA电路、阵列基板和显示面板。
背景技术
目前,显示装置作为电子设备的显示部件已经广泛的应用于各种电子产品中,而GOA(Gate Driver On Array)电路是显示装置中的一个重要组成部分,GOA,也就是利用现有薄膜晶体管液晶显示器Array制程将栅极行扫描驱动信号电路制作在Array基板上,实现对栅极逐行扫描的驱动方式的一项技术。
随着显示技术的发展,GOA技术应用类型的多样化,例如面内指纹识别中对于指纹的快速识别、折叠屏中折叠后仅对正面(1/2、1/3屏)显示区域进行画面刷新,这些应用都要求驱动能够快速响应,对于驱动区域的分区控制需求逐渐强烈,若采用常规方式逐行扫描实现这些操作会有以下问题:首先,由于每行都操作使得扫描速率变慢,其次功耗增加。
发明内容
本申请实施例提供一种GOA电路,通过在现有的GOA驱动电路上新增一选择电路,使得可以利用选择电路实现对驱动区域的分区控制的效果,达到电路快速响应,节省功耗的目的。
本申请实施例提供一种GOA电路,应用于阵列基板,
所述阵列基板包括多个驱动区域,所述GOA电路包括选择电路和GOA驱动电路,所述选择电路输出端与所述GOA驱动电路的输入端连接;
所述选择电路包括选择信号运算单元,所述选择信号运算单元用于生成选择信号,并将所述选择信号输入至所述GOA驱动电路;
所述GOA驱动电路用于驱动所述阵列基板进行显示;
在所述多个驱动区域中包括至少一个目标驱动区域,所述目标驱动区域包括一个所述选择电路与至少一个所述GOA驱动电路。
进一步的,所述选择电路还包括:
选择信号保持单元,所述选择信号保持单元维持所述选择信号;
运算控制单元,所述运算控制单元控制所述选择信号运算单元生成所述选择信号;
所述选择信号运算单元分别和所述运算控制单元以及所述选择信号保持单元连接,所述运算控制单元和所述选择信号保持单元连接。
进一步的,所述运算控制单元包括:第一薄膜晶体管(T1)和第七薄膜晶体管(T7);
其中,第一薄膜晶体管(T1)的漏级与所述第七薄膜晶体管(T7)的源级连接;所述第一薄膜晶体管(T1)和所述第七薄膜晶体管(T7)分别与所述选择信号保持单元连接。
进一步的,所述选择信号运算单元包括所述第二薄膜晶体管(T2)、所述第三薄膜晶体管(T3)、所述第九薄膜晶体管(T9)和所述第十一薄膜晶体管(T11);
其中,所述第九薄膜晶体管(T9)的漏级与所述第二薄膜晶体管(T2)的源级连接,所述第二薄膜晶体管(T2)的漏级分别与所述第三薄膜晶体管(T3)的栅极和源级连接,所述第三薄膜晶体管(T3)的源级与所述第十一薄膜晶体管(T11)的漏级连接。
进一步的,所述第九薄膜晶体管(T9)的栅极与所述第一薄膜晶体管(T1)的源级连接,所述第十一薄膜晶体管(T11)的栅极与所述第八薄膜晶体管(T8)的漏级连接。
进一步的,所述选择信号保持单元包括:所述第五薄膜晶体管(T5)、所述第六薄膜晶体管(T6)、所述第八薄膜晶体管(T8)和所述第十薄膜晶体管(T10),所述选择信号保持单元与所述第十一薄膜晶体管(T11)连接;
其中,所述第八薄膜晶体管(T8)的漏级与所述第六薄膜晶体管(T6)源级、所述第五薄膜晶体管(T5)的栅极、所述第十薄膜晶体管(T10)的栅极连接,所述第五薄膜晶体管(T5)的漏级与所述第十薄膜晶体管(T10)的漏级连接。
进一步的,所述GOA电路中的选择电路的数量,与所述多个驱动区域中驱动区域的数量相同。
进一步的,所述选择电路为多个,所述GOA驱动电路为多个,同一个所述驱动区域内所述选择电路的数量与所述GOA驱动电路的数量相同。
本申请还提供一种阵列基板,所述阵列基板包括如上任一项所述的GOA电路。
本申请还提供一种显示面板,所述显示面板包括如上任一项所述的阵列基板。
本申请实施例提供的GOA电路,包括选择电路和GOA驱动电路,且选择电路的输出端与GOA驱动电路的输入端连接,使得可以利用选择电路,实现对不同区域GOA驱动电路的驱动,进而实现对驱动区域分区控制;使得电路可以快速响应,且无需逐行扫描降低功耗。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的阵列基板的电路结构一实施例示意图;
图2为本申请实施例提供的选择电路一实施例示意图;
图3为本申请实施例提供的GOA驱动电路一实施例示意图;
图4为本申请实施例提供的电路信号时序图一实施例示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例提供一种GOA电路、阵列基板和显示面板,以下分别进行说明。
本申请实施例提供一种GOA电路,该GOA电路应用于阵列基板,阵列基板包括多个驱动区域。其中GOA电路可以包括选择电路和GOA驱动电路;选择电路的输出端与GOA电路的输入端连接。本申请实施例提供的阵列基板可以为可折叠阵列基板,而利用本申请实施例提供的阵列基板制成的显示面板可以可折叠显示面板。当可折叠显示面板处于折叠状态时,需要仅对显示面板的正面(1/2、1/3屏)进行画面刷新。
在上述实施例中,GOA驱动电路可以驱动阵列基板进行显示。而选择电路可以包括选择信号运算单元,选择信号运算单元生成选择信号;选择信号生成后可以输入至GOA驱动电路的输入端,使得GOA电路在GOA驱动电路的控制下正常驱动。在阵列基板的多个驱动区域中包括至少一个目标驱动区域,而在目标驱动区域内包括一个选择电路和至少一个GOA驱动电路。
本申请实施例提供的GOA电路,包括选择电路和GOA驱动电路,且选择电路的输出端与GOA驱动电路的输入端连接,使得可以利用选择电路,实现对不同区域GOA驱动电路的驱动,进而实现对驱动区域分区控制;使得电路可以快速响应,且无需逐行扫描降低功耗。
如图1所示,为本申请实施例提供的阵列基板的电路结构一实施例示意图,其中阵列基板可以包括多个驱动区域10,在多个驱动区域10内包括至少一个目标驱动区域,而在目标驱动区域内可以包括一个选择电路101和至少一个GOA驱动电路102。
在如图1所示的阵列基板的电路结构中,在一个驱动区域10内可以包括一个选择电路101和多个GOA驱动电路102,且多个GOA驱动电路102在驱动区域10内级联设置,一个选择电路101可以控制同时控制多个GOA驱动电路,使得同一驱动10区域内的多个GOA驱动电路可以在同一个选择电路101的控制下同时响应。
在上述实施例中,选择电路101的数量与多个驱动区域中的驱动区域10的数量可以相等,即在每一个驱动区域10内均有一个选择电路101。不同驱动区域内的选择电路101之间电性连接,使得可以利用时钟信号搭配选择电路产生的选择信号,快速定位至不同的驱动区域,实现不同驱动区域的单独驱动。
在上述实施例中,每一个驱动区域10内的选择电路101可以为一个,而每一个驱动区域内的GOA驱动电路102可以为多个;即一个驱动区域10内,一个选择电路101可以驱动多个GOA驱动电路102。
在本申请的另一些实施例中,选择电路101可以为多个,GOA驱动电路102也可以为多个;而同一个驱动区域10中的选择电路101和GOA驱动电路102的数量可以相同,即整个GOA电路中的选择电路101和GOA驱动电路102的数量可以相同。此时,一个选择电路101和一个GOA驱动电路102连接,一个选择电路101仅控制一个GOA驱动电路。
如图2所示,为本申请实施例提供的选择电路一实施例示意图,其中选择电路101可以包括选择信号运算单元001、选择信号保持单元002和运算控制单元003。其中,选择信号运算单元001生成选择信号并将选择信号输入至GOA驱动电路102,使得不同驱动区域的GOA驱动电路在对应驱动区域10内的选择信号的控制下实现响应。同时,选择信号运算单元001可以分别和选择信号保持单元002以及运算控制单元003连接,而运算控制单元003可以和选择信号保持单元002连接。
且选择信号保持单元002可以用于维持选择信号,使得选择信号可以控制对应的驱动区域内的所有GOA驱动电路正常工作。而运算控制单元003用于控制选择信号运算单元001正常生成选择信号。
如图2所示的选择电路101可以包括:第一薄膜晶体管(T1)、第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第四薄膜晶体管(T4)、第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第七薄膜晶体管(T7)、第八薄膜晶体管(T8)、第九薄膜晶体管(T9)、第十薄膜晶体管(T10)、第十一薄膜晶体管(T11)。
其中,选择信号运算单元001可以包括第二薄膜晶体管(T2)、第三薄膜晶体管(T3)、第九薄膜晶体管(T9)、第十一薄膜晶体管(T11)。而第九薄膜晶体管(T9)的漏级与第二薄膜晶体管(T2)的源级连接,第二薄膜晶体管(T2)的漏级分别与第三薄膜晶体管(T3)的栅极和源级连接,第三薄膜晶体管(T3)的源级与第十一薄膜晶体管(T11)的漏级连接。
在上述实施例中,第九薄膜晶体管(T9)的栅极与第一薄膜晶体管(T1)的源级连接,第十一薄膜晶体管(T11)的栅极与第八薄膜晶体管(T8)的漏级连接。
在本申请的实施例中,选择电路101还可以包括第一电容(C1)、第二电容(C2)和第三电容(C3)。其中,第一电容(C1)的两端分别与第九薄膜晶体管(T9)的栅极以及第十薄膜晶体管(T10)的源级连接;第二电容(C2)的两端分别与第十薄膜晶体管(T10)的栅极以及第十薄膜晶体管(T10)的漏级连接;第三电容(C3)的两端分别与第二薄膜晶体管(T2)的漏级以及第三薄膜晶体管(T3)的源级连接。
在上述实施例中,第二薄膜晶体管(T2)、第三薄膜晶体管(T3)和第三电容(C3)为选择信号运算单元001中负责生成选择信号STV(s)的结构。而第十一薄膜晶体管(T11)主要用于使得选择信号STV(s)保持下拉状态。
如图2所示的选择电路的实施例,选择信号保持单元002可以包括:第五薄膜晶体管(T5)、第六薄膜晶体管(T6)、第八薄膜晶体管(T8)、第十薄膜晶体管(T10)。而选择信号保持单元002可以与第十一薄膜晶体管(T11)连接。
其中,第八薄膜晶体管(T8)的漏级与第六薄膜晶体管(T6)源级、第五薄膜晶体管(T5)的栅极、第十薄膜晶体管(T10)的栅极连接,第五薄膜晶体管(T5)的漏级与第十薄膜晶体管(T10)的漏级连接。
如图2中所示,第四薄膜晶体管(T4)的源级与第一薄膜晶体管(T1)的漏级连接,而第四薄膜晶体管(T4)的漏级与第五薄膜晶体管(T5)的源级连接。第四薄膜晶体管(T4)和第五薄膜晶体管(T5)可以下拉Q点的电位;而第十薄膜晶体管(T10)可以下拉选择电路生成的STV(s)信号的电位;第六薄膜晶体管(T6)可以将Q点的电位反馈给P点,即Q点的电位会影响P点的电位;第六薄膜晶体管(T6)还可以下拉P点的电位。
在上述实施例中,选择电路101的运算控制单元003可以包括第一薄膜晶体管(T1)和第七薄膜晶体管(T7)。其中,第一薄膜晶体管(T1)的漏级与第七薄膜晶体管(T7)的源级连接。而第一薄膜晶体管(T1)和所述第七薄膜晶体管(T7)分别与所述选择信号保持单元002连接。且如图2中所示,Q点可以为输出控制节点,即Q点的电位变化可以控制第九薄膜晶体管(T9)的打开或关闭;而第一薄膜晶体管(T1)的为Q点的输入TFT,即Q点的电位会随着第一薄膜晶体管(T1)的电位变化而改变。即在本申请的实施例中,第一薄膜晶体管(T1)的电位变化引起Q点电位的变化,而Q点电位的变化会使得第九薄膜晶体管(T9)打开或关闭,当第九薄膜晶体管(T9)打开时,第九薄膜晶体管(T9)会生成并输出ST(n)信号。
在上述实施例中,由于选择电路101和GOA驱动电路102都是级联设置,因此当选择电路101位于第一行时,选择电路101中的第一薄膜晶体管(T1)的源级输入的信号为STV信号,使得第一薄膜晶体管(T1)的栅极打开,对第一行的选择电路101进行充电。而当选择电路101不位于第一行时,选择电路101中的第一薄膜晶体管(T1)的源级输入的信号为ST(n)信号,即为位于当前选择电路101上方且相邻的选择电路101产生的ST(n)信号。
如图3所示,为本申请实施例提供的GOA驱动电路一实施例示意图,GOA驱动电路102可以包括第十二薄膜晶体管(NT1)、第十三薄膜晶体管(NT2)、第十四薄膜晶体管(NT3)、第十五薄膜晶体管(NT4)、第十六薄膜晶体管(NT5)、第十七薄膜晶体管(NT6)、第十八薄膜晶体管(NT7)、第十九薄膜晶体管(NT8)、第二十薄膜晶体管(NT9)。
其中,在如图3中所示的GOA驱动电路中,第十二薄膜晶体管(NT1)为Q点的输入TFT,即Q点的电位受到在第十二薄膜晶体管(NT1)的控制,而Q点又为第二十薄膜晶体管(NT9)的输出控制节点,即第二十薄膜晶体管(NT9)的打开或关闭是受到Q点的电位影响。而与当前GOA驱动电路连接的选择电路所产生的选择信号从第十二薄膜晶体管(NT1)输入当前GOA驱动电路,使得当前的GOA驱动电路在选择信号的控制下工作。
同时,第二十薄膜晶体管(NT9)为输出TFT,即第二十薄膜晶体管(NT9)在多个不同信号的驱动下,最终输出GOA驱动电路的输出信号G(s,n)。
在上述实施例中,P点为下拉控制节点,即P点的电位决定是否需要下拉Q点的电位,而P点的与第十五薄膜晶体管(NT4)的漏级直接连接,而第十五薄膜晶体管(NT4)的源级与第十三薄膜晶体管(NT2)漏级直接连接。第十五薄膜晶体管(NT4)和第十三薄膜晶体管(NT2)可以控制P点的电位变化。同时,第十七薄膜晶体管(NT6)可以为Q点反馈TFT,即第十七薄膜晶体管(NT6)可将Q点的电位实时反馈给P点,P点利用第十七薄膜晶体管(NT6)确定Q点的电位变化,当Q点的电位需要下拉时,第十六薄膜晶体管(NT5)会下拉Q点的电位。
在本申请的实施例,在不同的驱动区域内均设置有选择电路与当前驱动区域内的GOA驱动电路连接,同一个驱动区域内的GOA驱动电路在选择电路产生的选择信号的单独控制下正常工作。因此,不同驱动区域内的选择电路可以单独控制对应驱动区域内的GOA驱动电路,以实现不同驱动区域内的GOA电路单独驱动,实现对驱动区域的分区控制。
需要说明的是,在本申请的实施例中,选择电路101和GOA驱动电路102中的Q点和P点不同。且本申请的实施例中GOA驱动电路102可以为其他结构,驱动阵列基板的电路为具有移位寄存功能的电路即可;即GOA驱动电路102只需要可以在选择信号STV(s)的控制下正常响应驱动即可。GOA驱动电路102的具体结构,本申请中不做任何限定。
如图4所示,为本申请实施例提供的电路信号时序图一实施例示意图。其中,在图4中,Q点和P点的时序图为选择电路101中的Q点和P点的电位时序图。结合图2、图3和图4;如图4中所示,由于多个选择电路101和多个GOA驱动电路102在阵列基板上级联设置,因此当选择电路101位于第一行时,选择电路101中的第一薄膜晶体管(T1)的源级输入STV信号,使得第一薄膜晶体管(T1)的栅极打开,整个选择电路开始工作,表示一帧画面的开始。而当选择电路101不位于第一行时,选择电路101中的第一薄膜晶体管(T1)的源级输入ST(n-2)信号,即位于当前选择电路101上方的其他驱动区域内的选择电路101产生的ST(n)信号。而初始输入的STV信号也会停止输入。
而CKs和CKs(n+2)均为时钟信号,且由于GOA电路在阵列基板中级联设置,位于不同层级的GOA电路的打开和关闭的时间不同,因此不同层级的GOA驱动电路中输入的时钟信号之间存在时延。在本申请的实施例中,CKs信号和选择电路中产生的ST(n)信号共同作用,产生STV(s)信号。且在本申请的实施例中STV(s)信号的波形与CKs信号的波形相同,当CKs信号变化时,STV(s)信号随之改变。
在如图4所示的实施例中,当ST(n)的电位从低电平升高为高电平的同时,输入的CKs信号可以也从低电平升高为高电平。而在本申请的另一些实施例中,当ST(n)的电位已经为高电平后,输入的CKs信号可以再从低电平升高为高电平,即ST(n)信号和CKs信号从低电平升高为高电平的时间无需一致。
需要说明的是,在上述实施例中,ST(n)信号处于高电位的时间大于CKs信号处于高电位的时间;且当CKs信号从高电位降低为低电位时,ST(n)信号仍处于高电位,否则会对产生的STV(s)信号产生影响,使得STV(s)信号的电位不能彻底降低。
本申请还提供一种阵列基板,该阵列基板包括多个驱动区域,且阵列基板包括如上任一项所述的GOA电路。其中,该GOA电路可以包括选择电路101和GOA驱动电路102,且选择电路101的输出端与GOA驱动电路102的输入端连接。
在上述实施例中,选择电路101还可以包括选择信号运算单元,选择信号运算单元用于生成选择信号,并将选择信号输入至GOA驱动电路102;
GOA驱动电路102用于驱动所述阵列基板进行显示;且在多个驱动区域10中包括至少一个目标驱动区域,而目标驱动区域内包括一个选择电路101与至少一个GOA驱动电路102。
本申请还提供一种显示面板,该显示面板可以包括如上所述的阵列基板,该阵列基板包括如本申请实施例中任一项所述的GOA电路。其中,该GOA电路可以包括选择电路101和GOA驱动电路102,且选择电路101的输出端与GOA驱动电路102的输入端连接。
在上述实施例中,选择电路101还可以包括选择信号运算单元,选择信号运算单元用于生成选择信号,并将选择信号输入至GOA驱动电路102;
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种GOA电路、阵列基板和显示面板进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种GOA电路,其特征在于,应用于阵列基板,所述阵列基板包括多个驱动区域,所述GOA电路包括选择电路和GOA驱动电路,所述选择电路输出端与所述GOA驱动电路的输入端连接;
所述选择电路包括选择信号运算单元,所述选择信号运算单元用于生成选择信号,并将所述选择信号输入至所述GOA驱动电路;
所述GOA驱动电路用于驱动所述阵列基板进行显示;
在所述多个驱动区域中包括至少一个目标驱动区域,所述目标驱动区域包括一个所述选择电路与至少一个所述GOA驱动电路。
2.根据权利要求1所述的GOA电路,其特征在于,所述选择电路还包括:
选择信号保持单元,所述选择信号保持单元维持所述选择信号;
运算控制单元,所述运算控制单元控制所述选择信号运算单元生成所述选择信号;
所述选择信号运算单元分别和所述运算控制单元以及所述选择信号保持单元连接,所述运算控制单元和所述选择信号保持单元连接。
3.根据权利要求2所述的GOA电路,其特征在于,所述运算控制单元包括:第一薄膜晶体管(T1)和第七薄膜晶体管(T7);
其中,第一薄膜晶体管(T1)的漏级与所述第七薄膜晶体管(T7)的源级连接;所述第一薄膜晶体管和所述第七薄膜晶体管(T7)分别与所述选择信号保持单元连接。
4.根据权利要求3所述的GOA电路,其特征在于,所述选择信号运算单元包括所述第二薄膜晶体管(T2)、所述第三薄膜晶体管(T3)、所述第九薄膜晶体管(T9)和所述第十一薄膜晶体管(T11);
其中,所述第九薄膜晶体管(T9)的漏级与所述第二薄膜晶体管(T2)的源级连接,所述第二薄膜晶体管(T2)的漏级分别与所述第三薄膜晶体管(T3)的栅极和源级连接,所述第三薄膜晶体管(T3)的源级与所述第十一薄膜晶体管(T11)的漏级连接。
5.根据权利要求4所述的GOA电路,其特征在于,所述第九薄膜晶体管(T9)的栅极与所述第一薄膜晶体管(T1)的源级连接,所述第十一薄膜晶体管(T11)的栅极与所述第八薄膜晶体管(T8)的漏级连接。
6.根据权利要求4所述的GOA电路,其特征在于,所述选择信号保持单元包括:所述第五薄膜晶体管(T5)、所述第六薄膜晶体管(T6)、所述第八薄膜晶体管(T8)和所述第十薄膜晶体管(T10),所述选择信号保持单元与所述第十一薄膜晶体管(T11)连接;
其中,所述第八薄膜晶体管(T8)的漏级与所述第六薄膜晶体管(T6)源级、所述第五薄膜晶体管(T5)的栅极、所述第十薄膜晶体管(T10)的栅极连接,所述第五薄膜晶体管(T5)的漏级与所述第十薄膜晶体管(T10)的漏级连接。
7.根据权利要求1所述的GOA电路,其特征在于,所述GOA电路中的选择电路的数量,与所述多个驱动区域中驱动区域的数量相同。
8.根据权利要求1所述的GOA电路,其特征在于,所述选择电路为多个,所述GOA驱动电路为多个,同一个所述驱动区域内所述选择电路的数量与GOA驱动电路的数量相同。
9.一种阵列基板,其特征在于,所述阵列基板包括如权利要求1-8任一项所述的GOA电路。
10.一种显示面板,其特征在于,所述显示面板包括如权利要求9所述的阵列基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011269469.7A CN112309345B (zh) | 2020-11-13 | 2020-11-13 | Goa电路、阵列基板和显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011269469.7A CN112309345B (zh) | 2020-11-13 | 2020-11-13 | Goa电路、阵列基板和显示面板 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112309345A true CN112309345A (zh) | 2021-02-02 |
CN112309345B CN112309345B (zh) | 2022-09-09 |
Family
ID=74336103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011269469.7A Active CN112309345B (zh) | 2020-11-13 | 2020-11-13 | Goa电路、阵列基板和显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112309345B (zh) |
Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050206637A1 (en) * | 2004-03-17 | 2005-09-22 | Shinya Takahashi | Driving device of display device, display device, and driving method of display device |
US20070296676A1 (en) * | 2006-06-21 | 2007-12-27 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for driving the same |
US20080079676A1 (en) * | 2006-10-02 | 2008-04-03 | Sang-Jin Pak | Display apparatus and method for driving the same |
CN104091574A (zh) * | 2014-06-25 | 2014-10-08 | 京东方科技集团股份有限公司 | 移位寄存器、阵列基板、显示装置及其驱动方法 |
CN104658466A (zh) * | 2015-01-27 | 2015-05-27 | 京东方科技集团股份有限公司 | 一种goa电路及其驱动方法、显示面板及显示装置 |
CN105575349A (zh) * | 2015-12-23 | 2016-05-11 | 武汉华星光电技术有限公司 | Goa电路及液晶显示装置 |
CN105788553A (zh) * | 2016-05-18 | 2016-07-20 | 武汉华星光电技术有限公司 | 基于ltps半导体薄膜晶体管的goa电路 |
CN106504722A (zh) * | 2017-01-12 | 2017-03-15 | 京东方科技集团股份有限公司 | 一种goa分区驱动方法和装置、goa单元 |
CN108231029A (zh) * | 2018-01-29 | 2018-06-29 | 京东方科技集团股份有限公司 | 栅极驱动电路、显示装置及驱动方法 |
WO2018149130A1 (zh) * | 2017-02-17 | 2018-08-23 | 京东方科技集团股份有限公司 | 移位寄存器、栅线驱动方法、阵列基板和显示装置 |
US20180240393A1 (en) * | 2017-02-23 | 2018-08-23 | Boe Technology Group Co., Ltd. | Array substrate, method for partitioned driving thereof, display circuit and display device |
CN109637482A (zh) * | 2019-01-16 | 2019-04-16 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路 |
CN109697966A (zh) * | 2019-02-28 | 2019-04-30 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及其驱动方法 |
CN110582805A (zh) * | 2019-08-06 | 2019-12-17 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
CN111402776A (zh) * | 2020-03-31 | 2020-07-10 | 武汉华星光电半导体显示技术有限公司 | 显示驱动电路及显示装置 |
CN111488859A (zh) * | 2020-05-06 | 2020-08-04 | 武汉华星光电技术有限公司 | 指纹识别驱动电路 |
-
2020
- 2020-11-13 CN CN202011269469.7A patent/CN112309345B/zh active Active
Patent Citations (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050206637A1 (en) * | 2004-03-17 | 2005-09-22 | Shinya Takahashi | Driving device of display device, display device, and driving method of display device |
US20070296676A1 (en) * | 2006-06-21 | 2007-12-27 | Lg.Philips Lcd Co., Ltd. | Liquid crystal display device and method for driving the same |
US20080079676A1 (en) * | 2006-10-02 | 2008-04-03 | Sang-Jin Pak | Display apparatus and method for driving the same |
CN104091574A (zh) * | 2014-06-25 | 2014-10-08 | 京东方科技集团股份有限公司 | 移位寄存器、阵列基板、显示装置及其驱动方法 |
CN104658466A (zh) * | 2015-01-27 | 2015-05-27 | 京东方科技集团股份有限公司 | 一种goa电路及其驱动方法、显示面板及显示装置 |
CN105575349A (zh) * | 2015-12-23 | 2016-05-11 | 武汉华星光电技术有限公司 | Goa电路及液晶显示装置 |
CN105788553A (zh) * | 2016-05-18 | 2016-07-20 | 武汉华星光电技术有限公司 | 基于ltps半导体薄膜晶体管的goa电路 |
CN106504722A (zh) * | 2017-01-12 | 2017-03-15 | 京东方科技集团股份有限公司 | 一种goa分区驱动方法和装置、goa单元 |
WO2018149130A1 (zh) * | 2017-02-17 | 2018-08-23 | 京东方科技集团股份有限公司 | 移位寄存器、栅线驱动方法、阵列基板和显示装置 |
US20180240393A1 (en) * | 2017-02-23 | 2018-08-23 | Boe Technology Group Co., Ltd. | Array substrate, method for partitioned driving thereof, display circuit and display device |
CN108231029A (zh) * | 2018-01-29 | 2018-06-29 | 京东方科技集团股份有限公司 | 栅极驱动电路、显示装置及驱动方法 |
CN109637482A (zh) * | 2019-01-16 | 2019-04-16 | 深圳市华星光电半导体显示技术有限公司 | 像素驱动电路 |
CN109697966A (zh) * | 2019-02-28 | 2019-04-30 | 上海天马微电子有限公司 | 一种阵列基板、显示面板及其驱动方法 |
CN110582805A (zh) * | 2019-08-06 | 2019-12-17 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路和显示装置 |
CN111402776A (zh) * | 2020-03-31 | 2020-07-10 | 武汉华星光电半导体显示技术有限公司 | 显示驱动电路及显示装置 |
CN111488859A (zh) * | 2020-05-06 | 2020-08-04 | 武汉华星光电技术有限公司 | 指纹识别驱动电路 |
Also Published As
Publication number | Publication date |
---|---|
CN112309345B (zh) | 2022-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10488967B2 (en) | Shift register circuit and touch display apparatus thereof | |
KR101023726B1 (ko) | 쉬프트 레지스터 | |
US9406272B2 (en) | Gate driving circuit having forward and reverse scan directions and display apparatus implementing the gate driving circuit | |
KR101192777B1 (ko) | 쉬프트 레지스터 | |
KR100796298B1 (ko) | 액정표시장치 | |
JP4083581B2 (ja) | シフトレジスタ及びこれを利用した液晶表示装置 | |
EP3316236A1 (en) | Shift register unit, drive method therefor, gate drive circuit, and display device | |
JP4302535B2 (ja) | ゲート駆動回路及びこれを有する液晶表示装置 | |
US20030231735A1 (en) | Method of driving a shift register, a shift register, a liquid crystal display device having the shift register | |
US20090167668A1 (en) | Shift Register | |
US20050220263A1 (en) | Shift registrer and driving method thereof | |
US20060061535A1 (en) | Liquid crystal display device and method of driving the same | |
US10319324B2 (en) | Shift registers, driving methods, gate driving circuits and display apparatuses with reduced shift register output signal voltage switching time | |
KR20060078504A (ko) | 액정표시장치의 구동부 | |
KR20180057975A (ko) | 쉬프트 레지스터, 이를 포함한 영상 표시장치 및 그 구동방법 | |
US20050156860A1 (en) | Shift register | |
KR101027827B1 (ko) | 쉬프트 레지스터 및 그 구동 방법 | |
KR100330068B1 (ko) | Lcd 패널 및 이를 구비한 lcd 장치 | |
CN112309345B (zh) | Goa电路、阵列基板和显示面板 | |
KR20030075343A (ko) | 액정표시패널 구동회로 및 이의 구동 방법 | |
US20230114530A1 (en) | Array substrate and display panel | |
CN111028755B (zh) | 一种单级goa电路及显示装置 | |
KR101143803B1 (ko) | 쉬프트 레지스터 및 그 구동 방법 | |
US11004415B2 (en) | Shift register circuit and display panel using the same | |
KR101073263B1 (ko) | 쉬프트 레지스터 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |