CN112305511A - 一种雷达接收机数字基带信号录取分析系统和方法 - Google Patents

Abstract

本发明的一个实施例公开了一种雷达接收机数字基带信号录取分析系统和方法，包括：计算机设备和数据录取装置；其中，所述计算机设备响应于用户的输入而生成控制指令；所述数据录取装置根据所述控制指令采集外部被测接收机输出的光信号以及同步信号，并生成数据；所述计算机设备对所述数据进行分析。

Description

一种雷达接收机数字基带信号录取分析系统和方法

技术领域

本发明涉及通信领域。更具体地，涉及一种雷达接收机数字基带信号录取分析系统和方法。

背景技术

现代雷达系统的接收机通常采用光纤作为数字基带信号的实时传输方式。为了对于接收机性能进行有效评估，需要采用数字基带信号分析方法完成接收机性能指标的验证。而传统的台式仪器设备如示波器、频谱仪等，由于不具备光纤接口也不具备满足雷达接收机需求的数字基带信号处理分析能力，无法在接收机性能测试中进行应用，导致测试验证手段存在缺失。

发明内容

本发明的目的在于提供一种雷达接收机数字基带信号录取分析系统和方法，以解决现有技术存在的问题中的至少一个。

为达到上述目的，本发明采用下述技术方案：

第一方面，本发明提供一种雷达接收机数字基带信号录取分析系统，包括：

计算机设备和数据录取装置；

其中，所述计算机设备响应于用户的输入而生成控制指令；

所述数据录取装置根据所述控制指令采集外部被测接收机输出的光信号以及同步信号，并生成数据；

所述计算机设备对所述数据进行分析。

在一个具体实施方式中，所述数据录取装置包括：

FPGA核心控制器、同步触发连接器、光电收发器模块、第一四通道指示灯、第二四通道指示灯、隔离器和存储器；

其中，

所述光电收发器模块包括：

第一光电收发器、第二光电收发器、第三光电收发器和第四光电收发器；

所述光电收发器模块用于接收外部被测接收机输出的光信号并将所述光信号转换为串行电信号，或将FPGA核心控制器输出的串行电信号转换为光信号；

所述同步触发连接器用于接收外部接收机发出的同步信号；

所述FPGA核心控制器用于接收所述同步信号和所述串行电信号，并对所述同步信号和所述串行电信号进行处理，将处理后得到的数据发送给计算机设备；

所述第一四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于发送状态；

所述第二四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于接收链路成功连接状态；

所述隔离器用于对所述同步触发连接器输出的同步信号进行光耦隔离，并将所述进行隔离后的同步信号输出至FPGA核心控制器；

所述存储器在所述FPGA核心控制器的控制下进行数据的读写，完成并行接收数据缓存。

在一个具体实施方式中，所述计算机设备包括指标分析模块；

所述指标分析模块被配置为：

对接收机打包的信号进行拆分，获取用户所选的一路数字基带信号的数据；

按照用户所设置的一路数字基带信号所需的FFT点数N对于所述数据进行加窗和FFT运算，以获得功率谱线，其中，N为用户设置的一路数字基带信号所需的FFT点数，记|Y(k)|²为运算后的第k点谱线功率，P为所加窗函数的阶数，L为所加窗函数带来的功率损失百分比，S为杂散数和H为谐波总数；

在0至

数字基带信号范围内对于所述谱线功率|Y(k)|²求最大值，得到最大值对应的位置为基波信号的位置I₁，基波信号取值范围B₁为I₁-P至I₁+P；二次谐波取值范围B₂为2×I₁-P至2×I₁+P，同理可得到三次至六次谐波的取值范围B₃～B₆；在P至

且不包含B₁～B₆的数字基带信号范围内，对于|Y(k)|²求最大值，得到最大值对应的位置为最大杂散信号的位置I_s，最大杂散信号B₇的取值范围为I_s-P至I_s+P；

当最大杂散的谱线功率小于二次至六次谐波谱线功率最小值时，所述杂散数S等于0和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(1)，对噪底指标P_{Noise_floor}进行分析计算；

当最大杂散的谱线功率大于或者等于二次至六次谐波谱线功率最小值时，所述杂散数S等于1和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(2)，对噪底指标P_{Noise_floor}进行分析计算；

公式(1)和(2)中，N为用户设置的一路数字基带信号所需的FFT点数，|Y(k)|²为运算后的第k点谱线的功率，P为所加窗函数的阶数，S为杂散数和H为谐波总数；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、噪底指标P_{Noise_floor}、在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置I₁和所加窗函数的阶数P代入公式(3)，得到实测信号功率P_Main；

式中，L为所加窗函数带来的功率损失百分比、P_{Noise_floor}为噪底指标，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率，I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、所加窗函数的阶数P和在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置I_s代入到公式(4)得到最差杂散WoSpur，即杂散信号功率P_Spur；

式中，L为所加窗函数带来的功率损失百分比、P为所加窗函数的阶数、|Y(k)|²为运算后的第k点谱线的功率，I_s为在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置；

将所述用户设置的一路数字基带信号所需的FFT点数N和噪底指标P_{Noise_floor}代入公式(5)，得到噪声总功率P_Noise，将所述实测信号功率P_Main和噪声总功率P_Noise代入公式(6)，得到信噪比SNR；

式中，N为用户设置的一路数字基带信号所需的FFT点数，P_{Noise_floor}为噪底指标；

式中，P_Main为实测信号功率，P_Noise为噪声总功率；

将所述所加窗函数带来的功率损失百分比L、在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置I₁、运算后的第k点谱线的功率|Y(k)|²和所加窗函数的阶数P代入公式(7)，得到所述二次至六次谐波总功率P_SumHar；将所述实测信号功率P_Main，噪声总功率P_Noise和二次至六次谐波总功率P_SumHar代入公式(8)，得到信纳比SINAD；

式中，L为所加窗函数带来的功率损失百分比、I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率；

式中，P_Main为实测信号功率，P_Noise为噪声总功率，P_SumHar为二次至六次谐波总功率；

将所述信纳比SINAD代入公式(9)得到有效位ENOB，

式中，SINAD为信纳比；

将所述二次至六次谐波总功率P_SumHar代入公式(10)得到二次至六次谐波总功率的平均值

将所述实测信号功率P_Main、二次至六次谐波总功率的平均值

和杂散信号功率P_Spur代入公式(11)，得到无杂散动态范围SFDR；

式中，P_SumHar为二次至六次谐波总功率；

式中，P_Main为实测信号功率、

为二次至六次谐波总功率的平均值，P_Spur为杂散信号功率；

将所述二次至六次谐波总功率P_SumHar和实测信号功率P_Main代入公式(12)，得到总谐波失真THD；

式中，P_SumHar为二次至六次谐波总功率，P_Main为实测信号功率。

在一个具体实施方式中，所述FPGA核心控制器包括：高速数据收发模块、DDR控制模块、收发控制模块、总线接口模块、发送缓存模块、触发管理模块和指示灯管理模块；

所述高速数据收发模块的接收部分用于接收所述第一至第四光电收发器输出的串行电信号，完成串-并转换及解码，再将并行接收数据发送至所述DDR控制模块进行缓存；所述高速数据收发模块的发送部分用于将所述发送缓存模块缓存的并行发送数据进行编码和并-串转换，再将串行发送数据通过第一至第四光电收发器发送出去；

所述DDR控制模块用于对所述存储器读写控制，完成并行接收数据缓存，将所述并行接收数据发送给所述收发控制模块；

所述收发控制模块用于完成所述总线接口模块和DDR控制模块之间的数据缓冲，接收计算机设备通过所述总线接口模块下发的数据，通过所述DDR控制模块，从所述存储器中读取数据，并将数据通过所述总线接口模块发送到计算机设备；

发送缓存模块在所述所述收发控制模块的控制下按照外部同步信号的节拍发送数据，用于缓存等待发送的并行数据；

触发管理模块用于接收所述隔离后的同步信号，并将所述同步触发信号发送给所述收发控制模块；

指示灯管理模块在所述收发控制模块的指示下对所述第一四通道指示灯和第二四通道指示灯的工作状态进行控制。

在一个具体实施方式中，所述第k点谱线功率|Y(k)|²，k＝0,…,N-1。

在一个具体实施方式中，所述计算机设备还包括：

人机交互模块、总线驱动模块、逻辑控制及数据存储模块和显示器；

所述计算机设备的人机交互模块响应于用户的输入而生成控制指令；

所述总线驱动模块用于接收所述总线接口模块发送的数据，并将数据发送到所述逻辑控制及数据存储模块；

所述逻辑控制及数据存储模块用于对接收到的数据进行存储；

所述显示器用于将所述计算机设备分析后的数据以图象的方式显示出来。

在一个具体实施方式中，所述总线接口模块为：PCIe总线接口模块、PCI总线接口模块、USB总线接口模块或网络总线接口模块。

第二方面，本发明提供一种进行数字基带信号录取分析的方法，包括：

所述计算机设备响应于用户的输入而生成控制指令；

所述数据录取装置根据所述控制指令采集外部被测接收机输出的光信号以及同步信号，并生成数据；

所述计算机设备对所述数据进行分析。

在一个具体实施方式中，所述数据录取装置包括：FPGA核心控制器、同步触发连接器、光电收发器模块、第一四通道指示灯、第二四通道指示灯、隔离器和存储器；

其中，

所述光电收发器模块包括：

第一光电收发器、第二光电收发器、第三光电收发器和第四光电收发器；

所述方法还包括：

所述光电收发器模块用于接收外部被测接收机输出的光信号并将所述光信号转换为串行电信号，或将FPGA核心控制器输出的串行电信号转换为光信号；

所述同步触发连接器用于接收外部接收机发出的同步信号；

所述FPGA核心控制器用于接收所述同步信号和所述串行电信号，并对所述同步信号和所述串行电信号进行处理，将处理后得到的数据发送给计算机设备；

所述第一四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于发送状态；

所述第二四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于接收链路成功连接状态；

所述隔离器用于对所述同步触发连接器输出的同步信号进行光耦隔离，并将所述进行隔离后的同步信号输出至FPGA核心控制器；

所述存储器在所述FPGA核心控制器的控制下进行数据的读写，完成并行接收数据缓存。

在一个具体实施方式中，所述计算机设备包括指标分析模块；

所述方法还包括：

所述指标分析模块被配置为：

对接收机打包的信号进行拆分，获取用户所选的一路数字基带信号的数据；

按照用户所设置的一路数字基带信号所需的FFT点数N对于所述数据进行加窗和FFT运算，以获得功率谱线，其中，N为用户设置的一路数字基带信号所需的FFT点数，记|Y(k)|²为运算后的第k点谱线功率，P为所加窗函数的阶数，L为所加窗函数带来的功率损失百分比，S为杂散数和H为谐波总数；

在0至

数字基带信号范围内对于所述谱线功率|Y(k)|²求最大值，得到最大值对应的位置为基波信号的位置I₁，基波信号取值范围B₁为I₁-P至I₁+P；二次谐波取值范围B₂为2×I₁-P至2×I₁+P，同理可得到三次至六次谐波的取值范围B₃～B₆；在P至

且不包含B₁～B₆的数字基带信号范围内，对于|Y(k)|²求最大值，得到最大值对应的位置为最大杂散信号的位置I_s，最大杂散信号B₇的取值范围为I_s-P至I_s+P；

当最大杂散的谱线功率小于二次至六次谐波谱线功率最小值时，所述杂散数S等于0和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(1)，对噪底指标P_{Noise_floor}进行分析计算；

当最大杂散的谱线功率大于或者等于二次至六次谐波谱线功率最小值时，所述杂散数S等于1和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(2)，对噪底指标P_{Noise_floor}进行分析计算；

公式(1)和(2)中，N为用户设置的一路数字基带信号所需的FFT点数，|Y(k)|²为运算后的第k点谱线的功率，P为所加窗函数的阶数，S为杂散数和H为谐波总数；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、噪底指标P_{Noise_floor}、在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置I₁和所加窗函数的阶数P代入公式(3)，得到实测信号功率P_Main；

式中，L为所加窗函数带来的功率损失百分比、P_{Noise_floor}为噪底指标，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率，I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、所加窗函数的阶数P和在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置I_s代入到公式(4)得到最差杂散WoSpur，即杂散信号功率P_Spur；

式中，L为所加窗函数带来的功率损失百分比、P为所加窗函数的阶数、|Y(k)|²为运算后的第k点谱线的功率，I_s为在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置；

将所述用户设置的一路数字基带信号所需的FFT点数N和噪底指标P_{Noise_floor}代入公式(5)，得到噪声总功率P_Noise，将所述实测信号功率P_Main和噪声总功率P_Noise代入公式(6)，得到信噪比SNR；

式中，N为用户设置的一路数字基带信号所需的FFT点数，P_{Noise_floor}为噪底指标；

式中，P_Main为实测信号功率，P_Noise为噪声总功率；

将所述所加窗函数带来的功率损失百分比L、在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置I₁、运算后的第k点谱线的功率|Y(k)|²和所加窗函数的阶数P代入公式(7)，得到所述二次至六次谐波总功率P_SumHar；将所述实测信号功率P_Main，噪声总功率P_Noise和二次至六次谐波总功率P_SumHar代入公式(8)，得到信纳比SINAD；

式中，L为所加窗函数带来的功率损失百分比、I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率；

式中，P_Main为实测信号功率，P_Noise为噪声总功率，P_SumHar为二次至六次谐波总功率；

将所述信纳比SINAD代入公式(9)得到有效位ENOB，

式中，SINAD为信纳比；

将所述二次至六次谐波总功率P_SumHar代入公式(10)得到二次至六次谐波总功率的平均值

将所述实测信号功率P_Main、二次至六次谐波总功率的平均值

和杂散信号功率P_Spur代入公式(11)，得到无杂散动态范围SFDR；

式中，P_SumHar为二次至六次谐波总功率；

式中，P_Main为实测信号功率、

为二次至六次谐波总功率的平均值，P_Spur为杂散信号功率；

将所述二次至六次谐波总功率P_SumHar和实测信号功率P_Main代入公式(12)，得到总谐波失真THD；

式中，P_SumHar为二次至六次谐波总功率，P_Main为实测信号功率。

本发明的有益效果如下：

本发明提供了一种雷达接收机数字基带信号录取分析系统和方法，可在测试过程中完成雷达接收机数字基带信号的接收、录取和处理分析，为雷达接收机指标的评估提供有效依据。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出根据本发明一个实施例的雷达接收机数字基带信号录取分析系统的示意图。

图2示出根据本发明一个实施例的数字基带信号录取分析系统主界面截图。

图3示出根据本发明一个实施例的数字基带信号录取分析系统实时分析界面截图。

图4示出根据本发明一个实施例的数字基带信号录取分析系统数据回放界面截图。

图5示出利用本申请的一个实施例的数字基带信号录取分析系统进行数字基带信号录取分析的方法流程图。

具体实施方式

为使本发明的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

第一实施例

本发明公开了一种雷达接收机数字基带信号录取分析系统，该系统的示意图如图1所示，该系统包括：计算机设备和数据录取装置；

所述计算机设备响应于用户的输入而生成控制指令；

所述数据录取装置根据所述控制指令采集外部被测接收机输出的光信号以及同步信号，并生成数据；

所述计算机设备对所述数据进行分析。

在一个具体实施例中，所述数据录取装置包括：

FPGA核心控制器、同步触发连接器、光电收发器模块、第一四通道指示灯、第二四通道指示灯、隔离器和存储器；

其中，

所述光电收发器模块包括：

第一光电收发器、第二光电收发器、第三光电收发器和第四光电收发器；

所述光电收发器模块用于接收外部被测接收机输出的光信号并将所述光信号转换为串行电信号，或将FPGA核心控制器输出的串行电信号转换为光信号；

所述同步触发连接器用于接收外部接收机发出的同步信号；

所述FPGA核心控制器用于接收所述同步信号和所述串行电信号，并对所述同步信号和所述串行电信号进行处理，将处理后得到的数据发送给计算机设备；

所述第一四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于发送状态；

所述第二四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于接收链路成功连接状态；

所述隔离器用于对所述同步触发连接器输出的同步信号进行光耦隔离，对被测设备进行有效的防护，防止外部接收机电源和本发明所述系统电源之间的相互干扰，并将所述进行隔离后的同步信号输出至FPGA核心控制器；

所述存储器在所述FPGA核心控制器的控制下进行数据的读写，完成并行接收数据缓存。

其中，在一个具体实施例中，所述FPGA核心控制器包括：

高速数据收发模块、DDR控制模块、收发控制模块、总线接口模块、发送缓存模块、触发管理模块和指示灯管理模块；

所述高速数据收发模块的接收部分用于接收所述第一至第四光电收发器输出的串行电信号，完成串-并转换及解码，再将并行接收数据发送至所述DDR控制模块进行缓存；所述高速数据收发模块的发送部分用于将所述发送缓存模块缓存的并行发送数据进行编码和并-串转换，再将串行发送数据通过第一至第四光电收发器发送出去；

所述DDR控制模块用于对所述存储器读写控制，完成并行接收数据缓存，将所述并行接收数据发送给所述收发控制模块；

所述收发控制模块用于完成所述总线接口模块和DDR控制模块之间的数据缓冲，接收计算机设备通过所述总线接口模块下发的数据，通过所述DDR控制模块，从所述存储器中读取数据，并将数据通过所述总线接口模块发送到计算机设备；

发送缓存模块在所述所述收发控制模块的控制下按照外部同步信号的节拍发送数据，用于缓存等待发送的并行数据；

触发管理模块用于接收所述隔离后的同步信号，并将所述同步触发信号发送给所述收发控制模块；

指示灯管理模块在所述收发控制模块的指示下对所述第一四通道指示灯和第二四通道指示灯的工作状态进行控制；

总线接口模块用于实现FPGA核心控制器和计算机设备之间的复杂通信。

在一个具体实施例中，总线接口模块主要为：PCIe总线接口模块、PCI总线接口模块、USB总线接口模块或网络总线接口模块。

在一个具体实施例中，计算机设备包括：总线驱动模块、逻辑控制及数据存储模块、指标分析模块、人机交互模块和显示器。

在一个具体实施例中，同步触发连接器输出端与隔离器输入端相连，隔离器输出端与FPGA核心控制器中的触发管理模块输入端相连，FPGA核心控制器中的指示灯管理模块分别于第一四通道指示灯、第二四通道指示灯输入端相连，FPGA核心控制器中的高速数据收发模块与第一至第四光电收发器双向连接，FPGA核心控制器中DDR控制模块与存储器双向连接，FPGA核心控制器中的总线接口模块与计算机设备双向连接。

在一个具体实施例中，FPGA核心控制器中，触发管理模块的同步触发信号输出端与收发控制模块的同步触发信号输入端连接。收发控制模块的状态指示输出端与指示灯管理模块的状态指示输入端连接。收发控制模块的并行发送数据输出端与发送缓存模块的并行发送数据输入端连接，发送缓存模块的并行发送数据输出端与高速数据收发模块的并行发送数据输入端连接。高速数据收发模块的并行接收数据输出端与DDR控制模块的并行接收数据输入端连接，DDR控制模块的并行接收数据输出端与收发控制模块的并行接收数据输入端连接，收发控制模块的接收缓存控制信号与DDR控制模块的接收缓存控制信号双向连接。收发控制模块的控制数据接口与总线接口模块的控制数据接口双向连接，总线接口模块的总线数据接口与计算机设备中的总线驱动模块双向连接。

在一个具体实施例中，所述计算机设备的人机交互模块响应于用户的输入而生成控制指令；所述总线驱动模块用于接收所述总线接口模块发送的数据，并将数据发送到所述逻辑控制及数据存储模块；所述逻辑控制及数据存储模块用于对接收到的数据进行存储；指标分析模块用于对采集的数据进行指标分析；所述显示器用于将所述计算机设备分析后的数据以图象的方式显示出来。

在一个具体实施例中，所述指标分析模块被配置为：

对接收机打包的信号进行拆分，获取用户所选的一路数字基带信号的数据；

按照用户所设置的一路数字基带信号所需的FFT点数N对于所述数据进行加窗和FFT运算，以获得功率谱线，其中，N为用户设置的一路数字基带信号所需的FFT点数，记|Y(k)|²为运算后的第k(k＝0,…,N-1)点谱线功率，P为所加窗函数的阶数，L为所加窗函数带来的功率损失百分比，S为杂散数和H为谐波总数；

在0至

数字基带信号范围内对于所述谱线功率|Y(k)|²求最大值，得到最大值对应的位置为基波信号的位置I₁，基波信号取值范围B₁为I₁-P至I₁+P；二次谐波取值范围B₂为2×I₁-P至2×I₁+P，同理可得到三次至六次谐波的取值范围B₃～B₆；在P至

且不包含B₁～B₆的数字基带信号范围内，对于|Y(k)|²求最大值，得到最大值对应的位置为最大杂散信号的位置I_s，最大杂散信号B₇的取值范围为I_s-P至I_s+P；

当最大杂散的谱线功率小于二次至六次谐波谱线功率最小值时，所述杂散数S等于0和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(1)，对噪底指标P_{Noise_floor}进行分析计算；

当最大杂散的谱线功率大于或者等于二次至六次谐波谱线功率最小值时，所述杂散数S等于1和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(2)，对噪底指标P_{Noise_floor}进行分析计算；

公式(1)和(2)中，N为用户设置的一路数字基带信号所需的FFT点数，|Y(k)|²为运算后的第k点谱线的功率，P为所加窗函数的阶数，S为杂散数和H为谐波总数；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、噪底指标P_{Noise_floor}、在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置I₁和所加窗函数的阶数P代入公式(3)，得到实测信号功率P_Main；

式中，L为所加窗函数带来的功率损失百分比、P_{Noise_floor}为噪底指标，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率，I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、所加窗函数的阶数P和在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置I_s代入到公式(4)得到最差杂散WoSpur，即杂散信号功率P_Spur；

式中，L为所加窗函数带来的功率损失百分比、P为所加窗函数的阶数、|Y(k)|²为运算后的第k点谱线的功率，I_s为在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置；

将所述用户设置的一路数字基带信号所需的FFT点数N和噪底指标P_{Noise_floor}代入公式(5)，得到噪声总功率P_Noise，将所述实测信号功率P_Main和噪声总功率P_Noise代入公式(6)，得到信噪比SNR；

式中，N为用户设置的一路数字基带信号所需的FFT点数，P_{Noise_floor}为噪底指标；

式中，P_Main为实测信号功率，P_Noise为噪声总功率；

将所述所加窗函数带来的功率损失百分比L、在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置I₁、运算后的第k点谱线的功率|Y(k)|²和所加窗函数的阶数P代入公式(7)，得到所述二次至六次谐波总功率P_SumHar；将所述实测信号功率P_Main，噪声总功率P_Noise和二次至六次谐波总功率P_SumHar代入公式(8)，得到信纳比SINAD；

式中，L为所加窗函数带来的功率损失百分比、I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率；

式中，P_Main为实测信号功率，P_Noise为噪声总功率，P_SumHar为二次至六次谐波总功率；

将所述信纳比SINAD代入公式(9)得到有效位ENOB，

式中，SINAD为信纳比；

将所述二次至六次谐波总功率P_SumHar代入公式(10)得到二次至六次谐波总功率的平均值

将所述实测信号功率P_Main、二次至六次谐波总功率的平均值

和杂散信号功率P_Spur代入公式(11)，得到无杂散动态范围SFDR；

式中，P_SumHar为二次至六次谐波总功率；

式中，P_Main为实测信号功率、

为二次至六次谐波总功率的平均值，P_Spur为杂散信号功率；

将所述二次至六次谐波总功率P_SumHar和实测信号功率P_Main代入公式(12)，得到总谐波失真THD；

式中，P_SumHar为二次至六次谐波总功率，P_Main为实测信号功率。

在一个具体实施例中，计算机设备中，总线驱动模块、逻辑控制及数据存储模块、指标分析模块和人机交互模块依次双向连接，人机交互模块与显示器双向连接。

本发明公开了一种雷达接收机数字基带信号录取分析系统，解决了传统的台式仪器设备不具备光纤接口、且不具备基带数据处理能力，无法通过数字基带分析方法完成接收机性能指标测试的问题。

第二实施例

如图5所示，本发明公开了一种进行数字基带信号录取分析的方法，包括：

所述计算机设备响应于用户的输入而生成控制指令；所述数据录取装置根据所述控制指令采集外部被测接收机输出的光信号以及同步信号，并生成数据；所述计算机设备对所述数据进行分析。

在一个具体实施例中，

所述数据录取装置包括：FPGA核心控制器、同步触发连接器、光电收发器模块、第一四通道指示灯、第二四通道指示灯、隔离器和存储器；

其中，

所述光电收发器模块包括：

第一光电收发器、第二光电收发器、第三光电收发器和第四光电收发器；

所述方法还包括：

所述光电收发器模块用于接收外部被测接收机输出的光信号并将所述光信号转换为串行电信号，或将FPGA核心控制器输出的串行电信号转换为光信号；

所述同步触发连接器用于接收外部接收机发出的同步信号；

所述FPGA核心控制器用于接收所述同步信号和所述串行电信号，并对所述同步信号和所述串行电信号进行处理，将处理后得到的数据发送给计算机设备；

所述第一四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于发送状态；

所述第二四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于接收链路成功连接状态；

所述隔离器用于对所述同步触发连接器输出的同步信号进行光耦隔离，并将所述进行隔离后的同步信号输出至FPGA核心控制器；

所述存储器在所述FPGA核心控制器的控制下进行数据的读写，完成并行接收数据缓存。

在一个具体实施例中，进行雷达接收机数字基带信号录取分析方法的流程如下：

被测接收机与本发明所述系统通过完成光纤、同步触发信号连接并正常通电工作后，链路连接成功的光电收发器所对应的第二四通道指示灯点亮，打开图2所示的数字基带信号录取分析系统主界面软件，选择发送或接收光纤通道、设置同步和定时方式后，可完本发明所述系统的功能控制。本发明所述系统包含两种指标分析功能，分别为实时分析和数据回放，分别如图3和图4所示。实时分析功能为将接收到的数据写入计算机内存后直接进行数据指标分析；而数据回放则需要在图4中选择需要回访的文件名称和路径，再将文件读入计算机内存后进行数据指标分析。

所述计算机设备响应于用户的输入而生成控制指令，在一个具体实施例中，实时分析功能的实现，用户需要完成如图2所示的界面截屏中采样频率、有效位数、满量程幅度、码制、FFT点数、光纤通道(对应第一至第四光电收发器接收通道)、信号类型、信号数(接收机通常会将几个接收通道的数据打包在一个光纤通道上，本选项用于指示每个光电收发器所接收到的基带数据具体打包了几个接收通道的数字基带信号)、第几路信号(用于信号数中的一个通道完成信号的时域、频域波形现实，并进行指标分析)、窗选择的设置，然后单击“显示”按钮，即可开始对接收到的数据进行分析；如需要停止数据分析，则单击“停止”按钮；如需要退出实施分析功能，则单击“退出”按钮。

在一个具体实施例中，在进行指标分析前，所述计算机设备包括指标分析模块；

所述方法还包括：所述指标分析模块被配置为：

按照光纤通道、信号数和第几路信号对接收机打包的信号进行拆分，获取用户所选的一路数字基带信号的数据；

按照用户所设置的一路数字基带信号所需的FFT点数N对于所述数据进行加窗和FFT运算，以获得功率谱线，其中，N为用户设置的一路数字基带信号所需的FFT点数，记|Y(k)|²为运算后的第k(k＝0,…,N-1)点谱线功率，P为所加窗函数的阶数，L为所加窗函数带来的功率损失百分比，S为杂散数和H为谐波总数；

在一个具体实施例中，噪底：在0至

数字基带信号范围内对于|Y(k)|²求最大值，最大值对应的位置为基波信号的位置I₁，则基波信号取值范围波B₁为I₁-P至I₁+P；二次谐波取值范围B₂为2×I₁-P至2×I₁+P，同理可得到三次至六次谐波的取值范围B₃～B₆；在P至

且不包含B₁～B₆的数字基带信号范围内，对于|Y(k)|²求最大值，最大值对应的位置为最大杂散信号的位置I_s，则最大杂散信号B₇的取值范围为I_s-P至I_s+P，可以按照后续的计算公式完成噪底指标P_{Noise_floor}的分析计算。

其中，在一个具体实施例中，当最大杂散的谱线功率小于二次至六次谐波谱线功率最小值时，所述杂散数S等于0和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(1)，对噪底指标P_{Noise_floor}进行分析计算；

反之，当最大杂散的谱线功率大于或者等于二次至六次谐波谱线功率最小值时，所述杂散数S等于1和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(2)，对噪底指标P_{Noise_floor}进行分析计算；

公式(1)和(2)中，N为用户设置的一路数字基带信号所需的FFT点数，|Y(k)|²为运算后的第k点谱线的功率，P为所加窗函数的阶数，S为杂散数和H为谐波总数；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、噪底指标P_{Noise_floor}、在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置I₁和所加窗函数的阶数P代入公式(3)，得到实测信号功率P_Main；

式中，L为所加窗函数带来的功率损失百分比、P_{Noise_floor}为噪底指标，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率，I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、所加窗函数的阶数P和在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置I_s代入到公式(4)得到最差杂散WoSpur，即杂散信号功率P_Spur；

式中，L为所加窗函数带来的功率损失百分比、P为所加窗函数的阶数、|Y(k)|²为运算后的第k点谱线的功率，I_s为在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置；

将所述用户设置的一路数字基带信号所需的FFT点数N和噪底指标P_{Noise_floor}代入公式(5)，得到噪声总功率P_Noise，将所述实测信号功率P_Main和噪声总功率P_Noise代入公式(6)，得到信噪比SNR；

式中，N为用户设置的一路数字基带信号所需的FFT点数，P_{Noise_floor}为噪底指标；

式中，P_Main为实测信号功率，P_Noise为噪声总功率；

将所述所加窗函数带来的功率损失百分比L、在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置I₁、运算后的第k点谱线的功率|Y(k)|²和所加窗函数的阶数P代入公式(7)，得到所述二次至六次谐波总功率P_SumHar；将所述实测信号功率P_Main，噪声总功率P_Noise和二次至六次谐波总功率P_SumHar代入公式(8)，得到信纳比SINAD；

式中，L为所加窗函数带来的功率损失百分比、I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率；

式中，P_Main为实测信号功率，P_Noise为噪声总功率，P_SumHar为二次至六次谐波总功率；

将所述信纳比SINAD代入公式(9)得到有效位ENOB，

式中，SINAD为信纳比；

将所述二次至六次谐波总功率P_SumHar代入公式(10)得到二次至六次谐波总功率的平均值

将所述实测信号功率P_Main、二次至六次谐波总功率的平均值

和杂散信号功率P_Spur代入公式(11)，得到无杂散动态范围SFDR；

式中，P_SumHar为二次至六次谐波总功率；

式中，P_Main为实测信号功率、

为二次至六次谐波总功率的平均值，P_Spur为杂散信号功率；

将所述二次至六次谐波总功率P_SumHar和实测信号功率P_Main代入公式(12)，得到总谐波失真THD；

式中，P_SumHar为二次至六次谐波总功率，P_Main为实测信号功率。

本发明公开了一种雷达接收机数字基带信号录取分析方法，解决了传统的台式仪器设备不具备光纤接口、且不具备基带数据处理能力，无法通过数字基带分析方法完成接收机性能指标测试的问题。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (10)

1.一种雷达接收机数字基带信号录取分析系统，其特征在于，包括：

计算机设备和数据录取装置；

其中，所述计算机设备响应于用户的输入而生成控制指令；

所述数据录取装置根据所述控制指令采集外部被测接收机输出的光信号以及同步信号，并生成数据；

所述计算机设备对所述数据进行分析。

2.根据权利要求1所述的系统，其特征在于，

所述数据录取装置包括：

FPGA核心控制器、同步触发连接器、光电收发器模块、第一四通道指示灯、第二四通道指示灯、隔离器和存储器；

其中，

所述光电收发器模块包括：

第一光电收发器、第二光电收发器、第三光电收发器和第四光电收发器；

所述光电收发器模块用于接收外部被测接收机输出的光信号并将所述光信号转换为串行电信号，或将FPGA核心控制器输出的串行电信号转换为光信号；

所述同步触发连接器用于接收外部接收机发出的同步信号；

所述FPGA核心控制器用于接收所述同步信号和所述串行电信号，并对所述同步信号和所述串行电信号进行处理，将处理后得到的数据发送给计算机设备；

所述第一四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于发送状态；

所述第二四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于接收链路成功连接状态；

所述隔离器用于对所述同步触发连接器输出的同步信号进行光耦隔离，并将所述进行隔离后的同步信号输出至FPGA核心控制器；

所述存储器在所述FPGA核心控制器的控制下进行数据的读写，完成并行接收数据缓存。

3.根据权利要求1所述的系统，其特征在于，

所述计算机设备包括指标分析模块；

所述指标分析模块被配置为：

对接收机打包的信号进行拆分，获取用户所选的一路数字基带信号的数据；

按照用户所设置的一路数字基带信号所需的FFT点数N对于所述数据进行加窗和FFT运算，以获得功率谱线，其中，N为用户设置的一路数字基带信号所需的FFT点数，记|Y(k)|²为运算后的第k点谱线功率，P为所加窗函数的阶数，L为所加窗函数带来的功率损失百分比，S为杂散数和H为谐波总数；

在0至

数字基带信号范围内对于所述谱线功率|Y(k)|²求最大值，得到最大值对应的位置为基波信号的位置I₁，基波信号取值范围B₁为I₁-P至I₁+P；二次谐波取值范围B₂为2×I₁-P至2×I₁+P，同理可得到三次至六次谐波的取值范围B₃～B₆；在P至

且不包含B₁～B₆的数字基带信号范围内，对于|Y(k)|²求最大值，得到最大值对应的位置为最大杂散信号的位置I_s，最大杂散信号B₇的取值范围为I_s-P至I_s+P；

当最大杂散的谱线功率小于二次至六次谐波谱线功率最小值时，所述杂散数S等于0和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(1)，对噪底指标P_{Noise_floor}进行分析计算；

当最大杂散的谱线功率大于或者等于二次至六次谐波谱线功率最小值时，所述杂散数S等于1和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(2)，对噪底指标P_{Noise_floor}进行分析计算；

公式(1)和(2)中，N为用户设置的一路数字基带信号所需的FFT点数，|Y(k)|²为运算后的第k点谱线的功率，P为所加窗函数的阶数，S为杂散数和H为谐波总数；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、噪底指标P_{Noise_floor}、在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置I₁和所加窗函数的阶数P代入公式(3)，得到实测信号功率P_Main；

式中，L为所加窗函数带来的功率损失百分比、P_{Noise_floor}为噪底指标，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率，I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、所加窗函数的阶数P和在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置I_s代入到公式(4)得到最差杂散WoSpur，即杂散信号功率P_Spur；

式中，L为所加窗函数带来的功率损失百分比、P为所加窗函数的阶数、|Y(k)|²为运算后的第k点谱线的功率，I_s为在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置；

将所述用户设置的一路数字基带信号所需的FFT点数N和噪底指标P_{Noise_floor}代入公式(5)，得到噪声总功率P_Noise，将所述实测信号功率P_Main和噪声总功率P_Noise代入公式(6)，得到信噪比SNR；

式中，N为用户设置的一路数字基带信号所需的FFT点数，P_{Noise_floor}为噪底指标；

式中，P_Main为实测信号功率，P_Noise为噪声总功率；

将所述所加窗函数带来的功率损失百分比L、在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置I₁、运算后的第k点谱线的功率|Y(k)|²和所加窗函数的阶数P代入公式(7)，得到所述二次至六次谐波总功率P_SumHar；将所述实测信号功率P_Main，噪声总功率P_Noise和二次至六次谐波总功率P_SumHar代入公式(8)，得到信纳比SINAD；

式中，L为所加窗函数带来的功率损失百分比、I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率；

式中，P_Main为实测信号功率，P_Noise为噪声总功率，P_SumHar为二次至六次谐波总功率；

将所述信纳比SINAD代入公式(9)得到有效位ENOB，

式中，SINAD为信纳比；

将所述二次至六次谐波总功率P_SumHar代入公式(10)得到二次至六次谐波总功率的平均值

将所述实测信号功率P_Main、二次至六次谐波总功率的平均值

和杂散信号功率P_Spur代入公式(11)，得到无杂散动态范围SFDR；

式中，P_SumHar为二次至六次谐波总功率；

式中，P_Main为实测信号功率、

为二次至六次谐波总功率的平均值，P_Spur为杂散信号功率；

将所述二次至六次谐波总功率P_SumHar和实测信号功率P_Main代入公式(12)，得到总谐波失真THD；

式中，P_SumHar为二次至六次谐波总功率，P_Main为实测信号功率。

4.根据权利要求2所述的系统，其特征在于，所述FPGA核心控制器包括：

高速数据收发模块、DDR控制模块、收发控制模块、总线接口模块、发送缓存模块、触发管理模块和指示灯管理模块；

所述高速数据收发模块的接收部分用于接收所述第一至第四光电收发器输出的串行电信号，完成串-并转换及解码，再将并行接收数据发送至所述DDR控制模块进行缓存；所述高速数据收发模块的发送部分用于将所述发送缓存模块缓存的并行发送数据进行编码和并-串转换，再将串行发送数据通过第一至第四光电收发器发送出去；

所述DDR控制模块用于对所述存储器读写控制，完成并行接收数据缓存，将所述并行接收数据发送给所述收发控制模块；

所述收发控制模块用于完成所述总线接口模块和DDR控制模块之间的数据缓冲，接收计算机设备通过所述总线接口模块下发的数据，通过所述DDR控制模块，从所述存储器中读取数据，并将数据通过所述总线接口模块发送到计算机设备；

发送缓存模块在所述所述收发控制模块的控制下按照外部同步信号的节拍发送数据，用于缓存等待发送的并行数据；

触发管理模块用于接收所述隔离后的同步信号，并将所述同步触发信号发送给所述收发控制模块；

指示灯管理模块在所述收发控制模块的指示下对所述第一四通道指示灯和第二四通道指示灯的工作状态进行控制。

5.根据权利要求3所述的系统，其特征在于，

所述第k点谱线功率|Y(k)|²，k＝0,…,N-1。

6.根据权利要求3所述的系统，其特征在于，

所述计算机设备还包括：

人机交互模块、总线驱动模块、逻辑控制及数据存储模块和显示器；

所述计算机设备的人机交互模块响应于用户的输入而生成控制指令；

所述总线驱动模块用于接收所述总线接口模块发送的数据，并将数据发送到所述逻辑控制及数据存储模块；

所述逻辑控制及数据存储模块用于对接收到的数据进行存储；

所述显示器用于将所述计算机设备分析后的数据以图象的方式显示出来。

7.根据权利要求4所述的系统，其特征在于，

所述总线接口模块为：PCIe总线接口模块、PCI总线接口模块、USB总线接口模块或网络总线接口模块。

8.一种利用权利要求1-7中任一项所述的系统进行数字基带信号录取分析的方法，其特征在于，包括：

所述计算机设备响应于用户的输入而生成控制指令；

所述数据录取装置根据所述控制指令采集外部被测接收机输出的光信号以及同步信号，并生成数据；

所述计算机设备对所述数据进行分析。

9.根据权利要求8所述的方法，其特征在于，

所述数据录取装置包括：FPGA核心控制器、同步触发连接器、光电收发器模块、第一四通道指示灯、第二四通道指示灯、隔离器和存储器；

其中，

所述光电收发器模块包括：

第一光电收发器、第二光电收发器、第三光电收发器和第四光电收发器；

所述方法还包括：

所述光电收发器模块用于接收外部被测接收机输出的光信号并将所述光信号转换为串行电信号，或将FPGA核心控制器输出的串行电信号转换为光信号；

所述同步触发连接器用于接收外部接收机发出的同步信号；

所述FPGA核心控制器用于接收所述同步信号和所述串行电信号，并对所述同步信号和所述串行电信号进行处理，将处理后得到的数据发送给计算机设备；

所述第一四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于发送状态；

所述第二四通道指示灯用于指示所述FPGA核心控制器控制下的第一至第四光电收发器是否处于接收链路成功连接状态；

所述隔离器用于对所述同步触发连接器输出的同步信号进行光耦隔离，并将所述进行隔离后的同步信号输出至FPGA核心控制器；

所述存储器在所述FPGA核心控制器的控制下进行数据的读写，完成并行接收数据缓存。

10.根据权利要求9所述的方法，其特征在于，

所述计算机设备包括指标分析模块；

所述方法还包括：

所述指标分析模块被配置为：

对接收机打包的信号进行拆分，获取用户所选的一路数字基带信号的数据；

按照用户所设置的一路数字基带信号所需的FFT点数N对于所述数据进行加窗和FFT运算，以获得功率谱线，其中，N为用户设置的一路数字基带信号所需的FFT点数，记|Y(k)|²为运算后的第k点谱线功率，P为所加窗函数的阶数，L为所加窗函数带来的功率损失百分比，S为杂散数和H为谐波总数；

在0至

数字基带信号范围内对于所述谱线功率|Y(k)|²求最大值，得到最大值对应的位置为基波信号的位置I₁，基波信号取值范围B₁为I₁-P至I₁+P；二次谐波取值范围B₂为2×I₁-P至2×I₁+P，同理可得到三次至六次谐波的取值范围B₃～B₆；在P至

且不包含B₁～B₆的数字基带信号范围内，对于|Y(k)|²求最大值，得到最大值对应的位置为最大杂散信号的位置I_s，最大杂散信号B₇的取值范围为I_s-P至I_s+P；

当最大杂散的谱线功率小于二次至六次谐波谱线功率最小值时，所述杂散数S等于0和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(1)，对噪底指标P_{Noise_floor}进行分析计算；

当最大杂散的谱线功率大于或者等于二次至六次谐波谱线功率最小值时，所述杂散数S等于1和谐波总数H等于5：

将所述用户设置的一路数字基带信号所需的FFT点数N，运算后的第k点谱线功率|Y(k)|²，所加窗函数的阶数P，杂散数S，谐波总数H代入公式(2)，对噪底指标P_{Noise_floor}进行分析计算；

公式(1)和(2)中，N为用户设置的一路数字基带信号所需的FFT点数，|Y(k)|²为运算后的第k点谱线的功率，P为所加窗函数的阶数，S为杂散数和H为谐波总数；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、噪底指标P_{Noise_floor}、在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置I₁和所加窗函数的阶数P代入公式(3)，得到实测信号功率P_Main；

式中，L为所加窗函数带来的功率损失百分比、P_{Noise_floor}为噪底指标，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率，I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应的基波信号的位置；

将所述所加窗函数带来的功率损失百分比L、运算后的第k点谱线的功率|Y(k)|²、所加窗函数的阶数P和在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置I_s代入到公式(4)得到最差杂散WoSpur，即杂散信号功率P_Spur；

式中，L为所加窗函数带来的功率损失百分比、P为所加窗函数的阶数、|Y(k)|²为运算后的第k点谱线的功率，I_s为在P至

且不包含B₁～B₆的数字基带信号范围内，|Y(k)|²最大值对应的位置为最大杂散信号的位置；

将所述用户设置的一路数字基带信号所需的FFT点数N和噪底指标P_{Noise_floor}代入公式(5)，得到噪声总功率P_Noise，将所述实测信号功率P_Main和噪声总功率P_Noise代入公式(6)，得到信噪比SNR；

式中，N为用户设置的一路数字基带信号所需的FFT点数，P_{Noise_floor}为噪底指标；

式中，P_Main为实测信号功率，P_Noise为噪声总功率；

将所述所加窗函数带来的功率损失百分比L、在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置I₁、运算后的第k点谱线的功率|Y(k)|²和所加窗函数的阶数P代入公式(7)，得到所述二次至六次谐波总功率P_SumHar；将所述实测信号功率P_Main，噪声总功率P_Noise和二次至六次谐波总功率P_SumHar代入公式(8)，得到信纳比SINAD；

式中，L为所加窗函数带来的功率损失百分比、I₁为在0至

数字基带信号范围内|Y(k)|²最大值对应基波信号的位置，P为所加窗函数的阶数，|Y(k)|²为运算后的第k点谱线的功率；

式中，P_Main为实测信号功率，P_Noise为噪声总功率，P_SumHar为二次至六次谐波总功率；

将所述信纳比SINAD代入公式(9)得到有效位ENOB，

式中，SINAD为信纳比；

将所述二次至六次谐波总功率P_SumHar代入公式(10)得到二次至六次谐波总功率的平均值

将所述实测信号功率P_Main、二次至六次谐波总功率的平均值

和杂散信号功率P_Spur代入公式(11)，得到无杂散动态范围SFDR；

式中，P_SumHar为二次至六次谐波总功率；

式中，P_Main为实测信号功率、

为二次至六次谐波总功率的平均值，P_Spur为杂散信号功率；

将所述二次至六次谐波总功率P_SumHar和实测信号功率P_Main代入公式(12)，得到总谐波失真THD；

式中，P_SumHar为二次至六次谐波总功率，P_Main为实测信号功率。

Images