CN112289915A - 倒装发光二极管芯片及其制作方法 - Google Patents
倒装发光二极管芯片及其制作方法 Download PDFInfo
- Publication number
- CN112289915A CN112289915A CN202010963283.5A CN202010963283A CN112289915A CN 112289915 A CN112289915 A CN 112289915A CN 202010963283 A CN202010963283 A CN 202010963283A CN 112289915 A CN112289915 A CN 112289915A
- Authority
- CN
- China
- Prior art keywords
- layer
- type
- type semiconductor
- timo
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0033—Processes relating to semiconductor body packages
- H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
Abstract
本公开提供了一种倒装发光二极管芯片及其制作方法,属于半导体技术领域。所述倒装发光二极管芯片包括透明基板、第一型半导体层、有源层、第二型半导体层、第一型电极、第二型电极、绝缘层、第一型焊盘和第二型焊盘;所述第一型焊盘和所述第二型焊盘均包括依次层叠的粘附反光层、扩散阻挡层和焊接层;所述粘附反光层包括交替层叠的n+1个Ti层和n个Al层,n为正整数;所述扩散阻挡层包括依次层叠的第一TiMo层和第二TiMo层,所述第一TiMo层中Mo组分的含量大于所述第二TiMo层中Mo组分的含量;所述焊接层为Au层,所述焊接层的厚度为1500埃~2500埃。本公开可以有效避免焊料扩散到第一型焊盘和第二型焊盘中。
Description
技术领域
本公开涉及半导体技术领域,特别涉及一种倒装发光二极管芯片及其制作方法。
背景技术
LED(Light Emitting Diode,发光二极管)是一种能发光的半导体器件。通过采用不同的半导体材料和结构,LED能够覆盖从紫外到红外的全色范围,已经被广泛地应用在显示、装饰、通讯等经济生活中。
芯片是LED的核心器件,包括外延片和设置在外延片上的电极。随着人们要求的显示效果越来越高,LED进入小型化阶段,Micro(微型)LED和Mini(迷你)LED应运而生。而随着LED的尺寸越来越小,电极对外延片发出光线的遮挡会越来越多。为了避免电极影响到外延片的发光,目前通常采用倒装LED芯片。
相关技术中,倒装LED芯片包括透明基板、第一型半导体层、有源层、第二型半导体层、第一型电极、第二型电极、绝缘层、第一型焊盘和第二型焊盘。第一型半导体层、有源层、第二型半导体层依次层叠在透明基板上,第二型半导体层上设有延伸至第一型半导体层的凹槽。第一型电极设置在凹槽内的第一型半导体层上,第二型电极设置在第二型半导体层上。绝缘层铺设在凹槽内和第二型半导体层上,绝缘层内具有延伸至第一型电极的第一通孔和延伸至第二型电极的第二通孔。第一型焊盘设置在第一通孔内和第一通孔周围的绝缘层上,第二型焊盘设置在第二通孔内和第二通孔周围的绝缘层上。
实际应用中,会同时将多个芯片的第一型焊盘和第二型焊盘焊接在电路板上。由于同时焊接的芯片数量较多,因此有可能需要多次返工修复。焊接使用的大部分焊料在多次返工修复之后会扩散到第一型焊盘和第二型焊盘内,导致芯片无法牢牢固定在电路板上。
发明内容
本公开实施例提供了一种倒装发光二极管芯片及其制作方法,可以有效避免焊接使用的焊料扩散到第一型焊盘和第二型焊盘中,有利于芯片牢牢固定在电路板上,保证芯片稳定可靠的使用。所述技术方案如下:
一方面,本公开实施例提供了一种倒装发光二极管芯片,所述倒装发光二极管芯片包括透明基板、第一型半导体层、有源层、第二型半导体层、第一型电极、第二型电极、绝缘层、第一型焊盘和第二型焊盘;所述第一型半导体层、所述有源层、所述第二型半导体层依次层叠在所述透明基板上,所述第二型半导体层上设有延伸至所述第一型半导体层的凹槽;所述第一型电极设置在所述凹槽内的第一型半导体层上,所述第二型电极设置在所述第二型半导体层上;所述绝缘层铺设在所述凹槽内和所述第二型半导体层上,所述绝缘层内具有延伸至所述第一型电极的第一通孔和延伸至所述第二型电极的第二通孔;所述第一型焊盘设置在所述第一通孔内和所述第一通孔周围的绝缘层上,所述第二型焊盘设置在所述第二通孔内和所述第二通孔周围的绝缘层上;
所述第一型焊盘和所述第二型焊盘均包括依次层叠的粘附反光层、扩散阻挡层和焊接层;所述粘附反光层包括交替层叠的n+1个Ti层和n个Al层,n为正整数;所述扩散阻挡层包括依次层叠的第一TiMo层和第二TiMo层,所述第一TiMo层中Mo组分的含量大于所述第二TiMo层中Mo组分的含量;所述焊接层为Au层,所述焊接层的厚度为1500埃~2500埃。
可选地,所述第一TiMo层中Mo组分的含量为30%~80%,所述第二TiMo层中Mo组分的含量为10%~60%。
可选地,所述第一TiMo层的厚度小于所述第二TiMo层的厚度。
可选地,所述第一TiMo层的厚度为2500埃~3500埃,所述第二TiMo层的厚度为9000埃~11000埃。
可选地,所述第二型半导体层上还设有延伸至所述透明基板的环形槽,所述第一型半导体层位于所述环形槽的内环内;所述倒装发光二极管芯片还包括金属环,所述金属环设置在所述环形槽内。
可选地,所述金属环与所述透明基板的边缘之间的最短距离,为所述第一型半导体层与所述透明基板的边缘之间的最短距离的1/3~1/2。
可选地,所述金属环为Al层。
可选地,所述金属环的厚度为400埃~600埃。
另一方面,本公开实施例提供了一种倒装发光二极管芯片的制作方法,所述制作方法包括:
提供一透明基板,所述透明基板上依次层叠有第一型半导体层、有源层和第二型半导体层;
在所述第二型半导体层上开设延伸至所述第一型半导体层的凹槽;
在所述凹槽内的第一型半导体层上设置第一型电极,在所述第二型半导体层上设置第二型电极;
在所述凹槽内和所述第二型半导体层上形成绝缘层,所述绝缘层内具有延伸至所述第一型电极的第一通孔和延伸至所述第二型电极的第二通孔;
在所述第一通孔内和所述第一通孔周围的绝缘层上设置第一型焊盘,在所述第二通孔内和所述第二通孔周围的绝缘层上设置第二型焊盘;所述第一型焊盘和所述第二型焊盘均包括依次层叠的粘附反光层、扩散阻挡层和焊接层;所述粘附反光层包括交替层叠的n+1个Ti层和n个Al层,n为正整数;所述扩散阻挡层包括依次层叠的第一TiMo层和第二TiMo层,所述第一TiMo层中Mo组分的含量大于所述第二TiMo层中Mo组分的含量;所述焊接层为Au层,所述焊接层(63)的厚度为1500埃~2500埃。
可选地,所述制作方法还包括:
在所述第二型半导体层上开设延伸至所述透明基板的环形槽,所述第一型半导体层位于所述环形槽的内环内;
在所述环形槽内设置金属环。
本公开实施例提供的技术方案带来的有益效果是:
通过将第一型焊盘顶部和第二型焊盘顶部的Au层厚度从20000埃减小至1500埃~2500埃,使得能够接受焊料Sn扩散的Au层厚度大幅降低,从而有效减少能够扩散到Au层中的焊料Sn。同时在Au层下方增设扩散阻挡层,扩散阻挡层包括依次层叠的第一TiMo层和第二TiMo层,第一TiMo层和第二TiMo层中Ti的柔韧性较好,可以代替Au缓冲焊接过程中承受的作用力,并且第一TiMo层和第二TiMo层中Mo的金属键较强,可以阻挡焊料Sn的扩散。由于第一TiMo层中Mo组分的含量大于第二TiMo层中Mo组分的含量,因此靠近Au层的第一TiMo层中Mo组分的含量较小,Ti组分的含量较大,可以有效缓冲焊接过程中承受的作用力,并对焊料Sn的扩散起到一定的阻挡作用。虽然第一TiMo层中还是存在扩散进来的焊料Sn,但是焊料Sn的扩散量远低于Au层。加上远离Au层的第二TiMo层中Mo组分的含量较大,可以完全阻挡焊料Sn的扩散,使得扩散到第一型焊盘和第二型焊盘内的焊料Sn大幅减少,保证芯片和电路板之间具有足量的焊料Sn,可以将芯片牢牢固定在电路板上,保证芯片稳定可靠的使用。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种倒装发光二极管芯片的结构示意图;
图2是本公开实施例提供的第一型焊盘和第二型焊盘的结构示意图;
图3是本公开实施例提供的倒装发光二极管芯片的俯视图;
图4是本公开实施例提供的一种倒装发光二极管芯片的制作方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
LED是一种能发光的半导体器件。芯片是LED的核心器件,包括正装、倒装和垂直三种结构。倒装LED芯片包括透明基板、第一型半导体层、有源层、第二型半导体层、第一型电极、第二型电极、绝缘层、第一型焊盘和第二型焊盘。第一型半导体层、有源层、第二型半导体层依次层叠在透明基板上,第二型半导体层上设有延伸至第一型半导体层的凹槽。第一型电极设置在凹槽内的第一型半导体层上,第二型电极设置在第二型半导体层上。绝缘层铺设在凹槽内和第二型半导体层上,绝缘层内具有延伸至第一型电极的第一通孔和延伸至第二型电极的第二通孔。第一型焊盘设置在第一通孔内和第一通孔周围的绝缘层上,第二型焊盘设置在第二通孔内和第二通孔周围的绝缘层上。
实际应用中,将芯片中的透明基板朝上放置,位于芯片底部的第一型焊盘和第二型焊盘分别焊接在电路板的正负电极上。导通电路板上的正负电极,将电流注入芯片中,驱动第一型半导体层和第二型半导体层分别将电子和空穴注入有源层中进行复合发光,有源层发出的光线从透明基板射出。
相关技术中,第一型焊盘和第二型焊盘均包括依次层叠的粘附层、反光层和焊接层。粘附层采用厚度为200埃的Ti层,以将第一型焊盘固定在第一型电极上,或者将第二型焊盘固定在第二型电极上。反光层采用厚度为10000埃的Al层,以对射向第一型焊盘或者第二型焊盘的光线进行反射,增加芯片从透明基板射出的光线。焊接层采用厚度为20000埃的Au层,以通过焊料将芯片固定在电路板上。焊料采用Sn,Sn的熔点很低,焊接过程中会受热熔化;加上Au层的金属键比较弱,使得焊料Sn在焊接过程中很容易扩散到Au层中。
如果只是少量Sn扩散到Au层中,则Au层和焊料之间的连接比较牢固,有利于将芯片固定在电路板上。但是随着焊接次数的增加,扩散到Au层中的Sn越来越多。而Sn的使用量并不能随之增多,以免Sn的使用量过多而造成电路板短路,因此连接在芯片和电路板之间的Sn越来越少,导致芯片无法牢牢固定在电路板上。
基于上述情况,本公开实施例提供了一种倒装发光二极管芯片。图1为本公开实施例提供的一种倒装发光二极管芯片的结构示意图。参见图1,该倒装发光二极管芯片包括透明基板10、第一型半导体层21、有源层22、第二型半导体层23、第一型电极31、第二型电极32、绝缘层40、第一型焊盘51和第二型焊盘52。第一型半导体层21、有源层22、第二型半导体层23依次层叠在透明基板10上,第二型半导体层23上设有延伸至第一型半导体层21的凹槽110。第一型电极31设置在凹槽110内的第一型半导体层21上,第二型电极32设置在第二型半导体层23上。绝缘层40铺设在凹槽110内和第二型半导体层23上,绝缘层40内具有延伸至第一型电极31的第一通孔210和延伸至第二型电极32的第二通孔220。第一型焊盘51设置在第一通孔210内和第一通孔210周围的绝缘层40上,第二型焊盘52设置在第二通孔220内和第二通孔220周围的绝缘层40上。
图2为本公开实施例提供的第一型焊盘和第二型焊盘的结构示意图。参见图2,在本公开实施例中,第一型焊盘51和第二型焊盘52均包括依次层叠的粘附反光层61、扩散阻挡层62和焊接层63。粘附反光层61包括交替层叠的n+1个Ti层611和n个Al层612,n为正整数。扩散阻挡层62包括依次层叠的第一TiMo层621和第二TiMo层622,第一TiMo层621中Mo组分的含量大于第二TiMo层622中Mo组分的含量。焊接层63为Au层,焊接层63的厚度为1500埃~2500埃。
本公开实施例通过将第一型焊盘顶部和第二型焊盘顶部的Au层厚度从20000埃减小至1500埃~2500埃,使得能够接受焊料Sn扩散的Au层厚度大幅降低,从而有效减少能够扩散到Au层中的焊料Sn。同时在Au层下方增设扩散阻挡层,扩散阻挡层包括依次层叠的第一TiMo层和第二TiMo层,第一TiMo层和第二TiMo层中Ti的柔韧性较好,可以代替Au缓冲焊接过程中承受的作用力,并且第一TiMo层和第二TiMo层中Mo的金属键较强,可以阻挡焊料Sn的扩散。由于第一TiMo层中Mo组分的含量大于第二TiMo层中Mo组分的含量,因此靠近Au层的第一TiMo层中Mo组分的含量较小,Ti组分的含量较大,可以有效缓冲焊接过程中承受的作用力,并对焊料Sn的扩散起到一定的阻挡作用。虽然第一TiMo层中还是存在扩散进来的焊料Sn,但是焊料Sn的扩散量远低于Au层。加上远离Au层的第二TiMo层中Mo组分的含量较大,可以完全阻挡焊料Sn的扩散,使得扩散到第一型焊盘和第二型焊盘内的焊料Sn大幅减少,保证芯片和电路板之间具有足量的焊料Sn,可以将芯片牢牢固定在电路板上,保证芯片稳定可靠的使用。
另外,粘附反光层包括交替层叠的n+1个Ti层和n个Al层,n为正整数,Ti层的粘附性较好,粘附反光层两侧都是Ti层,有利于提高第一型焊盘和第二型焊盘内各层之间的粘附性;Al层和Ti层交替层叠,Ti层和Al层可以相互限制,防止金属迁移。
示例性地,焊接层63的厚度为2000埃。
可选地,第一TiMo层621中Mo组分的含量为30%~80%,第二TiMo层622中Mo组分的含量为10%~60%。
第一TiMo层621中Mo组分的含量为30%~80%,既可以在第二TiMo层622之后完全阻挡焊料Sn的扩散,又能对焊接过程中承受的作用力起到一定的缓冲作用,并与第二TiMo层622具有较好的匹配度。第二TiMo层622中Mo组分的含量为10%~60%,第二TiMo层622中具有足够含量的Ti来缓冲焊接过程中承受的作用力,也可以对焊料Sn的扩散起到一定的阻挡作用,并与第一TiMo层621具有较好的匹配度。
可选地,第一TiMo层621的厚度小于第二TiMo层622的厚度。
第一TiMo层621的厚度较小,在第二TiMo层622之后完全阻挡焊料Sn扩散的情况下,可以尽可能避免第一型焊盘51和第二型焊盘52过厚而造成内部结构不稳定。第二TiMo层622的厚度较大,可以有效缓冲焊接过程中承受的作用力。
可选地,第一TiMo层621的厚度为2500埃~3500埃,如3000埃;第二TiMo层622的厚度为9000埃~11000埃,如10000埃。
第一TiMo层621、第二TiMo层622的厚度之和与焊接层63减少的厚度差不多,没有额外增加第一型焊盘51和第二型焊盘52的总厚度,不会造成第一型焊盘51和第二型焊盘52内部结构的不稳定。而且具有足够厚度的金属有效缓冲焊接过程中承受的作用力,也能容许少量的焊料Sn扩散到第一型焊盘51和第二型焊盘52内,同时避免大量的焊料Sn都扩散到第一型焊盘51和第二型焊盘52内而造成芯片和电路板之间的焊料Sn太少,使得芯片可以牢牢固定在电路板上。
示例性地,如图2所示,n=2,即粘附反光层61包括依次层叠的Ti层611、Al层612、Ti层611、Al层612、Ti层611。
示例性地,Ti层611的厚度为150埃~250埃,如200埃;Al层312的厚度为9000埃~11000埃,如10000埃。
在实际应用中,由于第一型焊盘51同时设置在第一通孔210内和第一通孔210周围的绝缘层40上,第二型焊盘52同时设置在第二通孔220内和第二通孔220周围的绝缘层40上,因此当第一型焊盘51和第二型焊盘52的厚度较大时,第一型焊盘51和第二型焊盘52的表面平整度会变差,影响将芯片固定在电路板上之前对芯片的识别。
基于上述情况,如图1所示,第二型半导体层23上还设有延伸至透明基板10的环形槽120,第一型半导体层21位于环形槽120的内环内。图3为本公开实施例提供的倒装发光二极管芯片的俯视图。参见图3,该倒装发光二极管芯片还包括金属环70,金属环70设置在环形槽120内。
本公开实施例通过在第二型半导体层上开设延伸至透明基板的环形槽,第一型半导体层21位于环形槽的内环内,环形槽内设有金属环,金属环可以代替第一型焊盘和第二型焊盘识别芯片的边缘。而且金属环整体都设置在透明基板上,表面平整度好,不存在识别困难的问题。
在本公开实施例中,金属环70可以为圆环,也可以为方环。在实际应用中,可以根据透明基板10表面的形状进行选择。如果透明基板10的表面为圆形,则金属环70为圆环;如果透明基板10的表面为矩形,则金属环70为方环。
可选地,金属环70与透明基板10的边缘之间的最短距离,为第一型半导体层21与透明基板10的边缘之间的最短距离的1/3~1/2。
金属环70位于第一型半导体层21与透明基板10的边缘的中间,有利于金属环70稳定设置在透明基板10上,也方便金属环70的识别。
示例性地,金属环70与透明基板10的边缘之间的最短距离,为第一型半导体层21与透明基板10的边缘之间的最短距离的1/3。
示例性地,金属环70的宽度为第一型半导体层21与透明基板10的边缘之间的最短距离的1/3。
可选地,金属环70为Al层。
Al的反射性较好,金属环70为Al层,可以方便对金属环70进行识别。
可选地,金属环70的厚度为400埃~600埃,如500埃。
金属环70的厚度为400埃~600埃,既能识别出金属环70,又能尽可能减少材料的消耗,控制实现成本。
可选地,如图1所示,该倒装发光二极管芯片还包括保护层80,保护层80铺设在环形槽120的侧壁上,以对芯片进行保护。
示例性地,保护层80为氧化硅层。
示例性地,保护层80的厚度为4000埃~6000埃,如5000埃。
在本公开实施例中,透明基板10为蓝宝石衬底,如PSS(Patterned SapphireSubstrate,图形化蓝宝石衬底)。
示例性地,PSS具有间隔分布的图形,图形呈三角锥状,三角锥的高度为1.5微米,三角锥的底面直径为2.5微米。
在本公开实施例的一种实现方式中,第一型半导体层21包括依次层叠的P型GaP层和P型AlInP层,有源层22为未掺杂的AlGaInP层,第二型半导体层23为N型AlInP层。第一型电极31为AuBe层,第二型电极32为AuGe层。
在本公开实施例的另一种实现方式中,第一型半导体层21为N型GaN层,有源层22包括交替层叠的InGaN量子阱层和GaN量子垒层,第二型半导体层23为P型GaN层。第一型电极31和第二型电极32均包括依次层叠的Cr层、Al层、Cr层、Ti层、Al层。
示例性地,绝缘层40包括依次层叠的氧化硅层和DBR(Distributed BraggReflector,分布式布拉格反射器)。
示例性地,氧化硅层的厚度为4000埃~6000埃,如5000埃。
示例性地,DBR包括交替层叠的氧化硅层和氧化钛层,氧化硅层和氧化钛层的数量为30个~40个,如36个。
本公开实施例提供了一种倒装发光二极管芯片的制作方法,适用于制作图1所示的倒装发光二极管芯片。图4为本公开实施例提供的一种倒装发光二极管芯片的制作方法的流程图。参见图4,该制作方法包括:
步骤201:提供一透明基板,透明基板上依次层叠有第一型半导体层、有源层和第二型半导体层。
在本公开实施例的一种实现方式中,该步骤201包括:
在GaAs衬底上依次生长GaAs缓冲层、腐蚀截止层、第二型半导体层、有源层和第一型半导体层;
将透明基板键合在第一型半导体层上;
去除GaAs衬底、GaAs缓冲层、腐蚀截止层。
在上述实现方式中,第一型半导体层包括P型GaP层和P型AlInP层,有源层为未掺杂的AlGaInP层,第二型半导体层为N型AlInP层。
示例性地,透明基板和第一型半导体层之间可以采用氧化硅键合在一起,氧化硅的厚度为5微米。
在本公开实施例的另一种实现方式中,该步骤201包括:
在透明基板上依次生长第一型半导体层、有源层和第二型半导体层。
在上述实现方式中,第一型半导体层为N型GaN层,有源层包括交替层叠的InGaN量子阱层和GaN量子垒层,第二型半导体层为P型GaN层。
步骤202:在第二型半导体层上开设延伸至第一型半导体层的凹槽。
可选地,该步骤202包括:
采用光刻技术在外延层上形成图形化光刻胶;
干法刻蚀第二型半导体层和有源层,形成延伸至第一型半导体层的凹槽;
去除图形化光刻胶。
步骤203:在凹槽内的第一型半导体层上设置第一型电极,在第二型半导体层上设置第二型电极。
在本公开实施例的一种实现方式中,该步骤203包括:
采用光刻技术在凹槽内、以及第二型半导体层上形成负性光刻胶;
采用蒸发技术在负性光刻胶、凹槽内的第一型半导体层上形成电极材料;
去除负性光刻胶、以及负性光刻胶上的电极材料,凹槽内第一型半导体层上的电极材料形成第一型电极;
采用光刻技术在凹槽内、以及第二型半导体层上形成负性光刻胶;
采用蒸发技术在负性光刻胶、第二型半导体层上形成电极材料;
去除负性光刻胶、以及负性光刻胶上的电极材料,第二型半导体层上的电极材料形成第二型电极。
在上述实现方式中,第一型电极为AuBe层,第二型电极为AuGe层。
在本公开实施例的另一种实现方式中,该步骤203包括:
采用光刻技术在凹槽内、以及第二型半导体层上形成负性光刻胶;
采用蒸发技术在负性光刻胶、凹槽内的第一型半导体层、以及第二型半导体层上形成电极材料;
去除负性光刻胶、以及负性光刻胶上的电极材料,凹槽内第一型半导体层上的电极材料形成第一型电极,第二型半导体层上的电极材料形成第二型电极。
在上述实现方式中,第一型电极和第二型电极均包括依次层叠的Cr层、Al层、Cr层、Ti层、Al层。
步骤204:在凹槽内和第二型半导体层上形成绝缘层,绝缘层内具有延伸至第一型电极的第一通孔和延伸至第二型电极的第二通孔。
可选地,该步骤204包括:
在凹槽内和第二型半导体层上沉积绝缘材料;
采用光刻技术在绝缘材料上形成图形化光刻胶;
湿法腐蚀绝缘材料,形成绝缘层,绝缘层内设有延伸至第一型电极的第一通孔、以及延伸至第二型电极的第二通孔;
去除图形化光刻胶。
步骤205:在第一通孔内和第一通孔周围的绝缘层上设置第一型焊盘,在第二通孔内和第二通孔周围的绝缘层上设置第二型焊盘。
在本公开实施例中,第一型焊盘和第二型焊盘均包括依次层叠的粘附反光层、扩散阻挡层和焊接层。粘附反光层包括交替层叠的n+1个Ti层和n个Al层,n为正整数。扩散阻挡层包括依次层叠的第一TiMo层和第二TiMo层,第一TiMo层中Mo组分的含量大于第二TiMo层中Mo组分的含量。焊接层为Au层。
可选地,该步骤205包括:
采用光刻技术在绝缘层上形成负性光刻胶;
采用蒸发技术在第一通孔内、第二通孔内、以及负性光刻胶上形成焊盘材料;
去除负性光刻胶、以及负性光刻胶上的焊盘材料,第一通孔内和第一通孔周围的绝缘层上的焊盘材料形成第一型焊盘,第二通孔内和第二通孔周围的绝缘层上的焊盘材料形成第二型焊盘。
可选地,该制作方法还包括:
第一步,在第二型半导体层上开设延伸至透明基板的环形槽,第一型半导体层位于环形槽的内环内;
第二步,在环形槽内设置金属环。
示例性地,第一步的实现方式与步骤202类似,第二步的实现方式与步骤205类似,在此不再详述。
可选地,该制作方法还包括:
在环形槽的侧壁上铺设保护层。
示例性地,上述实现方式与步骤204类似,在此不再详述。
可选地,该制作方法还包括:
切割透明基板,得到至少两个相互独立的芯片。
在实际应用中,切割可以先利用隐形切割技术进行划裂,再劈开即可,有利于控制切割方向,减少损失。
示例性地,隐形切割的激光波长为1024纳米。
可选地,在切割透明基板之前,该制作方法还包括:
减薄透明基板。
示例性地,减薄后的基板的厚度为80微米。
可选地,在切割透明基板之后,该制作方法还包括:
对芯片进行测试。
以上仅为本公开的可选实施例,并不用以限制本公开,凡在本公开的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本公开的保护范围之内。
Claims (10)
1.一种倒装发光二极管芯片,所述倒装发光二极管芯片包括透明基板(10)、第一型半导体层(21)、有源层(22)、第二型半导体层(23)、第一型电极(31)、第二型电极(32)、绝缘层(40)、第一型焊盘(51)和第二型焊盘(52);所述第一型半导体层(21)、所述有源层(22)、所述第二型半导体层(23)依次层叠在所述透明基板(10)上,所述第二型半导体层(23)上设有延伸至所述第一型半导体层(21)的凹槽(110);所述第一型电极(31)设置在所述凹槽(110)内的第一型半导体层(21)上,所述第二型电极(32)设置在所述第二型半导体层(23)上;所述绝缘层(40)铺设在所述凹槽(110)内和所述第二型半导体层(23)上,所述绝缘层(40)内具有延伸至所述第一型电极(31)的第一通孔(210)和延伸至所述第二型电极(32)的第二通孔(220);所述第一型焊盘(51)设置在所述第一通孔(210)内和所述第一通孔(210)周围的绝缘层(40)上,所述第二型焊盘(52)设置在所述第二通孔(220)内和所述第二通孔(220)周围的绝缘层(40)上;
其特征在于,所述第一型焊盘(51)和所述第二型焊盘(52)均包括依次层叠的粘附反光层(61)、扩散阻挡层(62)和焊接层(63);所述粘附反光层(61)包括交替层叠的n+1个Ti层(611)和n个Al层(612),n为正整数;所述扩散阻挡层(62)包括依次层叠的第一TiMo层(621)和第二TiMo层(622),所述第一TiMo层(621)中Mo组分的含量大于所述第二TiMo层(622)中Mo组分的含量;所述焊接层(63)为Au层,所述焊接层(63)的厚度为1500埃~2500埃。
2.根据权利要求1所述的倒装发光二极管芯片,其特征在于,所述第一TiMo层(621)中Mo组分的含量为30%~80%,所述第二TiMo层(622)中Mo组分的含量为10%~60%。
3.根据权利要求1或2所述的倒装发光二极管芯片,其特征在于,所述第一TiMo层(621)的厚度小于所述第二TiMo层(622)的厚度。
4.根据权利要求3所述的倒装发光二极管芯片,其特征在于,所述第一TiMo层(621)的厚度为2500埃~3500埃,所述第二TiMo层(622)的厚度为9000埃~11000埃。
5.根据权利要求1或2所述的倒装发光二极管芯片,其特征在于,所述第二型半导体层(23)上还设有延伸至所述透明基板(10)的环形槽(120),所述第一型半导体层(21)位于所述环形槽(120)的内环内;所述倒装发光二极管芯片还包括金属环(70),所述金属环(70)设置在所述环形槽(120)内。
6.根据权利要求5所述的倒装发光二极管芯片,其特征在于,所述金属环(70)与所述透明基板(10)的边缘之间的最短距离,为所述第一型半导体层(21)与所述透明基板(10)的边缘之间的最短距离的1/3~1/2。
7.根据权利要求5所述的倒装发光二极管芯片,其特征在于,所述金属环(70)为Al层。
8.根据权利要求5所述的倒装发光二极管芯片,其特征在于,所述金属环(70)的厚度为400埃~600埃。
9.一种倒装发光二极管芯片的制作方法,其特征在于,所述制作方法包括:
提供一透明基板,所述透明基板上依次层叠有第一型半导体层、有源层和第二型半导体层;
在所述第二型半导体层上开设延伸至所述第一型半导体层的凹槽;
在所述凹槽内的第一型半导体层上设置第一型电极,在所述第二型半导体层上设置第二型电极;
在所述凹槽内和所述第二型半导体层上形成绝缘层,所述绝缘层内具有延伸至所述第一型电极的第一通孔和延伸至所述第二型电极的第二通孔;
在所述第一通孔内和所述第一通孔周围的绝缘层上设置第一型焊盘,在所述第二通孔内和所述第二通孔周围的绝缘层上设置第二型焊盘;所述第一型焊盘和所述第二型焊盘均包括依次层叠的粘附反光层、扩散阻挡层和焊接层;所述粘附反光层包括交替层叠的n+1个Ti层和n个Al层,n为正整数;所述扩散阻挡层包括依次层叠的第一TiMo层和第二TiMo层,所述第一TiMo层中Mo组分的含量大于所述第二TiMo层中Mo组分的含量;所述焊接层为Au层,所述焊接层(63)的厚度为1500埃~2500埃。
10.根据权利要求9所述的制作方法,其特征在于,所述制作方法还包括:
在所述第二型半导体层上开设延伸至所述透明基板的环形槽,所述第一型半导体层位于所述环形槽的内环内;
在所述环形槽内设置金属环。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010963283.5A CN112289915B (zh) | 2020-09-14 | 2020-09-14 | 倒装发光二极管芯片及其制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010963283.5A CN112289915B (zh) | 2020-09-14 | 2020-09-14 | 倒装发光二极管芯片及其制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112289915A true CN112289915A (zh) | 2021-01-29 |
CN112289915B CN112289915B (zh) | 2021-11-05 |
Family
ID=74420930
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010963283.5A Active CN112289915B (zh) | 2020-09-14 | 2020-09-14 | 倒装发光二极管芯片及其制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112289915B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112992877A (zh) * | 2021-02-05 | 2021-06-18 | 业成科技(成都)有限公司 | 倒装发光二极管及其制造方法与背光模组 |
CN113659048A (zh) * | 2021-07-22 | 2021-11-16 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
CN115064628A (zh) * | 2022-08-17 | 2022-09-16 | 泉州三安半导体科技有限公司 | 倒装发光二极管及发光装置 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1996630A (zh) * | 2006-01-06 | 2007-07-11 | 索尼株式会社 | 发光二极管及其制造方法以及在电子设备中的应用 |
CN101188267A (zh) * | 2006-10-18 | 2008-05-28 | 索尼株式会社 | 发光装置及其制造方法 |
CN111446341A (zh) * | 2020-03-27 | 2020-07-24 | 华灿光电(浙江)有限公司 | 倒装发光二极管芯片及其制作方法 |
CN111540818A (zh) * | 2020-03-27 | 2020-08-14 | 华灿光电(浙江)有限公司 | 倒装发光二极管芯片及其制作方法 |
-
2020
- 2020-09-14 CN CN202010963283.5A patent/CN112289915B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1996630A (zh) * | 2006-01-06 | 2007-07-11 | 索尼株式会社 | 发光二极管及其制造方法以及在电子设备中的应用 |
CN101188267A (zh) * | 2006-10-18 | 2008-05-28 | 索尼株式会社 | 发光装置及其制造方法 |
CN111446341A (zh) * | 2020-03-27 | 2020-07-24 | 华灿光电(浙江)有限公司 | 倒装发光二极管芯片及其制作方法 |
CN111540818A (zh) * | 2020-03-27 | 2020-08-14 | 华灿光电(浙江)有限公司 | 倒装发光二极管芯片及其制作方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112992877A (zh) * | 2021-02-05 | 2021-06-18 | 业成科技(成都)有限公司 | 倒装发光二极管及其制造方法与背光模组 |
CN112992877B (zh) * | 2021-02-05 | 2022-11-22 | 业成科技(成都)有限公司 | 倒装发光二极管及其制造方法与背光模组 |
CN113659048A (zh) * | 2021-07-22 | 2021-11-16 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
CN113659048B (zh) * | 2021-07-22 | 2023-10-20 | 厦门三安光电有限公司 | 倒装发光二极管及其制备方法 |
CN115064628A (zh) * | 2022-08-17 | 2022-09-16 | 泉州三安半导体科技有限公司 | 倒装发光二极管及发光装置 |
CN115064628B (zh) * | 2022-08-17 | 2023-01-06 | 泉州三安半导体科技有限公司 | 倒装发光二极管及发光装置 |
Also Published As
Publication number | Publication date |
---|---|
CN112289915B (zh) | 2021-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100937879B1 (ko) | 역전 발광 소자 제조 방법 및 역전 발광 다이오드 | |
CN112289915B (zh) | 倒装发光二极管芯片及其制作方法 | |
US7067340B1 (en) | Flip-chip light emitting diode and fabricating method thereof | |
JP5095848B1 (ja) | 半導体発光素子 | |
KR100843787B1 (ko) | 발광 소자 | |
US9786819B2 (en) | Semiconductor light emitting device | |
JP5782823B2 (ja) | 窒化物半導体発光素子およびその製造方法 | |
US6825502B2 (en) | Light emitting element, method of manufacturing the same, and semiconductor device having light emitting element | |
US6420735B2 (en) | Surface-emitting light-emitting diode | |
CN107210341B (zh) | Led以及制造方法 | |
US7683385B2 (en) | Facet extraction LED and method for manufacturing the same | |
TWI289934B (en) | Semiconductor light emitting device and method of manufacturing the same | |
JP4564234B2 (ja) | 半導体発光素子 | |
JP2006128659A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
JP5933075B2 (ja) | 半導体発光素子 | |
KR100413435B1 (ko) | 발광다이오드 및 그 제조방법 | |
CN112885935B (zh) | 发光二极管芯片及其制造方法 | |
JP2015222828A (ja) | 窒化物半導体発光素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |