CN112272026A - 逐次逼近式模拟数字转换器系统 - Google Patents

逐次逼近式模拟数字转换器系统 Download PDF

Info

Publication number
CN112272026A
CN112272026A CN202011262573.3A CN202011262573A CN112272026A CN 112272026 A CN112272026 A CN 112272026A CN 202011262573 A CN202011262573 A CN 202011262573A CN 112272026 A CN112272026 A CN 112272026A
Authority
CN
China
Prior art keywords
signal
capacitor
capacitor bank
output
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011262573.3A
Other languages
English (en)
Other versions
CN112272026B (zh
Inventor
赵东艳
唐晓柯
胡毅
李振国
胡伟波
李德建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nankai Univ
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Original Assignee
Nankai Univ
State Grid Information and Telecommunication Co Ltd
Beijing Smartchip Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nankai Univ, State Grid Information and Telecommunication Co Ltd, Beijing Smartchip Microelectronics Technology Co Ltd filed Critical Nankai Univ
Priority to CN202011262573.3A priority Critical patent/CN112272026B/zh
Publication of CN112272026A publication Critical patent/CN112272026A/zh
Application granted granted Critical
Publication of CN112272026B publication Critical patent/CN112272026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明实施例提供一种逐次逼近式模拟数字转换器系统，属于芯片技术领域。该系统包括：引入抖动器和消除抖动器，其中，所述引入抖动器连接在所述第一电容组和所述数字控制电路之间，用于根据所述比较器的输出信号以及所述数字控制电路输出的第一随机信号，输出控制信号控制所述第一电容组的第K个电容的下极板，以在所述第一电容组的第K个电容处引入抖动；所述消除抖动器连接在所述第二电容组和所述数字控制电路之间，用于根据所述比较器的输出信号以及所述数字控制电路输出的第二随机信号，输出控制信号控制所述第二电容组的第K+1个电容的下极板，以在所述第二电容组的第K+1个电容处消除抖动。本发明可以更好提高无杂散动态范围。

Description

逐次逼近式模拟数字转换器系统
技术领域
本发明涉及芯片技术领域，具体地涉及一种逐次逼近式模拟数字转换器系统。
背景技术
传统提高模拟数字转换器无杂散动态范围(Spurious Free Dynamic range，SFDR)的方法包括数字校准，增大量化单元面积和加入抖动(Dither)技术。数字校准技术需要复杂的数字电路控制，并且校准数目多，需要时间长，硬件成本大；增大量化单元的面积，可以有效的降低电容等元器件的工艺误差，但是面积增大会直接增大电路的生产成本；相比前面两种，Dither校准技术可以用简单的控制逻辑和极少的面积成本实现大幅度的SFDR提升。故此，Dither技术逐渐成为人们的研究热点。
传统的Dither技术框架图如图1所示。工作流程为：
1.引入Dither器根据伪随机发生器的信号，将输入信号加上Dither值VD。
2.信号叠加后，模拟数字转换器(Analog to digital converter，ADC)采样，比较，量化，输出数字信号值。
3.消除Dither器在数字域根据伪随机发生器的信号消除加入的VD。
4.输出信号。
上述传统加入Dither技术提高模拟数字转换器SFDR的方法，存在的问题在于：
1.实现复杂：Dither信号在模拟域加入，在数字域除去，需要精确的控制ADC的采样状态和最后输出时的数字减法运算。
2.牺牲ADC本身的精度：由于在ADC采样前就引入了Dither信号，所以输入信号的摆幅就被压缩，ADC本身的最高量化精度被限制。
3.额外误差：加入模拟Dither信号和减去的数字Dither不是完全一样，有额外误差。
4.抖动范围小：仅有一次抖动，随机性和抖动范围小，SFDR提升范围小。
发明内容
本发明实施例的目的是提供一种逐次逼近式模拟数字转换器系统，该逐次逼近式模拟数字转换器系统至少可以解决上述问题，可以更好提高无杂散动态范围。
为了实现上述目的，本发明实施例提供一种逐次逼近式模拟数字转换器系统，该逐次逼近式模拟数字转换器包括第一电容组、第二电容组、比较器以及数字控制电路，所述第一电容组和所述第二电容组具有对应相同的多个电容，该系统包括：引入抖动器和消除抖动器，其中，所述引入抖动器连接在所述第一电容组和所述数字控制电路之间，用于根据所述比较器的输出信号以及所述数字控制电路输出的第一随机信号，输出控制信号控制所述第一电容组的第K个电容的下极板，以在所述第一电容组的第K个电容处引入抖动；所述消除抖动器连接在所述第二电容组和所述数字控制电路之间，用于根据所述比较器的输出信号以及所述数字控制电路输出的第二随机信号，输出控制信号控制所述第二电容组的第K+1个电容的下极板，以在所述第二电容组的第K+1个电容处消除抖动。
优选地，所述引入抖动器包括：第一异或门，以所述比较器的输出信号和所述数字控制电路输出的第一随机信号作为输入，并输出经异或计算的信号。
优选地，所述消除抖动器包括：第二异或门，以所述比较器的输出信号和所述数字控制电路输出的第二随机信号作为输入，并输出经异或计算的信号。
优选地，所述引入抖动器还包括：第一触发器，以所述第一异或门输出的经异或计算的信号以及所述数字控制电路输出的时序控制信号作为输入，并输出控制所述第一电容组的电容的下极板的控制信号。
优选地，所述消除抖动器还包括：第二触发器，以所述第二异或门输出的经异或计算的信号以及所述数字控制电路输出的时序控制信号作为输入，并输出控制所述第二电容组的电容的下极板的控制信号。
优选地，所述消除抖动器还包括：延时器，用于使所述消除抖动器延时输出控制所述第二电容组的电容的下极板的控制信号。
优选地，所述数字控制电路在输出所述第一随机信号之后延时输出所述第二随机信号。
优选地，所述第一随机信号或所述第二随机信号为0或1。
优选地，在所述第一随机信号或所述第二随机信号为0时，所述第一异或门或所述第二异或门直接输出所述比较器的输出信号，在所述第一随机信号或所述第二随机信号为1时，所述第一异或门或所述第二异或门将所述比较器的输出信号取反后输出。
优选地，所述第K+1个电容的值是所述第K个电容的值的二分之一。
通过上述技术方案，采用本发明提供的逐次逼近式模拟数字转换器系统，该系统包括：引入抖动器和消除抖动器，其中，所述引入抖动器连接在所述第一电容组和所述数字控制电路之间，用于根据所述比较器的输出信号以及所述数字控制电路输出的第一随机信号，输出控制信号控制所述第一电容组的第K个电容的下极板，以在所述第一电容组的第K个电容处引入抖动；所述消除抖动器连接在所述第二电容组和所述数字控制电路之间，用于根据所述比较器的输出信号以及所述数字控制电路输出的第二随机信号，输出控制信号控制所述第二电容组的第K+1个电容的下极板，以在所述第二电容组的第K+1个电容处消除抖动。本发明可以解决上述现有技术存在的各个问题。
本发明实施例的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施例的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施例，但并不构成对本发明实施例的限制。在附图中：
图1是现有技术的结构示意图；
图2是本发明一实施例提供的逐次逼近式模拟数字转换器系统的结构示意图；
图3是本发明一实施例提供的引入抖动器的结构示意图；
图4是本发明一实施例提供的消除抖动器的结构示意图；
图5是本发明一实施例提供的逐次逼近式模拟数字转换器系统与现有技术相比的效果示意图。
附图标记说明
201 第一电容组 202 第二电容组
203 引入抖动器 204 消除抖动器
205 比较器 206 数字控制电路
301 第一异或门 302 第一触发器
401 第二异或门 402 第二触发器
具体实施方式
以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。
图2是本发明一实施例提供的逐次逼近式模拟数字转换器系统的结构示意图。如图2所示，该逐次逼近式模拟数字转换器包括第一电容组201、第二电容组202、比较器205以及数字控制电路206，所述第一电容组201和所述第二电容组202具有对应相同的多个电容，该系统包括：引入抖动器203和消除抖动器204，其中，所述引入抖动器203连接在所述第一电容组201和所述数字控制电路206之间，用于根据所述比较器205的输出信号以及所述数字控制电路206输出的第一随机信号，输出控制信号控制所述第一电容组201的第K个电容的下极板，以在所述第一电容组201的第K个电容处引入抖动；所述消除抖动器204连接在所述第二电容组202和所述数字控制电路206之间，用于根据所述比较器205的输出信号以及所述数字控制电路206输出的第二随机信号，输出控制信号控制所述第二电容组202的第K+1个电容的下极板，以在所述第二电容组202的第K+1个电容处消除抖动。
首先，可以理解的是，所述第一电容组201和所述第二电容组202可以分别包括理论电容值依次翻倍的多个电容。例如，第一电容组201可以包括电容Cp1-Cpn，共n个电容，其中理论电容比Cp1：Cp2：Cp3……Cpn为2n-1……4：2：1。第二电容组202可以包括电容Cn1-Cnn，共n个电容，其中理论电容比Cn1：Cn2：Cn3……Cnn为2n-1……4：2：1。
该逐次逼近式模拟数字转换器的工作原理简单介绍如下：首先使用翻转后产生电压可能最接近输入信号的电压的一个电容翻转，例如第K个电容翻转，与输入信号的电压对比，如果小于输入信号电压，则翻转第K+1个电容(电容值为第K个电容的二分之一)，再进行对比，如果产生的电压仍小于输入信号的电压，则再翻转第K+2个电容(电容值为第K+1个电容的二分之一)，如此逐次逼近翻转，从而最后可以量化输入信号的电压。
在上述原理的基础上，以下详细描述本发明的工作过程：
首先，采样时，在数字控制电路206控制下，第一电容组201所有电容上极板接正输入信号，所有电容下极板接负输入信号，第二电容组202所有电容上下极板接中间电压(即共模电压)。
接着，采样结束后，第一电容组201和第二电容组202的上极板都与输入信号断开，第一电容组201和第二电容组202的下极板都接中间电压。之后，比较器205开始第一次比较。
接着，根据第一随机信号和第二随机信号(多个第一随机信号和多个第二随机信号分别形成伪随机序列DRN，即为0和1组成的序列，多个第一随机信号和多个第二随机信号形成的伪随机序列DRN相同)，判断是否需要引入dither。由于0和1的不同，导致引入抖动器203和消除抖动器204输出的控制信号不同，从而使对应电容的下极板进行翻转或不翻转的不同额外操作，例如，如果第一随机信号或第二随机信号为0，不引入dither，第一电容组201的电容和第二电容组202的电容按照现有方案的翻转。如果第一随机信号或第二随机信号为1，则需要做dither，具体操作如下：
引入dither的过程：此时第一随机信号为1，dither引入。在第K电容处，比较器205结果COUT与伪随机序列DRN结果经过引入抖动器203得到控制信号，控制第一电容组201中第K个电容的下极板与现有翻转方案反向处理。第一随机信号为0或者第一随机信号为1是随机出现，第一电容组201的相应电容的下级板的控制信号保持和取反也是随机出现，这给第一电容组201的电容的下极板翻转(电容决策路径)带来随机性。
消除dither的过程：第一电容组201的随机翻转通过第二电容组202的相应翻转来消除。如果第一电容组201在第K位(第K个电容)引入dither，第二电容组202必须要在第K+1个电容处消除dither。比较器205结果COUT与伪随机序列DRN结果经过消除抖动器204得到控制信号，控制第二电容组202中第K+1个电容的下极板进行相应翻转。
上文说明了一次dither完整过程中的引入dither和消除dither。一个采样信号的N位量化包括N次比较，则可以进行N次引入dither和消除dither。优选地，在第一次比较时不引入dither(即从第二次比较时引入dither)，有助于系统的稳定运行。
可以理解的是，数字控制电路206可以在输出第一随机信号之后延时输出第二随机信号，以使得引入dither发生在第一电容组201的第K个电容，而消除dither发生在第二电容组202的第K+1个电容。
图3是本发明一实施例提供的引入抖动器的结构示意图。如图3所示，所述引入抖动器203包括：第一异或门301，以所述比较器205的输出信号和所述数字控制电路206输出的第一随机信号作为输入，并输出经异或计算的信号。
所述引入抖动器203还包括：第一触发器302，以所述第一异或门301输出的经异或计算的信号以及所述数字控制电路206输出的时序控制信号作为输入，并输出控制所述第一电容组201的电容的下极板的控制信号。
引入抖动器203的输入信号为比较器205的输出COUT，多位第一随机信号DRN1和时序控制信号φN，输出信号为DN1。COUT和DRN1第一异或门301，输出经异或计算的信号OXN1，OXN1和φN第一触发器302，输出DN1，DN1直接控制第一电容组201的下极板的开关。当第N位电容决策时，如果DRN1等于0，比较器205结果直接送到第一触发器302；反之，DRN1等于1，比较器205结果取反再送到第一触发器302。
图4是本发明一实施例提供的消除抖动器的结构示意图。如图4所示，所述消除抖动器204包括：第二异或门401，以所述比较器205的输出信号和所述数字控制电路206输出的第二随机信号作为输入，并输出经异或计算的信号。
所述消除抖动器204还包括：第二触发器402，以所述第二异或门401输出的经异或计算的信号以及所述数字控制电路206输出的时序控制信号作为输入，并输出控制所述第二电容组202的电容的下极板的控制信号。
类似的，消除抖动器204的输入信号为比较器205的输出COUT，多位第二随机信号DRN2和时序控制信号φN，输出信号为DN2。当DRN2为0时，因为此时第一电容组201没有引入dither，所以，第二电容组202也无需消除dither，第二电容组202的下极板的电位保持为中间电压；当DRN2为1时，根据此时比较器205的输出再控制第二电容组202的下极板接高参考电压或者低参考电压，如此第二电容组202输出电压VT，也产生一个与第一电容组201一样的dither电压，以消除第一电容组201的dither电压。此时，信号量化的电容决策路径发生变化，避免了电容自带误差的重复出现，减小了非线性误差。
如果数字控制电路206不具有延时输出第二随机信号DRN2的功能，也可以在消除抖动器204中加入该功能，以实现在第K+1个电容消除dither的目的。例如，消除抖动器204还可以包括：延时器(未绘出)，用于使所述消除抖动器204延时输出控制所述第二电容组202的电容的下极板的控制信号。
本发明实施例具有以下优势：
1.Dither信号在模拟域加入，同样在模拟域消除，不影响输出的数字信号。
2.在ADC采样后，即比较器进行比较后才引入Dither信号，防止输入信号的摆幅被压缩，ADC本身的最高量化精度被限制的问题，也不影响输入信号的摆幅。
3.引入的Dither信号和消除的Dither信号同样是模拟域的信号，不存在模拟域和数字域的Dither信号不同的问题，误差小。
4.可以在多次甚至在每一次量化时都引入Dither信号，随机性和抖动范围大，SFDR提升范围大。
图5是本发明一实施例提供的逐次逼近式模拟数字转换器系统与现有技术相比的效果示意图。如图5所示，
本发明技术方案有益效果在于：和传统提高模拟数字转换器SFDR的方法相比，本技术在不影响输入信号摆幅的前提下，解决了加入抖动量范围小的问题，极大程度提高了逐次逼近模拟数字转换器的无杂散动态范围。该技术结构简单，功耗低，运用在高精度SARADC中在一定程度上可以提高产品的良品率。经MATLAB实验仿真，在电容失配标准差为0.05时，使用本方法9位逐次逼近模拟数字转换器的SFDR最高可以提升16dB。
对比差分输入Monotonic ADC，同时固定上侧失配电容，下侧电容按失配标准差0.05随机产生1000组电容阵列，计算1000组两种ADC的SFDR。多值抖动ADC的SFDR的均值比Monotonic ADC的均值高5.35dB。
通过上述技术方案，采用本发明提供的逐次逼近式模拟数字转换器系统，该系统包括：引入抖动器和消除抖动器，其中，所述引入抖动器连接在所述第一电容组和所述数字控制电路之间，用于根据所述比较器的输出信号以及所述数字控制电路输出的第一随机信号，输出控制信号控制所述第一电容组的第K个电容的下极板，以在所述第一电容组的第K个电容处引入抖动；所述消除抖动器连接在所述第二电容组和所述数字控制电路之间，用于根据所述比较器的输出信号以及所述数字控制电路输出的第二随机信号，输出控制信号控制所述第二电容组的第K+1个电容的下极板，以在所述第二电容组的第K+1个电容处消除抖动。本发明可以解决上述现有技术存在的各个问题。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。
以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种逐次逼近式模拟数字转换器系统，该逐次逼近式模拟数字转换器包括第一电容组、第二电容组、比较器以及数字控制电路，所述第一电容组和所述第二电容组具有对应相同的多个电容，其特征在于，该系统包括：
引入抖动器和消除抖动器，其中，
所述引入抖动器连接在所述第一电容组和所述数字控制电路之间，用于根据所述比较器的输出信号以及所述数字控制电路输出的第一随机信号，输出控制信号控制所述第一电容组的第K个电容的下极板，以在所述第一电容组的第K个电容处引入抖动；
所述消除抖动器连接在所述第二电容组和所述数字控制电路之间，用于根据所述比较器的输出信号以及所述数字控制电路输出的第二随机信号，输出控制信号控制所述第二电容组的第K+1个电容的下极板，以在所述第二电容组的第K+1个电容处消除抖动。
2.根据权利要求1所述的逐次逼近式模拟数字转换器系统，其特征在于，所述引入抖动器包括：
第一异或门，以所述比较器的输出信号和所述数字控制电路输出的第一随机信号作为输入，并输出经异或计算的信号。
3.根据权利要求2所述的逐次逼近式模拟数字转换器系统，其特征在于，所述消除抖动器包括：
第二异或门，以所述比较器的输出信号和所述数字控制电路输出的第二随机信号作为输入，并输出经异或计算的信号。
4.根据权利要求2所述的逐次逼近式模拟数字转换器系统，其特征在于，所述引入抖动器还包括：
第一触发器，以所述第一异或门输出的经异或计算的信号以及所述数字控制电路输出的时序控制信号作为输入，并输出控制所述第一电容组的电容的下极板的控制信号。
5.根据权利要求3所述的逐次逼近式模拟数字转换器系统，其特征在于，所述消除抖动器还包括：
第二触发器，以所述第二异或门输出的经异或计算的信号以及所述数字控制电路输出的时序控制信号作为输入，并输出控制所述第二电容组的电容的下极板的控制信号。
6.根据权利要求1所述的逐次逼近式模拟数字转换器系统，其特征在于，所述消除抖动器还包括：
延时器，用于使所述消除抖动器延时输出控制所述第二电容组的电容的下极板的控制信号。
7.根据权利要求1所述的逐次逼近式模拟数字转换器系统，其特征在于，所述数字控制电路在输出所述第一随机信号之后延时输出所述第二随机信号。
8.根据权利要求3所述的逐次逼近式模拟数字转换器系统，其特征在于，所述第一随机信号或所述第二随机信号为0或1。
9.根据权利要求8所述的逐次逼近式模拟数字转换器系统，其特征在于，在所述第一随机信号或所述第二随机信号为0时，所述第一异或门或所述第二异或门直接输出所述比较器的输出信号，在所述第一随机信号或所述第二随机信号为1时，所述第一异或门或所述第二异或门将所述比较器的输出信号取反后输出。
10.根据权利要求1所述的逐次逼近式模拟数字转换器系统，其特征在于，所述第K+1个电容的值是所述第K个电容的值的二分之一。
CN202011262573.3A 2020-11-12 2020-11-12 逐次逼近式模拟数字转换器系统 Active CN112272026B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011262573.3A CN112272026B (zh) 2020-11-12 2020-11-12 逐次逼近式模拟数字转换器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011262573.3A CN112272026B (zh) 2020-11-12 2020-11-12 逐次逼近式模拟数字转换器系统

Publications (2)

Publication Number Publication Date
CN112272026A true CN112272026A (zh) 2021-01-26
CN112272026B CN112272026B (zh) 2022-01-14

Family

ID=74339580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011262573.3A Active CN112272026B (zh) 2020-11-12 2020-11-12 逐次逼近式模拟数字转换器系统

Country Status (1)

Country Link
CN (1) CN112272026B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN104734716A (zh) * 2013-12-24 2015-06-24 瑞昱半导体股份有限公司 连续逼近暂存式模拟数字转换器及其控制方法
US20160182075A1 (en) * 2014-12-17 2016-06-23 Analog Devices, Inc. Randomly sampling reference adc for calibration
CN107046424A (zh) * 2016-02-09 2017-08-15 美国亚德诺半导体公司 具有双转换的adc后台校准
CN109586723A (zh) * 2017-09-13 2019-04-05 是德科技股份有限公司 数模转换器中的最低有效位动态元件匹配

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104734716A (zh) * 2013-12-24 2015-06-24 瑞昱半导体股份有限公司 连续逼近暂存式模拟数字转换器及其控制方法
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
US20160182075A1 (en) * 2014-12-17 2016-06-23 Analog Devices, Inc. Randomly sampling reference adc for calibration
CN107046424A (zh) * 2016-02-09 2017-08-15 美国亚德诺半导体公司 具有双转换的adc后台校准
CN109586723A (zh) * 2017-09-13 2019-04-05 是德科技股份有限公司 数模转换器中的最低有效位动态元件匹配

Also Published As

Publication number Publication date
CN112272026B (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
US9654132B2 (en) Hybrid charge-sharing charge-redistribution DAC for successive approximation analog-to-digital converters
US9154152B1 (en) Calibration and noise reduction of analog to digital converters
US10484000B2 (en) Analog-to-digital converters
US7928880B2 (en) Digital analog converter
US8599059B1 (en) Successive approximation register analog-digital converter and method for operating the same
CN111654285B (zh) 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法
US20180138919A1 (en) Analog-To-Digital Converter System
TWI470938B (zh) 電容式分壓器
CN111565042B (zh) 一种适用于两步式adc的校正方法
US8963754B2 (en) Circuit for digitizing a sum of signals
EP2590329B1 (en) Systems and methods for randomizing component mismatch in an adc
US20120112948A1 (en) Compact sar adc
US9467161B1 (en) Low-power, high-speed successive approximation register analog-to-digital converter and conversion method using the same
KR20140084577A (ko) 아날로그 디지털 변환장치 및 방법
CN111900983A (zh) 一种基于相关的sar adc电容失配误差的后台校准方法
CN110768671A (zh) 一种用于逐次逼近型模数转换器的片外校准方法及系统
Yang et al. An area-efficient SAR ADC with mismatch error shaping technique achieving 102-dB SFDR 90.2-dB SNDR over 20-kHz bandwidth
CN112272026B (zh) 逐次逼近式模拟数字转换器系统
US20230261665A1 (en) Successive-approximation analog-to-digital converters
Liu et al. An equalization-based adaptive digital background calibration technique for successive approximation analog-to-digital converters
CN114024550B (zh) 模数转换器和自动化配电设备
Chen et al. A calibration scheme for nonlinearity of the SAR-pipelined ADCs based on a shared neural network
Kościelnik et al. Optimized design of successive approximation time-to-digital converter with single set of delay lines
CN109039337B (zh) 基于预加重的逐次逼近型模数转换器
CN111277270A (zh) 一种高速逐次逼近型模数转换电路及dac权重分配方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant