CN112269747B - 一种时分复用缓存实现时隙数据包重组的方法 - Google Patents

一种时分复用缓存实现时隙数据包重组的方法 Download PDF

Info

Publication number
CN112269747B
CN112269747B CN202011117276.XA CN202011117276A CN112269747B CN 112269747 B CN112269747 B CN 112269747B CN 202011117276 A CN202011117276 A CN 202011117276A CN 112269747 B CN112269747 B CN 112269747B
Authority
CN
China
Prior art keywords
address
module
data
data packet
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011117276.XA
Other languages
English (en)
Other versions
CN112269747A (zh
Inventor
李斌
张晓峰
陈伟峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Optical Electrical Communication Technology Co Ltd
Original Assignee
Tianjin Optical Electrical Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Optical Electrical Communication Technology Co Ltd filed Critical Tianjin Optical Electrical Communication Technology Co Ltd
Priority to CN202011117276.XA priority Critical patent/CN112269747B/zh
Publication of CN112269747A publication Critical patent/CN112269747A/zh
Application granted granted Critical
Publication of CN112269747B publication Critical patent/CN112269747B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/0842—Multiuser, multiprocessor or multiprocessing cache systems for multiprocessing or multitasking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

本发明公开了一种时分复用缓存实现时隙数据包重组的方法。本方法将缓存资源进行时分复用，即对于同一个数据缓存，在不同的时间存储着多个不同时隙的数据包。输入的原始时隙复用通信协议数据的不同时隙中的数据包存储进同一块数据缓存中。数据包重组输出时按照链表地址对数据缓存进行读取，将某个时隙的数据包进行连续输出。数据缓存的地址动态管理写入数据缓存的某个地址后即标记该地址被占用，读出数据缓存的某个地址后即标记该地址被释放并标记为空闲地址，写入数据缓存前需要分配数据缓存的空闲的地址。采用该方案实现了时隙复用通信协议中数据包的重组，提高了缓存的利用率，节约了缓存资源。基于有限的缓存资源实现更多时隙中数据包的重组。

Description

一种时分复用缓存实现时隙数据包重组的方法
技术领域
本发明涉及通信领域，尤其是涉及一种时分复用缓存实现时隙数据包重组的方法，具体涉及到时隙复用通信协议中数据包的重组。
背景技术
在时隙复用通信协议中，数据包分散位于各自的时隙之中，当需要将数据包进行重组时，传统做法是为每一个时隙分别进行缓存，虽然分别缓存实现更容易，但是会造成缓存资源的浪费，因为当某个时隙中没有数据包时也会占用缓存资源。
发明内容
本发明的目的就是要解决上述现实应用中存在的问题，特别提供一种时分复用缓存实现时隙数据包重组的方法。
本发明采取的技术方案是：一种时分复用缓存实现时隙数据包重组的方法，其特征在于，该方法利用时隙缓存模块、数据缓存模块、地址动态管理缓存模块、读取任务队列缓存模块、链表地址缓存模块和链表读取模块对时隙复用通信协议中数据包进行重组，步骤如下：
一、时隙缓存模块负责记录每个数据包的开头被写入数据缓存中的地址以及当前数据包片段被写入数据缓存模块中的地址；具体子步骤如下：
（1）、当前输入若是某个数据包的开头；
A、时隙缓存模块则将地址动态管理缓存模块为该数据包初始分
配的首地址写入时隙缓存模块中记录下来；
B、时隙缓存模块将当前数据包开头片段按照地址动态管理缓存
模块的当前分配空闲地址写入数据缓存模块中；
C、时隙缓存模块将当前分配空闲地址作为当前数据包开头片段
被写入数据缓存模块中的地址写入时隙缓存模块。
（2）、当前输入若是某个数据包的中间片段；
A、时隙缓存模块则将当前数据包中间片段按照地址动态管理缓
存模块的当前分配空闲地址写入数据缓存模块中；
B、时隙缓存模块将对应于当前时隙的记录的数据包片段被写入
数据缓存模块中的地址作为新的链表地址，在链表地址缓存模块的此链表地址中写入当前分配空闲地址；
C、时隙缓存模块将当前分配空闲地址作为当前数据包片段被写
入数据缓存模块中的地址写入时隙缓存模块。
（3）、当前输入若是某个数据包的结尾片段；
A、时隙缓存模块则将当前数据包结尾片段按照地址动态管理缓
存模块的当前分配空闲地址写入数据缓存模块中；
B、时隙缓存模块将对应于当前时隙的记录的数据包片段被写入
数据缓存模块中的地址作为新的链表地址，在链表地址缓存模块的此链表地址中写入当前分配空闲地址；
C、时隙缓存模块将当前时隙的记录的数据包首地址写入读取任
务队列缓存模块。
二、数据缓存模块负责存储数据包的片段，当需要将数据包片段写入数据缓存模块时，由地址动态管理缓存模块为当前数据包片段分配新的空闲地址，数据包片段被写入数据缓存模块中的当前分配空闲地址中；当链表读取模块从数据缓存模块中读取数据包缓存时，读取数据缓存模块的地址传递给地址动态管理缓存模块。
三、地址动态管理缓存模块负责标记数据缓存模块中哪些地址是被占用的、哪些地址被释放为空闲地址；当时隙缓存模块需要将数据包片段写入数据缓存模块时，地址动态管理缓存模块为当前数据包片段分配一个新的空闲地址，并将此地址标记为已占用；若当前数据包片段是数据包的开头片段，则当前分配的空闲地址是为某数据包初始分配的首地址，需要将此首地址写入时隙缓存模块中；当链表读取模块从数据缓存模块中读取了某个数据包缓存时，相应的数据缓存模块的读出地址被地址动态管理缓存模块释放并标记为空闲地址。
四、链表地址缓存模块负责记录每个数据包位于数据缓存模块中的依次地址顺序；当时隙缓存模块将数据包片段写入数据缓存模块时，同时也将链表地址写入链表地址缓存；当链表读取模块需要读取数据缓存模块时，需要先从链表地址缓存模块中读取出链表地址。
五、读取任务队列缓存模块负责记录完整数据包读取任务；当时隙缓存模块写入了某个数据包的结尾片段时，意味着该数据包已经完整的存储于数据缓存模块中，此时时隙缓存模块将这个完整数据包的首地址写入读取任务队列缓存模块的队尾；若读取任务队列缓存不为空，意味着数据缓存模块中存在着完整的数据包有待读出，此时读取任务队列缓存模块将队首的数据包的首地址传递给链表读取模块，链表读取模块以此首地址开始读取数据缓存模块。
六、链表读取模块负责从数据缓存模块中依次读出完整的数据包并输出；当读取任务队列缓存模块传递给链表读取模块一个新的数据包的首地址时，链表读取模块以此首地址开始读取数据缓存模块中存储的数据包片段，同时读取相同地址的链表地址缓存模块中的链表地址，并以此链表地址作为下一个相邻数据包片段的读取地址，链表读取模块不停重复以上过程，直至从数据缓存模块中读取出了完整的数据包，并将完整数据包输出。
本方法将缓存资源进行时分复用，即对于同一个数据缓存，在不同的时间存储着多个不同时隙的数据包。输入的原始时隙复用通信协议数据的不同时隙中的数据包存储进同一块数据缓存中。数据缓存中的数据包的地址不是连续的，而是以链表的数据结构进行存储。数据包重组输出时按照链表地址对数据缓存进行读取，将某个时隙的数据包进行连续输出。数据缓存的地址动态管理写入数据缓存的某个地址后即标记该地址被占用，读出数据缓存的某个地址后即标记该地址被释放并标记为空闲地址，写入数据缓存前需要分配数据缓存的空闲的地址。当写入数据缓存的数据是某个数据包的最后的结尾时，意味着数据缓存中已经写入了该数据包的全部数据了，即将该数据包的读取任务传递给读取任务队列。时隙缓存模块需要记录每个时隙中数据包的开头写入了数据缓存中的地址以及当前数据包片段被写入数据缓存中的地址。
采用该方案，可以实现时隙复用通信协议中数据包的重组，并且不同的时隙存储进同一个数据缓存中，数据缓存以链表形式动态管理地址。在不同的时间，数据缓存中存储的是不同时隙的相应数据包，即实现了缓存的时分复用。
本发明的有益效果是：实现了时隙复用通信协议中数据包的重组，并将数据缓存采用时分复用的方法，提高了缓存的利用率，节约了缓存资源。基于有限的缓存资源可以实现更多时隙中数据包的重组。
附图说明
图1是本发明的原理框图。
具体实施方式
以下结合附图和实施例对本发明作进一步说明。
参照图1，以下按照逐个模块介绍实现的具体方法。
1）时隙缓存模块
时隙复用通信协议的原始输入数据分为多个不同的时隙，每个数据包分别位于相应的时隙中，时隙缓存模块负责记录每个数据包的开头被写入数据缓存中的地址以及当前数据包片段被写入数据缓存模块中的地址。当前输入若是某个数据包的开头，时隙缓存模块则将地址动态管理缓存模块为该数据包初始分配的首地址写入时隙缓存模块中记录下来，并将当前数据包片段（开头片段）按照地址动态管理缓存模块的当前分配空闲地址写入数据缓存模块中，并将这个当前分配空闲地址作为当前数据包片段被写入数据缓存模块中的地址写入时隙缓存模块；当前输入若是某个数据包的中间片段，时隙缓存模块则将当前数据包片段（中间片段）按照地址动态管理缓存模块的当前分配空闲地址写入数据缓存模块中，并将该时隙的记录的数据包片段被写入数据缓存模块中的地址对应的链表地址缓存模块的相应地址中写入当前分配空闲地址，并将这个当前分配空闲地址作为当前数据包片段被写入数据缓存模块中的地址写入时隙缓存模块；当前输入若是某个数据包的结尾片段，时隙缓存模块则将当前数据包片段（结尾片段）按照地址动态管理缓存模块的当前分配空闲地址写入数据缓存模块中，并将该时隙的记录的数据包片段被写入数据缓存模块中的地址对应的链表地址缓存模块的相应地址中写入当前分配空闲地址，并将该时隙的记录的数据包首地址写入读取任务队列缓存模块。
2）数据缓存模块
数据缓存模块负责存储数据包的片段，对于每个数据包不一定位于数据缓存模块的连续地址中。因为数据缓存模块的地址是由地址动态管理缓存模块进行灵活动态分配的，当需要将数据包片段写入数据缓存模块时，由地址动态管理缓存模块为当前数据包片段分配新的空闲地址，数据包片段被写入数据缓存模块中的当前分配空闲地址中。当链表读取模块从数据缓存模块中读取数据包缓存时，读取数据缓存模块的地址传递给地址动态管理缓存模块（地址动态管理缓存模块将此读出的地址释放为空闲地址）。
3）地址动态管理缓存模块
地址动态管理缓存模块负责标记数据缓存模块中哪些地址是被占用的、哪些地址被释放为空闲地址。当时隙缓存模块需要将数据包片段写入数据缓存模块时，地址动态管理缓存模块为当前数据包片段分配一个新的空闲地址，并将此地址标记为已占用。特殊的，若当前数据包片段是数据包的开头片段，则当前分配的空闲地址是为某数据包初始分配的首地址，需要将此首地址写入时隙缓存模块中。当链表读取模块从数据缓存模块中读取了某个数据包缓存时，相应的数据缓存模块的读出地址被地址动态管理缓存模块释放并标记为空闲地址。
4）链表地址缓存模块
链表地址缓存模块负责记录每个数据包位于数据缓存模块中的依次地址顺序。当时隙缓存模块将数据包片段写入数据缓存模块时，同时也将链表地址写入链表地址缓存，这样即实现了数据包片段以链表的数据结构存储于数据缓存模块中。当链表读取模块需要读取数据缓存模块时，需要先从链表地址缓存模块中读取出链表地址。
5）读取任务队列缓存模块
读取任务队列缓存模块负责记录完整数据包读取任务。当时隙缓存模块写入了某个数据包的结尾片段时，意味着该数据包已经完整的存储于数据缓存模块中，此时时隙缓存模块将这个完整数据包的首地址写入读取任务队列缓存模块的队尾。若读取任务队列缓存不为空，意味着数据缓存模块中存在着完整的数据包有待读出，此时读取任务队列缓存模块将队首的数据包的首地址传递给链表读取模块，链表读取模块以此首地址开始读取数据缓存模块。
6）链表读取模块
链表读取模块负责从数据缓存模块中依次读出完整的数据包并输出。当读取任务队列缓存模块传递给链表读取模块一个新的数据包的首地址时，链表读取模块以此首地址开始读取数据缓存模块中存储的数据包片段，同时读取相同地址的链表地址缓存模块中的链表地址，并以此链表地址作为下一个相邻数据包片段的读取地址，链表读取模块不停重复以上过程，直至从数据缓存模块中读取出了完整的数据包并将完整数据包输出。
列举实例：
对于一个8比特位宽的通信输入数据，每次输入数据为8比特（即1字节）。对于多时隙复用的通信协议，举例不妨假设其中第1时隙存在数据包，其他任意时隙的处理方法与第1时隙的处理方法是完全相同的，因此只举例一个第1时隙即可。不妨假设第1时隙中存在一个最短的长度为3字节的数据包，对于其他任意更长长度的数据包的处理方法与此数据包的处理方法完全相同。假设该数据包从开头至结尾依次为“9B6A5D”（采用十六进制、高位在前的表示方法，以下数据及地址默认均采用此表示方法。）。
时隙缓存模块首先接收到输入数据中的数据包的开头片段，即“9B”。地址动态缓存模块为当前数据包片段“9B”分配了一个空闲的地址，不妨设为F17C，并且地址动态缓存模块将此地址F17C标记为已占用。于是时隙缓存模块将此数据包片段“9B”写入了数据缓存模块中的F17C地址中存储下来，同时，由于当前数据包片段是数据包的开头片段，时隙缓存模块将此数据包初始分配的首地址F17C记录在对应于第1时隙的时隙缓存中的数据包的开头被写入数据缓存中的地址，并将当前数据包片段地址F17C记录在对应于第1时隙的当前数据包片段被写入数据缓存模块中的地址。
类似的，对于输入数据中第1时隙的数据包的第二个字节“6A”，地址动态缓存模块为当前数据包片段“6A”分配了一个新的空闲的地址，不妨设为7A6D，并且地址动态缓存模块将此地址7A6D标记为已占用。于是时隙缓存模块将此数据包片段“6A”写入了数据缓存模块中的7A6D地址中存储下来，同时，由于当前数据包片段是数据包的中间片段（数据包非开头、非结尾的片段称为中间片段），时隙缓存模块将其记录的对应于第1时隙的当前数据包片段被写入数据缓存模块中的地址F17C作为新的链表地址，在链表地址缓存模块中的此链表地址F17C中写入当前新分配的空闲地址7A6D，并将当前数据包片段地址7A6D记录在对应于第1时隙的当前数据包片段被写入数据缓存模块中的地址。对于输入数据中第1时隙的数据包的第三个字节“5D”，地址动态缓存模块为当前数据包片段“5D”分配了一个新的空闲的地址，不妨设为34C2，并且地址动态缓存模块将此地址34C2标记为已占用。于是时隙缓存模块将此数据包片段“5D”写入了数据缓存模块中的34C2地址中存储下来，同时由于当前数据包片段是数据包的结尾片段，时隙缓存模块将其记录的对应于第1时隙的当前数据包片段被写入数据缓存模块中的地址7A6D作为新的链表地址，在链表地址缓存模块中的此链表地址7A6D中写入当前新分配的空闲地址34C2，并将当前记录的对应于第1时隙的时隙缓存中的数据包的开头被写入数据缓存中的地址F17C作为此完整数据包的首地址传递给读取任务队列缓存模块。此时，读取任务队列缓存模块中存在有待读取的任务（即已经存储完整了的输入数据中第1时隙的这个数据包“9B6A5D”，此数据包的首地址为F17C）。读取任务队列缓存模块将此数据包的首地址F17C传递给链表读取模块。链表读取模块按照首地址F17C开始从数据缓存模块的F17C地址读出数据包缓存的片段“9B”，并将此片段作为该数据包的开头输出数据包，同时地址动态管理缓存模块将此读出地址F17C释放标记为空闲地址，链表读取模块从链表地址缓存模块中的F17C地址读出链表地址7A6D。
类似的，链表读取模块按照链表地址7A6D从数据缓存模块的7A6D地址读出数据包缓存的片段“6A”，并将此片段作为数据包的第二个字节输出数据包，同时地址动态管理缓存模块将此读出地址7A6D释放标记为空闲地址，链表读取模块从链表地址缓存模块中的7A6D地址读出链表地址34C2。链表读取模块按照链表地址34C2从数据缓存模块的34C2地址读出数据包缓存的片段“5D”，并将此片段作为数据包的最后一个字节输出数据包，同时地址动态管理缓存模块将此读出地址34C2释放标记为空闲地址，至此当前数据包“9B6A5D”已经完整的全部输出完成了。

Claims (1)

1.一种时分复用缓存实现时隙数据包重组的方法，其特征在于，该方法利用时隙缓存模块、数据缓存模块、地址动态管理缓存模块、读取任务队列缓存模块、链表地址缓存模块和链表读取模块对时隙复用通信协议中数据包进行重组，步骤如下：
一、时隙缓存模块负责记录每个数据包的开头被写入数据缓存中的地址以及当前数据包片段被写入数据缓存模块中的地址；具体子步骤如下：
（1）、当前输入若是某个数据包的开头；
A、时隙缓存模块则将地址动态管理缓存模块为该数据包初始分配的首地址写入时隙缓存模块中记录下来；
B、时隙缓存模块将当前数据包开头片段按照地址动态管理缓存模块的当前分配空闲地址写入数据缓存模块中；
C、时隙缓存模块将当前分配空闲地址作为当前数据包开头片段被写入数据缓存模块中的地址写入时隙缓存模块；
（2）、当前输入若是某个数据包的中间片段；
A、时隙缓存模块则将当前数据包中间片段按照地址动态管理缓存模块的当前分配空闲地址写入数据缓存模块中；
B、时隙缓存模块将对应于当前时隙的记录的数据包片段被写入数据缓存模块中的地址作为新的链表地址，在链表地址缓存模块的此链表地址中写入当前分配空闲地址；
C、时隙缓存模块将当前分配空闲地址作为当前数据包片段被写入数据缓存模块中的地址写入时隙缓存模块；
（3）、当前输入若是某个数据包的结尾片段；
A、时隙缓存模块则将当前数据包结尾片段按照地址动态管理缓存模块的当前分配空闲地址写入数据缓存模块中；
B、时隙缓存模块将对应于当前时隙的记录的数据包片段被写入数据缓存模块中的地址作为新的链表地址，在链表地址缓存模块的此链表地址中写入当前分配空闲地址；
C、时隙缓存模块将当前时隙的记录的数据包首地址写入读取任务队列缓存模块；
二、数据缓存模块负责存储数据包的片段，当需要将数据包片段写入数据缓存模块时，由地址动态管理缓存模块为当前数据包片段分配新的空闲地址，数据包片段被写入数据缓存模块中的当前分配空闲地址中；当链表读取模块从数据缓存模块中读取数据包缓存时，读取数据缓存模块的地址传递给地址动态管理缓存模块；
三、地址动态管理缓存模块负责标记数据缓存模块中哪些地址是被占用的、哪些地址被释放为空闲地址；当时隙缓存模块需要将数据包片段写入数据缓存模块时，地址动态管理缓存模块为当前数据包片段分配一个新的空闲地址，并将此地址标记为已占用；若当前数据包片段是数据包的开头片段，则当前分配的空闲地址是为某数据包初始分配的首地址，需要将此首地址写入时隙缓存模块中；当链表读取模块从数据缓存模块中读取了某个数据包缓存时，相应的数据缓存模块的读出地址被地址动态管理缓存模块释放并标记为空闲地址；
四、链表地址缓存模块负责记录每个数据包位于数据缓存模块中的依次地址顺序；当时隙缓存模块将数据包片段写入数据缓存模块时，同时也将链表地址写入链表地址缓存；当链表读取模块需要读取数据缓存模块时，需要先从链表地址缓存模块中读取出链表地址；
五、读取任务队列缓存模块负责记录完整数据包读取任务；当时隙缓存模块写入了某个数据包的结尾片段时，意味着该数据包已经完整的存储于数据缓存模块中，此时时隙缓存模块将这个完整数据包的首地址写入读取任务队列缓存模块的队尾；若读取任务队列缓存不为空，意味着数据缓存模块中存在着完整的数据包有待读出，此时读取任务队列缓存模块将队首的数据包的首地址传递给链表读取模块，链表读取模块以此首地址开始读取数据缓存模块；
六、链表读取模块负责从数据缓存模块中依次读出完整的数据包并输出；当读取任务队列缓存模块传递给链表读取模块一个新的数据包的首地址时，链表读取模块以此首地址开始读取数据缓存模块中存储的数据包片段，同时读取相同地址的链表地址缓存模块中的链表地址，并以此链表地址作为下一个相邻数据包片段的读取地址，链表读取模块不停重复以上过程，直至从数据缓存模块中读取出了完整的数据包，并将完整数据包输出。
CN202011117276.XA 2020-10-19 2020-10-19 一种时分复用缓存实现时隙数据包重组的方法 Active CN112269747B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011117276.XA CN112269747B (zh) 2020-10-19 2020-10-19 一种时分复用缓存实现时隙数据包重组的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011117276.XA CN112269747B (zh) 2020-10-19 2020-10-19 一种时分复用缓存实现时隙数据包重组的方法

Publications (2)

Publication Number Publication Date
CN112269747A CN112269747A (zh) 2021-01-26
CN112269747B true CN112269747B (zh) 2022-04-15

Family

ID=74337587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011117276.XA Active CN112269747B (zh) 2020-10-19 2020-10-19 一种时分复用缓存实现时隙数据包重组的方法

Country Status (1)

Country Link
CN (1) CN112269747B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113163346B (zh) * 2021-04-21 2022-04-05 成都锐成芯微科技股份有限公司 广播数据包过滤方法和无线通信系统

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732278A (en) * 1994-01-11 1998-03-24 Advanced Risc Machines Limited Data memory and processor bus
CN101162919A (zh) * 2006-10-11 2008-04-16 中兴通讯股份有限公司 一种数据缓存电路
CN101551736A (zh) * 2009-05-20 2009-10-07 杭州华三通信技术有限公司 基于地址指针链表的缓存管理装置和方法
CN101729421A (zh) * 2009-12-11 2010-06-09 杭州华三通信技术有限公司 一种基于时分复用的存储方法和装置
WO2015109606A1 (zh) * 2014-01-27 2015-07-30 华为技术有限公司 数据交换装置以及系统
CN111327391A (zh) * 2018-12-17 2020-06-23 深圳市中兴微电子技术有限公司 一种时分复用方法及装置、系统、存储介质

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732278A (en) * 1994-01-11 1998-03-24 Advanced Risc Machines Limited Data memory and processor bus
CN101162919A (zh) * 2006-10-11 2008-04-16 中兴通讯股份有限公司 一种数据缓存电路
CN101551736A (zh) * 2009-05-20 2009-10-07 杭州华三通信技术有限公司 基于地址指针链表的缓存管理装置和方法
CN101729421A (zh) * 2009-12-11 2010-06-09 杭州华三通信技术有限公司 一种基于时分复用的存储方法和装置
WO2015109606A1 (zh) * 2014-01-27 2015-07-30 华为技术有限公司 数据交换装置以及系统
CN111327391A (zh) * 2018-12-17 2020-06-23 深圳市中兴微电子技术有限公司 一种时分复用方法及装置、系统、存储介质

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Data-dependent timing jitter in wavelength-division-multiplexing soliton system;RB Jenkins et al.;《Optics Letters》;19951231;第20卷(第19期);第1964-1966页 *
基于时分复用技术的多源数据采集系统;苏志刚 等;《计算机工程与设计》;20141031;第35卷(第10期);第3404-3409页 *

Also Published As

Publication number Publication date
CN112269747A (zh) 2021-01-26

Similar Documents

Publication Publication Date Title
US4603416A (en) (Time division multiplex) switching system for routing trains of constant length data packets
KR100192627B1 (ko) 동기-비동기 변환기
US20060072598A1 (en) Variable size FIFO memory
US4947388A (en) Cell switching system of asynchronous transfer mode
US4864560A (en) System for changing priority of information
EP0404078A3 (en) Communication apparatus for reassembling packets received from a network into a message
US6167041A (en) Switch with flexible link list manager for handling ATM and STM traffic
EP2603856A1 (en) Storing/reading several data streams into/from an array of memories
JP2000349789A (ja) メモリー幅の非常に広いｔｄｍスイッチシステム
CN112269747B (zh) 一种时分复用缓存实现时隙数据包重组的方法
US7000073B2 (en) Buffer controller and management method thereof
EP2589196A1 (en) Computer system and method for operating the same
US4922485A (en) System for changing priority of packets of data
CN100499563C (zh) 提高分组应用的存储器存取效率
EP1111828A2 (en) Method and apparatus for cross-connecting data streams with efficient memory utilization and transparent protocol conversion
CN111930650B (zh) 一种网络流量转发方法及设备
US6851027B2 (en) Memory system organized into blocks of different sizes and allocation method therefor
US7116659B2 (en) Data transmission memory
CN114896184B (zh) 一种dma控制器fpga及基于其的固态存储器
CN116723432A (zh) Pon上行帧重组方法和装置
KR100258561B1 (ko) 비동기식 전달 모드 셀 수신 시스템에 있어서 셀 수신 방법
JP2002108800A (ja) 集信装置に対する連結リストメモリアクセス制御
CN111585918B (zh) 一种应用于存储转发机制交换机的存储转发装置和方法
JPH03106149A (ja) Ｔｄｍ―ｐｋｔ変換回路
JP2933653B2 (ja) パケットスイッチング交換装置の入力変換装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant