CN112259520A - Mim电容的形成方法 - Google Patents

Mim电容的形成方法 Download PDF

Info

Publication number
CN112259520A
CN112259520A CN202011096881.3A CN202011096881A CN112259520A CN 112259520 A CN112259520 A CN 112259520A CN 202011096881 A CN202011096881 A CN 202011096881A CN 112259520 A CN112259520 A CN 112259520A
Authority
CN
China
Prior art keywords
dielectric layer
layer
dielectric
capacitor
electrode layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011096881.3A
Other languages
English (en)
Other versions
CN112259520B (zh
Inventor
杨宏旭
刘俊文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011096881.3A priority Critical patent/CN112259520B/zh
Publication of CN112259520A publication Critical patent/CN112259520A/zh
Application granted granted Critical
Publication of CN112259520B publication Critical patent/CN112259520B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请公开了一种MIM电容的形成方法，包括：在第一介质层上的第一目标区域覆盖光阻，第一介质层形成于MIM电容薄膜上，MIM电容薄膜形成于第二介质层上，第二介质层形成于介质阻挡层上，介质阻挡层形成于层间介质层上，MIM电容薄膜从下至上依次包括底部电极层、电容介质层和顶部电极层；进行刻蚀，去除除第一目标区域以外的其它区域的第一介质层和顶部电极层，刻蚀至其它区域的电容介质层的目标深度；去除光阻，沉积电容介质；在第二目标区域覆盖光阻，第二目标区域覆盖第一目标区域且大于第一目标区域；进行刻蚀，去除除第二目标区域以外的其它区域的底部电极层，刻蚀至其它区域的第二介质层的目标深度；去除光阻，沉积第三介质层。

Description

MIM电容的形成方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种金属-介质层-金属(metal-insulator-metal，MIM)电容的形成方法。
背景技术
电容元件常应用于如射频、单片微波等集成电路中作为电子无源器件。常见的电容元件包括金属氧化物半导体(metal-oxide-semiconductor，MOS)电容、PN结(positivenegative junction)电容以及MIM电容等。
其中，MIM电容在某些特殊应用中能够提供优于MOS电容以及PN结电容的电学特性，这是由于MOS电容以及PN结电容均受限于其本身结构，在工作时电极容易产生空穴层，导致其频率特性降低，而MIM电容可以提供较好的频率以及温度相关特性。此外，在半导体制造中，MIM电容可形成于层间金属以及金属互连制程中，也降低了与集成电路制造的前端工艺整合的困难度及复杂度。
参考图1，其示出了相关技术中提供的后端工序中进行MIM电容刻蚀之后的剖面示意图。如图1所示，层间介质层(inter layer dielectric，ILD)110上形成有介质阻挡层120，介质阻挡层130上形成有MIM电容，MIM电容上形成有介质层140。其中，层间介质层110中形成有金属连线111，MIM电容从下至上依次包括底部电极层131、电容介质层132和顶部电极层133，电容介质层132为台阶型。在后续的工序中，需要填充介质后，将顶部电极层133、底部电极层131和金属连线111打开。在后续的工序中，需要在沉积介质层后，通过刻蚀打开各个金属层(顶部电极层133、底部电极层131和金属连线111)。
然而，由于各个金属层上方的薄膜的厚度(顶部电极层133上方的薄膜厚度h1、底部电极层131上方的薄膜厚度h2和金属连线111上方的薄膜厚度h3)不同，因此针对各个金属层上方不同的薄膜厚度，设计不同的工序依次打开各个金属层，1工艺较为复杂，制造成本较高。
发明内容
本申请提供了一种MIM电容的形成方法，可以解决相关技术中提供的包含MIM电容的后端结构由于各个薄膜层之间的台阶差所导致的打开各个金属层工艺较为复杂，制造成本较高的问题。
一方面，本申请实施例提供了一种MIM电容的形成方法，包括：
在第一介质层上的第一目标区域覆盖光阻，所述第一介质层形成于MIM电容薄膜上，所述MIM电容薄膜形成于第二介质层上，所述第二介质层形成于介质阻挡层上，所述介质阻挡层形成于层间介质层上，所述层间介质层中形成有金属连线，所述MIM电容薄膜从下至上依次包括底部电极层、电容介质层和顶部电极层；
进行刻蚀，去除除所述第一目标区域以外的其它区域的第一介质层和顶部电极层，刻蚀至所述其它区域的电容介质层的目标深度；
去除光阻，沉积电容介质；
在第二目标区域覆盖光阻，所述第二目标区域覆盖所述第一目标区域且所述第二目标区域大于所述第一目标区域；
进行刻蚀，去除除所述第二目标区域以外的其它区域的电容介质和底部电极层，刻蚀至所述其它区域的第二介质层的目标深度；
去除光阻，沉积第三介质层。
可选的，所述电容介质和所述第一介质层包括氮化硅(SiN)。
可选的，所述介质阻挡层包括NDC。
可选的，所述底部电极层包括氮化钽(TaN)，所述顶部电极层包括氮化钛(TiN)。
可选的，沉积的电容介质的厚度为
Figure BDA0002724050010000021
至1300埃。
可选的，所述顶部电极层的厚度为500埃至1500埃。
可选的，所述介质阻挡层包括氮化物掺杂碳化硅(nitride doped siliconcarbide，NDC)。
可选的，沉积的所述第三介质层的厚度大于10000埃。
可选的，所述第三介质层包括二氧化硅(SiO2)。
可选的，所述沉积第三介质层之后，还包括：
在所述第三介质层上沉积介电抗反射涂层(dielectric anti-reflect coating，DARC)。
本申请技术方案，至少包括如下优点：
通过在MIM电容的形成过程中，在第一次刻蚀去除预定区域的顶部电极层、位于顶部电极层上的第一介质层和目标深度的电容介质层后，沉积电容介质，在第二次刻蚀中去除预定区域的电容介质、底部电极层和目标深度的第二介质层后形成第一级台阶、第二级台阶和第三级台阶结构，从而使顶部电极层上方的薄膜厚度大于底部电极层上方的薄膜厚度，底部电极层上方的薄膜厚度大于金属连线上方的薄膜厚度，从而降低了各个台阶结构之间的台阶差对打开各个金属层的影响，进而能够在不改变工序的基础上一次性打开各个金属层，降低了制造成本。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术中提供的后端工序中进行MIM电容刻蚀之后的剖面示意图；
图2是本申请一个示例性实施例提供的MIM电容的形成方法的流程图；
图3至图8是本申请一个示例性实施例提供的MIM电容的形成过程示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图2，其示出了本申请一个示例性实施例提供的MIM电容的形成方法的流程图，该方法包括：
步骤201，在第一介质层上的第一目标区域覆盖光阻，第一介质层形成于MIM电容薄膜上，MIM电容薄膜形成于第二介质层上，第二介质层形成于介质阻挡层上，介质阻挡层形成于层间介质层上，层间介质层中形成有金属连线，MIM电容薄膜从下至上依次包括底部电极层、电容介质层和顶部电极层。
参考图3，其示出了在第一介质层上覆盖光阻的剖面示意图。如图3所示，层间介质层310中形成有金属连线311，层间介质层310上形成有介质阻挡层320，介质阻挡层320上形成有第二介质层330，第二介质层330上形成有MIM电容薄膜，MIM电容薄膜上形成有第一介质层350。其中，MIM电容薄膜从下至上依次包括底部电极层341、电容介质层342和顶部电极层343。
可选的，电容介质层342所包含的电容介质包括氮化硅；可选的，底部电极层341包括氮化钽，顶部电极层343包括氮化钛。
可选的，电容介质342的厚度为300埃至1300埃；可选的，顶部电极层343的厚度为500埃至1500埃(例如，其可以是1000埃)。
可选的，第一介质层350包括氮化硅；可选的，介质阻挡层320包括NDC；可选的，第二介质层330包括二氧化硅；可选的，层间介质层310包括二氧化硅。
示例性的，可通过光刻工艺在第一介质层350上的第一目标区域覆盖光阻301，第一目标区域是在对MIM电容薄膜第一次刻蚀中需要被遮挡的区域。
步骤202，进行刻蚀，去除除第一目标区域以外的其它区域的第一介质层和顶部电极层，刻蚀至其它区域的电容介质层的目标深度。
参考图4，其示出了对MIM电容薄膜进行第一次刻蚀的剖面示意图。如图4所示，通过第一次刻蚀后，除第一目标区域以外，其它区域的第一介质层350、顶部电极层343和目标深度的电容介质层342被去除，第一目标区域的第一介质层350、顶部电极层343和目标厚度的电容介质层342形成MIM电容的第一级台阶。
步骤203，去除光阻，沉积电容介质。
参考图5，其示出了去除光阻后沉积电容介质的剖面示意图。示例性的，如图5所示，可通过化学气相沉积(chemical vapor deposition，CVD)工艺沉积电容介质344，沉积的电容介质344的厚度为300埃至1300埃(例如，其可以是800埃)；可选的，该电容介质344包括氮化硅。
步骤204，在第二目标区域覆盖光阻，第二目标区域覆盖第一目标区域且第二目标区域大于第一目标区域。
参考图6，其示出了在第二目标区域覆盖光阻的剖面示意图。示例性的，可通过光刻工艺在第二目标区域覆盖光阻301，该第二目标区域覆盖第一目标区域(即，第二目标区域覆盖了第一级台阶及第一级台阶周侧的部分区域)。
步骤205，进行刻蚀，去除除第二目标区域以外的其它区域的电容介质和底部电极层，刻蚀至其它区域的第二介质层的目标深度。
参考图7，其示出了对MIM电容薄膜进行第二次刻蚀的剖面示意图。示例性的，如图7所示，经过第二次刻蚀后，除第二目标区域外，其它区域的电容介质(包括沉积的电容介质344和电容介质层342)、底部电极层341和目标深度的第二介质层330被去除。
经过步骤205后，第一目标区域的电容介质344、第一介质层350和顶部电极层343的上部形成MIM电容的第一级台阶；其它区域的电容介质344、顶部电极层343的下部、台阶型的电容介质层342和底部电极层341形成MIM电容的第二级台阶，最底层的台阶型的底部电极层341构成MIM电容的第三级台阶。
可选的，第一介质层350的厚度为100埃至500埃(例如，其可以是300埃)，电容介质层342的厚度为100埃至500埃(例如，其可以是330埃)，介质阻挡层320的厚度为200埃至1200埃(例如，其可以是700埃)，第二介质层330的厚度为200埃至700埃(例如，其可以是500埃)。
步骤206，去除光阻，沉积第三介质层。
示例性的，可通过CVD工艺沉积形成第三介质层。可选的，第三介质层包括低K介质(介电常数K小于4的介质，例如二氧化硅)；可选的，在沉积第三介质层后，还包括：在第三介质层上沉积DARC。
参考图8，其示出了沉积第三介质层和DARC后的剖面示意图。示例性的，如图8所示，沉积的第三介质层360的厚度大于10000埃；第三介质层360覆盖MIM电容，DARC370形成于第三介质层360上。
在后续的打开各个金属层的工序中，首先需要对各个金属层上方的地三介质层360进行刻蚀，然后刻蚀电容介质(沉积的电容介质344和电容介质层342)和介质阻挡层320，由于在各个金属层中，顶部电极层343位置最高，底部电极层341的位置高度次之，金属连线311的位置最低，因此在刻蚀过程中，最先暴露顶部电极层343上方的电容介质，然后暴露底部电极层341上方的电容介质，最后暴露金属连线311上方的介质阻挡层320，故需要满足顶部电极层343上方的薄膜厚度H1(沉积的电容介质344和第一介质层350的厚度之和)大于底部电极层341上方的薄膜厚度H2(沉积的电容介质344和剩余的电容介质层342的厚度之和)，底部电极层341上方的薄膜厚度H2大于金属连线311上方的薄膜厚度H3(剩余的第二介质层330和介质阻挡层320的厚度之和)，即可实现在不改变工序的基础上一次性打开各个金属层。
由于顶部电极层343上形成有第一介质层350，而在第一次刻蚀后，底部电极层341上方的电容介质层342被刻蚀，因此在沉积电容介质344后，H1＞H2，同时，由于在第一次刻蚀后沉积了电容介质344，使得H1、H2均大于H3。
综上所述，本申请实施例中，通过在MIM电容的形成过程中，在第一次刻蚀去除预定区域的顶部电极层、位于顶部电极层上的第一介质层和目标深度的电容介质层后，沉积电容介质，在第二次刻蚀中去除预定区域的电容介质、底部电极层和目标深度的第二介质层后形成第一级台阶、第二级台阶和第三级台阶结构，从而使顶部电极层上方的薄膜厚度大于底部电极层上方的薄膜厚度，底部电极层上方的薄膜厚度大于金属连线上方的薄膜厚度，从而降低了各个台阶结构之间的台阶差对打开各个金属层的影响，进而能够在不改变工序的基础上一次性打开各个金属层，降低了制造成本。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (10)

1.一种MIM电容的形成方法，其特征在于，包括：
在第一介质层上的第一目标区域覆盖光阻，所述第一介质层形成于MIM电容薄膜上，所述MIM电容薄膜形成于第二介质层上，所述第二介质层形成于介质阻挡层上，所述介质阻挡层形成于层间介质层上，所述层间介质层中形成有金属连线，所述MIM电容薄膜从下至上依次包括底部电极层、电容介质层和顶部电极层；
进行刻蚀，去除除所述第一目标区域以外的其它区域的第一介质层和顶部电极层，刻蚀至所述其它区域的电容介质层的目标深度；
去除光阻，沉积电容介质；
在第二目标区域覆盖光阻，所述第二目标区域覆盖所述第一目标区域且所述第二目标区域大于所述第一目标区域；
进行刻蚀，去除除所述第二目标区域以外的其它区域的电容介质和底部电极层，刻蚀至所述其它区域的第二介质层的目标深度；
去除光阻，沉积第三介质层。
2.根据权利要求1所述的方法，其特征在于，所述电容介质和所述第一介质层包括氮化硅。
3.根据权利要求2所述的方法，其特征在于，所述介质阻挡层包括NDC。
4.根据权利要求3所述的方法，其特征在于，所述底部电极层包括氮化钽，所述顶部电极层包括氮化钛。
5.根据权利要求4所述的方法，其特征在于，沉积的电容介质的厚度为300埃至1300埃。
6.根据权利要求5所述的方法，其特征在于，所述顶部电极层的厚度为500埃至1500埃。
7.根据权利要求6所述的方法，其特征在于，所述介质阻挡层包括NDC。
8.根据权利要求1至7任一所述的方法，其特征在于，沉积的所述第三介质层的厚度大于10000埃。
9.根据权利要求8所述的方法，其特征在于，所述第三介质层包括二氧化硅。
10.根据权利要求9所述的方法，其特征在于，所述沉积第三介质层之后，还包括：
在所述第三介质层上沉积DARC。
CN202011096881.3A 2020-10-14 2020-10-14 Mim电容的形成方法 Active CN112259520B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011096881.3A CN112259520B (zh) 2020-10-14 2020-10-14 Mim电容的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011096881.3A CN112259520B (zh) 2020-10-14 2020-10-14 Mim电容的形成方法

Publications (2)

Publication Number Publication Date
CN112259520A true CN112259520A (zh) 2021-01-22
CN112259520B CN112259520B (zh) 2023-03-14

Family

ID=74243510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011096881.3A Active CN112259520B (zh) 2020-10-14 2020-10-14 Mim电容的形成方法

Country Status (1)

Country Link
CN (1) CN112259520B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506769A (zh) * 2021-06-28 2021-10-15 华虹半导体(无锡)有限公司 包含mim电容的后端结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
US20060183280A1 (en) * 2005-02-15 2006-08-17 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitors and methods of forming the same
US20150048483A1 (en) * 2013-08-16 2015-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030011043A1 (en) * 2001-07-14 2003-01-16 Roberts Douglas R. MIM capacitor structure and process for making the same
US20060183280A1 (en) * 2005-02-15 2006-08-17 Samsung Electronics Co., Ltd. Metal-insulator-metal capacitors and methods of forming the same
US20150048483A1 (en) * 2013-08-16 2015-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods of forming the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113506769A (zh) * 2021-06-28 2021-10-15 华虹半导体(无锡)有限公司 包含mim电容的后端结构的形成方法

Also Published As

Publication number Publication date
CN112259520B (zh) 2023-03-14

Similar Documents

Publication Publication Date Title
US9269762B2 (en) Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US7915135B2 (en) Method of making multi-layer structure for metal-insulator-metal capacitor
US7964470B2 (en) Flexible processing method for metal-insulator-metal capacitor formation
US7602599B1 (en) Metal-metal capacitor and method of making the same
US6916722B2 (en) Method to fabricate high reliable metal capacitor within copper back-end process
US6387750B1 (en) Method of forming MIM capacitor
CN112259520B (zh) Mim电容的形成方法
CN111696954A (zh) 金属互连结构及其形成方法
US20070052107A1 (en) Multi-layered structure and fabricating method thereof and dual damascene structure, interconnect structure and capacitor
US20210343831A1 (en) Semiconductor structure and method for forming same
US20030025143A1 (en) Metal-insulator-metal capacitor and method of manufacture
TWI622176B (zh) Ｍｉｍ電容之結構及其製造方法
EP3627576B1 (en) Capacitor and manufacturing method for same
EP3758067B1 (en) Capacitor and manufacturing method therefor
US6893935B2 (en) Semiconductor component and fabrication method
US20030006480A1 (en) MIMCap with high dielectric constant insulator
CN112259522B (zh) 包含mim电容的后端结构及其制作方法
US6472124B1 (en) Self-aligned metal-insulator-metal capacitor for integrated circuits
CN112185888B (zh) Mim电容的形成方法和mim电容
CN112259523B (zh) Mim电容的形成方法和后端结构
CN113506769A (zh) 包含mim电容的后端结构的形成方法
CN111128867B (zh) Mim电容的制造方法以及包含mim电容的器件
CN115621260A (zh) Mim电容的形成方法
US20230268380A1 (en) Metal-insulator-metal (mim) capacitor module with dielectric sidewall spacer
TWI430399B (zh) 製造供金屬－絕緣體－金屬電容使用之多層結構之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant