CN112255882A - 集成电路版图微缩方法 - Google Patents
集成电路版图微缩方法 Download PDFInfo
- Publication number
- CN112255882A CN112255882A CN202011152838.4A CN202011152838A CN112255882A CN 112255882 A CN112255882 A CN 112255882A CN 202011152838 A CN202011152838 A CN 202011152838A CN 112255882 A CN112255882 A CN 112255882A
- Authority
- CN
- China
- Prior art keywords
- layout
- micro
- graphic
- grid points
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000012545 processing Methods 0.000 claims abstract description 34
- 238000012937 correction Methods 0.000 claims description 30
- 230000003287 optical effect Effects 0.000 claims description 27
- 238000001259 photo etching Methods 0.000 claims description 16
- 230000000694 effects Effects 0.000 claims description 11
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000004422 calculation algorithm Methods 0.000 description 7
- 238000001459 lithography Methods 0.000 description 7
- 238000003860 storage Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 4
- 238000011161 development Methods 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
- G03F7/70441—Optical proximity correction [OPC]
Abstract
本发明提供一种集成电路版图微缩方法,属于集成电路制造技术领域。集成电路版图微缩方法,包括:获取初始版图,并对初始版图内相互接触的图形单元进行合并,合并后的相互接触的图形单元构成图形单元组;根据预设微缩比例微缩处理经图形单元合并后的初始版图,以得到微缩版图。能够减少进行版图微缩后出现相接触的图形单元接触断开的情况,提高后续制得的集成电路的制造良率。
Description
技术领域
本发明涉及集成电路制造技术领域,具体而言,涉及一种集成电路版图微缩方法。
背景技术
随着半导体集成电路工业的快速发展,在集成电路设计和制造过程中,为了能够对减小集成电路所占面积,以提高电路效率和制备效率,因此,通常需要对设计好的初始版图进行一定微缩比例的版图微缩处理。
通常,采用直接微缩的方式进行版图微缩,但是此方式会导致版图中相接触的图形单元在微缩之后出现接触断开的情况,从而使得根据版图微缩处理之后的版图,进行曝光显影得到的集成电路容易产生不良,制造良率较低。
发明内容
本发明的目的在于提供一种集成电路版图微缩方法,能够减少进行版图微缩后出现相接触的图形单元接触断开的情况,提高后续制得的集成电路的制造良率。
本发明的实施例是这样实现的:
本发明实施例的一方面,提供一种集成电路版图微缩方法,包括:
获取初始版图,并对初始版图内相互接触的图形单元进行合并,合并后的相互接触的图形单元构成图形单元组;
根据预设微缩比例微缩处理经图形单元合并后的初始版图,以得到微缩版图。
可选地,在根据预设微缩比例微缩处理经图形单元合并后的初始版图,以得到微缩版图之后,该方法还包括:
对齐微缩版图内图形单元的边缘格点和光刻对准格点。
可选地,该方法还包括:
对初始版图和/或微缩版图的图形单元,进行光学邻近效应修正。
可选地,光学邻近效应修正包括基于经验的光学邻近效应修正。
可选地,光学邻近效应修正包括基于模型的光学邻近效应修正。
可选地,根据预设微缩比例微缩处理经图形单元合并后的初始版图,以得到微缩版图,包括:
根据预设微缩比例,分别对图形单元及图形单元组以初始版图的几何中心为固定点进行微缩处理。
可选地,对齐微缩版图内图形单元的边缘格点和光刻对准格点,包括:
根据四舍五入计算法对边缘格点的坐标值进行计算,以将使其转化为光刻对准格点相应的坐标值。
可选地,对齐微缩版图内图形单元的边缘格点和光刻对准格点,包括:
将边缘格点的坐标值按照就近原则转化为光刻对准格点相应的坐标值。
可选地,相互接触的图形单元包括首尾相接的至少两个图形单元。
可选地,预设微缩比例为85%至98%。
本发明实施例的有益效果包括:
本发明实施例提供的一种集成电路版图微缩方法,可以首先获取初始版图,并对初始版图内相互接触的图形单元进行合并。其中,合并后的相互接触的图形单元构成图形单元组。之后根据预设微缩比例微缩处理经图形单元合并后的初始版图,以得到微缩版图。通过对相互接触的图形单元进行合并,以构成图形单元组,从而能够使后续微缩处理过程中,能够使相互接触的图像单元以图形单元组的形式整体同时微缩,从而避免相互接触的图形单元微缩后出现接触断开(断裂)。通过该方法对设计好的初始版图进行微缩处理,能够减少或避免微缩后生成的微缩版图出现图形单元断裂的情况,从而能够提高后续制得的集成电路的制造良率。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的集成电路板图微缩方法的流程示意图之一;
图2为本发明实施例提供的集成电路板图微缩方法的流程示意图之二;
图3为本发明实施例提供的集成电路板图微缩方法的流程示意图之三;
图4为本发明实施例提供的集成电路板图微缩装置的结构示意图之一;
图5为本发明实施例提供的集成电路板图微缩装置的结构示意图之二;
图6为本发明实施例提供的集成电路板图微缩装置的结构示意图之三;
图7为本发明实施例提供的电子设备的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
通常,在进行版图微缩时,为了避免版图中的各图形单元整体漂移,因此,一般以版图几何中心为固定点对各图形单元依次进行微缩处理(图形单元的尺寸微缩)。因此,若直接对初始版图进行微缩,会导致原本相接触的图形单元之间相互断开。因此,本发明实施例提供一种集成电路版图微缩方法,能够减少进行版图微缩后出现相接触的图形单元接触断开的情况,提高后续制得的集成电路的制造良率。
如图1所示,该集成电路版图微缩方法包括:
S101:获取初始版图,并对初始版图内相互接触的图形单元进行合并,合并后的相互接触的图形单元构成图形单元组。
S102:根据预设微缩比例微缩处理经图形单元合并后的初始版图,以得到微缩版图。
其中,图形单元即初始版图中,所设计绘制出的电路图形中的各单元格框图(可以是多边形框图、三角形框图等)。而相互接触的图形单元即在设计绘制出的电路图形中,相互连接的图形单元。
需要说明的是,在实际应用中,版图中的图形单元通常用于表示设计的集成电路中的导电线路,在后续根据版图进行曝光显影时,则需要将该图形单元相应的转移至掩膜板上,再通过光刻技术和干法刻蚀、湿法刻蚀等技术实现在晶圆上形成与各图形单元对应的集成电路。
在该方法中,预设微缩比例可以根据本领域技术人员的实际需要进行设置,例如根据初始版图中的图形单元的尺寸以及所需的实际尺寸,对预设微缩比例进行设置。当然,本领域技术人员还可以根据常用的其他方式或经验确定预设微缩比例,此处不做限制。
示例地,预设微缩比例为85%至98%。
本发明实施例提供的一种集成电路版图微缩方法,可以首先获取初始版图,并对初始版图内相互接触的图形单元进行合并。其中,合并后的相互接触的图形单元构成图形单元组。之后根据预设微缩比例微缩处理经图形单元合并后的初始版图,以得到微缩版图。通过对相互接触的图形单元进行合并,以构成图形单元组,从而能够使后续微缩处理过程中,能够使相互接触的图像单元以图形单元组的形式整体同时微缩,从而避免相互接触的图形单元微缩后出现接触断开(断裂)。通过该方法对设计好的初始版图进行微缩处理,能够减少或避免微缩后生成的微缩版图出现图形单元断裂的情况,从而能够提高后续制得的集成电路的制造良率。
可选地,在根据预设微缩比例微缩处理经图形单元合并后的初始版图,以得到微缩版图之后,如图2所示,该方法还包括:
S201:对齐微缩版图内图形单元的边缘格点和光刻对准格点。
对初始版图进行微缩之后,通过对微缩版图内的图形单元的边缘格点和光刻对准格点进行对齐,能够使后续利用光刻设备将版图内的图形单元转移至掩膜板时具有较小的误差。并且,当需要对图形单元进行光学邻近效应修正时,能够避免由于图形单元的边缘格点和光刻对准格点未对齐所造成的修成结果截断误差。从而提高后续制备集成电路的良率。
相应地,如图3所述,该方法还可以包括:
S301:对初始版图和/或微缩版图的图形单元,进行光学邻近效应修正。
其中,光学邻近效应修正,即根据特定算法对版图中的图形单元的图案进行修改。由于曝光过程中,因转移到掩膜板上相邻图形之间会存在干涉和衍射效应,因此投影到晶圆上的图形会与掩膜板上的图形存在差异,最终导致形成于晶圆上的集成电路与初始版图设计的图形单元出现偏差,造成集成电路制造不良。所以,通过光学邻近效应修正,能够对版图中的图形单元的图案进行修改,以使最终曝光在晶圆上的图形能够消除上述偏差。从而进一步提高集成电路制造良率。
在实际应用中,对初始版图进行光学邻近效应修正时,具体算法过程中,若包括对初始版图进行微缩处理,则相应的微缩处理可以是该方法中的微缩处理步骤,即该方法中的微缩处理步骤还可以放在光学邻近效应修正的具体算法步骤中作为一步骤执行。
在本发明实施例中,光学邻近效应修正所采用的具体方式和算法可以按照现有常规方式实施,当然,本领域技术人员也可以根据实际修正需求进行光学邻近效应修正的算法优化设置,此处不做限制。例如,可以采用常用的光学邻近效应修正软件进行修正。
示例地,光学邻近效应修正可以包括基于经验的光学邻近效应修正。
以根据修正经验值对修正算法进行设定,从而修正图形单元。该方式修正速度相对较快,能够提高成产效率。
示例地,光学邻近效应修正还可以包括基于模型的光学邻近效应修正。
通过基于模型的光学邻近效应修正,能够得到精确度较高的修正结果,从而提高最终制备的集成电路的电路性能。
可选地,根据预设微缩比例微缩处理经图形单元合并后的初始版图,以得到微缩版图,包括:
根据预设微缩比例,分别对图形单元及图形单元组以初始版图的几何中心为固定点进行微缩处理。
通过设置的预设微缩比例,分别对图形单元及图形单元组以初始版图的几何中心为固定点进行微缩处理,能够避免版图中各图形单元以及图形单元组出现整体漂移。其中,图形单元及图形单元组可以分别进行微缩处理,当然,也可以同时进行微缩处理,此处不做限制。
可选地,对齐微缩版图内图形单元的边缘格点和光刻对准格点,包括:
根据四舍五入计算法对边缘格点的坐标值进行计算,以将使其转化为光刻对准格点相应的坐标值。
通过四舍五入计算法对边缘格点的坐标值进行计算,算法相对简便,且能够相对精确地将各图形单元的边缘格点修正至相应的光刻对准格点,使图形单元的边缘能够沿光刻对准格点延伸,从而减少后续进行光学邻近效应修正时产生的截断误差。
可选地,对齐微缩版图内图形单元的边缘格点和光刻对准格点,包括:
将边缘格点的坐标值按照就近原则转化为光刻对准格点相应的坐标值。
通过就近原则将边缘格点的坐标值修正至光刻对准格点,能够使各图形单元的边缘格点的坐标值修正误差较小(即对齐微缩版图内图形单元的边缘格点和光刻对准格点时产生的误差)。
在实际应用中,根据初始版图的电路图形的具体设计,示例地,相互接触的图形单元可以包括首尾相接的至少两个图形单元。当然,还可以包括首尾相接围合呈封闭多边形环的至少三个图形单元等,此处不做限制。
本发明实施例的另一方面,提供一种集成电路版图微缩装置,如图4所示,包括:
获取模块11,用于获取初始版图,并对初始版图内相互接触的图形单元进行合并,合并后的相互接触的图形单元构成图形单元组。
微缩模块12,用于根据预设微缩比例微缩处理经图形单元合并后的初始版图,以得到微缩版图。
可选地,如图5所示,该装置还包括,对齐模块13,用于对齐微缩版图内图形单元的边缘格点和光刻对准格点。
可选地,如图6所示,该装置还包括,修正模块14,用于对初始版图和/或微缩版图的图形单元,进行光学邻近效应修正。
可选地,微缩模块12具体用于,根据预设微缩比例,分别对图形单元及图形单元组以初始版图的几何中心为固定点进行微缩处理。
可选地,对齐模块13具体用于,根据四舍五入计算法对边缘格点的坐标值进行计算,以将使其转化为光刻对准格点相应的坐标值。
可选地,对齐模块13还可以具体用于,将边缘格点的坐标值按照就近原则转化为光刻对准格点相应的坐标值。
本发明实施例的又一方面,提供一种电子设备,该电子设备可以是能够执行前述集成电路板图微缩方法的计算机、服务器等。
如图7所示,该电子设备可以包括处理器31、存储介质32和总线(图中未示出),存储介质32存储有处理器31可执行的机器可读指令,当电子设备运行时,处理器31与存储介质32之间通过总线通信,处理器31执行机器可读指令,以执行如前述的集成电路板图微缩方法。具体实现方式和技术效果类似,在此不再赘述。
为了便于说明,在上述电子设备中仅描述了一个处理器。然而,应当注意,本发明中的基于热红外图像的温度获取设备还可以包括多个处理器,因此本发明中描述的一个处理器执行的步骤也可以由多个处理器联合执行或单独执行。例如,若基于电子设备的处理器执行步骤A和步骤B,则应该理解,步骤A和步骤B也可以由两个不同的处理器共同执行或者在一个处理器中单独执行。例如,第一处理器执行步骤A,第二处理器执行步骤B,或者第一处理器和第二处理器共同执行步骤A和B等。
在一些实施例中,处理器可以包括一个或多个处理核(例如,单核处理器(S)或多核处理器(S))。仅作为举例,处理器可以包括中央处理单元(Central Processing Unit,CPU)、专用集成电路(Application Specific Integrated Circuit,ASIC)、专用指令集处理器(Application Specific Instruction-set Processor,ASIP)、图形处理单元(Graphics Processing Unit,GPU)、物理处理单元(Physics Processing Unit,PPU)、数字信号处理器(Digital Signal Processor,DSP)、现场可编程门阵列(Field ProgrammableGate Array,FPGA)、可编程逻辑器件(Programmable Logic Device,PLD)、控制器、微控制器单元、简化指令集计算机(Reduced Instruction Set Computing,RISC)、或微处理器等,或其任意组合。
本发明实施例还提供一种存储介质,存储介质上存储有计算机程序,计算机程序被处理器运行时执行如前述的集成电路板图微缩方法。具体实现方式和技术效果类似,在此同样不再赘述。
可选地,该存储介质可以是U盘、移动硬盘、ROM、RAM、磁碟或者光盘等。
以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (10)
1.一种集成电路版图微缩方法,其特征在于,包括:
获取初始版图,并对所述初始版图内相互接触的图形单元进行合并,所述合并后的相互接触的所述图形单元构成图形单元组;
根据预设微缩比例微缩处理经图形单元合并后的所述初始版图,以得到微缩版图。
2.如权利要求1所述的方法,其特征在于,在根据预设微缩比例微缩处理经图形单元合并后的所述初始版图,以得到微缩版图之后,所述方法还包括:
对齐所述微缩版图内所述图形单元的边缘格点和光刻对准格点。
3.如权利要求1或2所述的方法,其特征在于,所述方法还包括:
对所述初始版图和/或所述微缩版图的图形单元,进行光学邻近效应修正。
4.如权利要求3所述的方法,其特征在于,所述光学邻近效应修正包括基于经验的光学邻近效应修正。
5.如权利要求3所述的方法,其特征在于,所述光学邻近效应修正包括基于模型的光学邻近效应修正。
6.如权利要求1所述的方法,其特征在于,所述根据预设微缩比例微缩处理经图形单元合并后的所述初始版图,以得到微缩版图,包括:
根据所述预设微缩比例,分别对所述图形单元及所述图形单元组以所述初始版图的几何中心为固定点进行微缩处理。
7.如权利要求2所述的方法,其特征在于,所述对齐所述微缩版图内所述图形单元的边缘格点和光刻对准格点,包括:
根据四舍五入计算法对所述边缘格点的坐标值进行计算,以将使其转化为所述光刻对准格点相应的坐标值。
8.如权利要求2所述的方法,其特征在于,所述对齐所述微缩版图内所述图形单元的边缘格点和光刻对准格点,包括:
将所述边缘格点的坐标值按照就近原则转化为所述光刻对准格点相应的坐标值。
9.如权利要求1所述的方法,其特征在于,相互接触的所述图形单元包括首尾相接的至少两个图形单元。
10.如权利要求1所述的方法,其特征在于,所述预设微缩比例为85%至98%。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011152838.4A CN112255882A (zh) | 2020-10-23 | 2020-10-23 | 集成电路版图微缩方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011152838.4A CN112255882A (zh) | 2020-10-23 | 2020-10-23 | 集成电路版图微缩方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112255882A true CN112255882A (zh) | 2021-01-22 |
Family
ID=74262430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011152838.4A Pending CN112255882A (zh) | 2020-10-23 | 2020-10-23 | 集成电路版图微缩方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112255882A (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1405634A (zh) * | 2001-09-18 | 2003-03-26 | 联华电子股份有限公司 | 掩膜图案的校正方法 |
CN101040285A (zh) * | 2004-10-15 | 2007-09-19 | 国际商业机器公司 | 集成电路选择性缩放 |
CN102117802A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 一种化学机械研磨工艺建模的集成电路版图结构 |
CN104375377A (zh) * | 2013-08-16 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | 一种缩小版图数据大小的方法 |
CN106258010A (zh) * | 2014-02-04 | 2016-12-28 | 弗劳恩霍夫应用研究促进协会 | 2d图像分析器 |
CN110515267A (zh) * | 2019-08-29 | 2019-11-29 | 上海华力微电子有限公司 | 版图修正方法 |
-
2020
- 2020-10-23 CN CN202011152838.4A patent/CN112255882A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1405634A (zh) * | 2001-09-18 | 2003-03-26 | 联华电子股份有限公司 | 掩膜图案的校正方法 |
CN101040285A (zh) * | 2004-10-15 | 2007-09-19 | 国际商业机器公司 | 集成电路选择性缩放 |
CN102117802A (zh) * | 2009-12-31 | 2011-07-06 | 中国科学院微电子研究所 | 一种化学机械研磨工艺建模的集成电路版图结构 |
CN104375377A (zh) * | 2013-08-16 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | 一种缩小版图数据大小的方法 |
CN106258010A (zh) * | 2014-02-04 | 2016-12-28 | 弗劳恩霍夫应用研究促进协会 | 2d图像分析器 |
CN110515267A (zh) * | 2019-08-29 | 2019-11-29 | 上海华力微电子有限公司 | 版图修正方法 |
Non-Patent Citations (2)
Title |
---|
吴迪;马亮;刘晓彦;: "标准单元库版图缩放设计与实现", 北京大学学报(自然科学版), vol. 1, no. 02, pages 87 * |
毕宗军;罗岚;杨军;: "基于SKILL语言的按比例自动缩放版图方法", 电子器件, no. 04 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI390340B (zh) | 用於光罩資料準備的方法與系統 | |
CN104865788B (zh) | 一种光刻版图opc方法 | |
US11106128B2 (en) | Method for designing mask set, recording medium, template, and method for manufacturing template | |
US8423923B2 (en) | Optical proximity correction method | |
CN100449407C (zh) | 用以制造半导体元件的最佳化模组的近接校正 | |
CN112255882A (zh) | 集成电路版图微缩方法 | |
JP2008139688A (ja) | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 | |
JP3286225B2 (ja) | パターン設計方法 | |
US9047658B2 (en) | Method of optical proximity correction | |
US8875063B2 (en) | Mask layout formation | |
CN107783369B (zh) | 光学邻近校正的修复方法 | |
CN113761828A (zh) | 掩膜数据、掩膜数据的处理方法及系统 | |
US20120295186A1 (en) | Double patterning mask set and method of forming thereof | |
CN110263588B (zh) | 一种物理不可克隆函数电路,集成电路及制备方法 | |
CN112987488B (zh) | Opc修正方法 | |
CN111352297B (zh) | 产生双图案光罩的处理方法以及其记录媒体 | |
JP4828870B2 (ja) | 評価パタンの作成方法およびプログラム | |
CN116520632A (zh) | 版图修正方法、存储介质及终端 | |
CN115453816B (zh) | 一种光学临近效应修正方法、装置及设备 | |
US10810340B2 (en) | Semiconductor chip designing method, non-transitory storage medium storing semiconductor chip designing program, semiconductor device production method, and arithmetic device | |
US20220229359A1 (en) | Method of forming photomask | |
CN110515265B (zh) | 光学临近矫正批量处理方法及其处理系统 | |
JP4856512B2 (ja) | 半導体集積回路の製造方法及び製造プログラム | |
JP3475321B2 (ja) | 図形データ発生装置 | |
CN113093470A (zh) | 基于平面型全耗尽绝缘体上硅器件的图形解析能力的提升方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |