CN112234057A - 一种带有保护结构的SiC MOSFET器件 - Google Patents
一种带有保护结构的SiC MOSFET器件 Download PDFInfo
- Publication number
- CN112234057A CN112234057A CN202010994014.5A CN202010994014A CN112234057A CN 112234057 A CN112234057 A CN 112234057A CN 202010994014 A CN202010994014 A CN 202010994014A CN 112234057 A CN112234057 A CN 112234057A
- Authority
- CN
- China
- Prior art keywords
- source
- gate
- region
- protection structure
- sic mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 25
- 239000010410 layer Substances 0.000 claims description 19
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000004891 communication Methods 0.000 claims description 7
- 238000002161 passivation Methods 0.000 claims description 7
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 230000001960 triggered effect Effects 0.000 abstract description 2
- 230000005669 field effect Effects 0.000 abstract 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract 1
- 150000004706 metal oxides Chemical class 0.000 abstract 1
- 150000002739 metals Chemical class 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910010038 TiAl Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- -1 or TiNiAg Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001258 titanium gold Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
- H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域，尤其是涉及一种带有保护结构的SiC MOSFET器件，所述SiC MOSFET器件从边缘向中心依次包括终端区和划片槽区、p+主环、在所述p+主环上的栅跑道和源跑道、由多个原胞结构并联组成的有源区以及所述有源区上的源和栅的压块金属；所述栅跑道和所述源跑道之间集成了两个反向串联的肖特基二极管结构，作为器件的保护结构。本发明通过在芯片上集成温度保护结构，当器件的结温超过一定温度时能够触发保护结构，降低甚至短路器件的栅源电压，关断器件，从而保护了器件和电路。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种带有保护结构的SiC MOSFET器件。
背景技术
宽禁带半导体材料SiC相比于Si具有约3倍的禁带宽度、10倍的临界击穿电场强度、3倍的热导率。因此SiC器件相比与Si器件具有更高的耐压、更高的工作频率和更高的耐高温能力等优势。理论和实践都已经证实了SiC MOSFET相比于Si基IGBT具有10以上的开关频率和更好的开关效率，因此SiC器件将会有非常大的应用领域和市场。
虽然一般SiC器件的理论最高结温可以达到600℃以上，但是在SiC MOSFET中，由于存在MOS栅结构，限制了最高结温。当结温升高时，栅的阈值电压下降，同时隧穿通过栅介质的电流增加，导致栅的寿命急剧下降。因此，要求器件在低于最高结温下工作对于器件长期的可靠性和寿命是非常重要的。一般情况下，半导体器件的规格书中都严格规定了器件工作的最高结温。在器件的实际应用中，都会使器件在低于规定的最高结温下工作，从而保证器件和系统的稳定和可靠运行。但是在有些情况下，如电路发生短路故障时，此时MOSFET承受高压和短路电流，功耗非常大，导致温升非常快，很容易使结温超过最高结温甚至超过金属的熔点或者半导体材料的熔点，导致器件和电路的损坏。因此，限制器件结温低于破坏性的温度(如金属或半导体材料的熔点)及限制结温超过规定最高结温的时间，对于器件的寿命和安全使用是非常重要的。
公开于该背景技术部分的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种带有保护结构的SiC MOSFET器件，通过在芯片上集成温度保护结构，当器件的结温超过一定温度时能够触发保护结构，降低甚至短路器件的栅源电压，关断器件，从而保护了器件和电路。
为了实现上述目的，本发明采用以下技术方案：
本发明提供一种带有保护结构的SiC MOSFET器件，所述SiC MOSFET器件从边缘向中心依次包括终端区和划片槽区、p+主环、在所述p+主环上的栅跑道和源跑道、由多个原胞结构并联组成的有源区以及所述有源区上的源和栅的压块金属；所述栅跑道和所述源跑道之间集成了两个反向串联的肖特基二极管结构，作为器件的保护结构。
作为一种进一步的技术方案，所述保护结构从下至上依次包括漏极、n+衬底、n+型缓冲层、n型漂移区、p+区、n区、场氧层、多晶硅、层间介质、欧姆接触金属、肖特基接触金属、栅跑道金属、源跑道金属以及钝化层。
作为一种进一步的技术方案，所述有源区从下至上依次包括漏极、n+衬底、n+型缓冲层、n型漂移区、n型JFET区、p阱、p+区、n+区、栅介质、多晶硅栅、层间介质、源欧姆接触以及源极压块金属。
作为一种进一步的技术方案，所述源跑道的电极与所述有源区的源极电联通，所述栅跑道的电极与有源区的栅极电联通。
作为一种进一步的技术方案，所述多晶硅与所述有源区的多晶硅栅同时形成，并且通过多晶硅桥连接。
作为一种进一步的技术方案，所述栅跑道和所述源跑道间通过钝化层隔离。
作为一种进一步的技术方案，所述源跑道与所述p+区电联通。
作为一种进一步的技术方案，所述肖特基二极管结构的肖特基金属为Ti、Ni、Mo或多晶硅。
作为一种进一步的技术方案，所述原胞结构呈六角形、条形或矩形。
采用上述技术方案，本发明具有如下有益效果：
本发明通过在芯片上集成温度保护结构，当器件的结温超过一定温度时能够触发保护结构，降低甚至短路器件的栅源电压，关断器件，从而保护了器件和电路。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的带有保护结构的SiC MOSFET器件的俯视图；
图2为图1中A-A’向截面结构示意图；
图3为本发明实施例提供的带有保护结构的SiC MOSFET器件的电路结构示意图；
图标：01-终端区和划片槽区，02-p+主环，03-栅跑道，04-源跑道，05-原胞结构，06-源压块金属，07-栅压块金属，1-漏极，2-n+衬底，3-n+型缓冲层，4-n型漂移区，5-p+区，6-n区，7-场氧层，8-多晶硅，9-层间介质，10-欧姆接触金属，11-肖特基接触金属，12-栅跑道金属，13-源跑道金属，14-钝化层，111-肖特基结，112-肖特基结，21-n型JFET区，22-p阱，23-p+区，24-n+区，25-栅介质，26-多晶硅栅，27-层间介质，28-源欧姆接触，29-源极压块金属。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
本发明实施例中提到的n型掺杂与p型掺杂是相对而言的，也可称为第一掺杂与第二掺杂，亦即n型与p型互换对器件同样适用。在本发明实施例中，MOSFET器件的结构以SiC为例。
结合图1所示，本实施例提供一种带有保护结构的SiC MOSFET器件，所述SiCMOSFET器件从边缘向中心依次包括划片槽区和终端区01、p+主环02、在所述p+主环02上的栅跑道03和源跑道04、由多个原胞结构05并联组成的有源区以及所述有源区上的源压块金属06和栅压块金属07；所述栅跑道03和所述源跑道04之间集成了两个反向串联的肖特基二极管结构，作为器件的保护结构。在有源区内由一系列规则排列的原胞(cell)组成，每个原胞即为一个小的MOSFET功能单元。由于两个肖特基二极管是反向串联的，因此栅源与源栅之间都不导通，都具有一定的击穿电压。芯片的电路图如图3所示。
结合图2所示，在该实施例中，作为一种进一步的技术方案，所述保护结构从下至上依次包括漏极1、n+衬底2、n+型缓冲层3、n型漂移区4、p+区5、n区6、场氧层7、多晶硅8、层间介质9、欧姆接触金属10、肖特基接触金属11、栅跑道金属12、源跑道金属13以及钝化层14。n区6的宽度大于一定值，一般的SiC中大于0.5微米，需要能承受最大允许的栅电压。集成的肖特基二极管中的欧姆接触与有源区中欧姆接触一起完成。p+区5、n区6通过多次离子注入完成。对于n型掺杂，用N或P离子注入。对于p型掺杂，用Al离子注入。
在该实施例中，作为一种进一步的技术方案，所述有源区从下至上依次包括漏极1、n+衬底2、n+型缓冲层3、n型漂移区4、n型JFET区21、p阱22、p+区23、n+区24、栅介质25、多晶硅栅26、层间介质27、源欧姆接触28以及源极压块金属29。漏极1由漏极欧姆接触和漏极压块金属组成，压块金属为TiNiAg等，厚度大于1微米。n+型缓冲层3的掺杂浓度小于n+衬底，一般为1E18cm-3，厚度为0.5-5微米之间。n型漂移区4的掺杂浓度、厚度根据器件的设计击穿电压而定，如对于1200V规格的器件，浓度可以在5E15-2E16cm-3之间，厚度在8-12微米之间。n型JFET区21的宽度根据器件击穿电压、关断下栅介质最大电场和导通电阻而定。掺杂浓度大于n型漂移区4，以利于降低导通电阻。p阱22体掺杂浓度大于1E18cm-3，表面沟道区为1E15-2E17cm-3之间，根据阈值电压而定。p+区23的体掺杂大于1E18cm-3，表面浓度大于1E19cm-3，利于形成低电阻欧姆接触。n+区24的掺杂大于1E19cm-3。栅介质25一般情况下为热氧化生长的SiO2，厚度在20nm-100nm之间，根据阈值电压设计而定。多晶硅栅26为重掺杂低电阻率的多晶硅，层间介质27(ILD)为SiO2或者SiN，厚度一般大于0.5微米。源欧姆接触28用淀积Ni后RTA快速退火形成，源极压块金属29可以是TiAl，或者TiNiAg，或者TiAu等，厚度大于3微米。
在该实施例中，作为一种进一步的技术方案，所述源跑道04的电极与所述有源区的源极电联通，所述栅跑道03的电极与有源区的栅极电联通。
在该实施例中，作为一种进一步的技术方案，所述多晶硅8与所述有源区的多晶硅栅26同时形成，并且通过多晶硅桥连接。
在该实施例中，作为一种进一步的技术方案，所述栅跑道03和所述源跑道04间通过钝化层隔离，间距要满足击穿电压大于最大允许的栅源电压。
在该实施例中，作为一种进一步的技术方案，源跑道04内既有与n区6肖特基接触的金属11，又有与p+区5欧姆接触的金属10。因此，源跑道同时也是与p+区5电联通的。欧姆接触10可以与有源区中欧姆接触一起完成。
在该实施例中，作为一种进一步的技术方案，所述肖特基二极管结构的肖特基金属为Ti、Ni、Mo或多晶硅。肖特基金属和势垒的大小需要根据栅极漏电限制及器件最高温度限制确定。肖特基势垒小，反偏漏电流大，能更早的导致栅源短路，关断器件。由于多晶硅的费米能级与掺杂浓度有关，因此多晶硅与SiC之间的势垒高度与多晶硅的掺杂浓度有关，可以通过调节此处多晶硅的掺杂浓度调节势垒高度。
作为一种进一步的技术方案，所述原胞结构呈六角形、条形或矩形，在该实施例中，原胞结构呈六角形。
栅跑道金属12、源跑道金属13与有源区源极金属是相同的，可以同时完成。
本发明的工作原理如下：
当栅源电压为正电压开启时，肖特基结111正向偏置，肖特基结112反向偏置，栅源之间不导通。或者栅源电压为负电压关断时，肖特基结111反向偏置，肖特基结112正向偏置，栅源之间不导通。因此，集成的保护结构不影响器件的正常工作。
当器件发生短路时，器件上的电压和电流都非常大，产生很大的功耗，导致结温快速上升。当结温上升到一定温度时，集成的肖特基二极管反向漏电流急剧增大，栅源之间接近短路，器件立即关断。因此，集成的两个反向串联的肖特基二极管结构可以在器件结温达到一定值时造成栅源短路，关断器件，最终实现对器件的有效保护。
在栅压大于阈值电压，器件处于导通状态下，肖特基结111正向偏置，肖特基结112反向偏置，反向偏置肖特基二极管的电流与电压的关系如公式：
A**是理查德常数，
为金属半导体接触势垒，n为接触理想因子，T为温度。在一定大小的反向偏置电压V下，反向漏电流与温度的关系可以进一步简化为：
反向漏电流随温度成指数形式急剧增加。因此当达到一定温度时，反向漏电流非常大，近似于栅源之间发生了短路，栅源之间电压趋于零伏，器件关断。
本发明中的保护结构可以应用于多种SiC晶体管芯片上，如平面型MOSFET、沟槽型MOSFET、集成肖特基二极管的MOSFET、集成电流传感器的MOSFET、SiC IGBT、SiC JFET等，原理和方法是一致的。本发明的方法同时也可以用于其他材料的晶体管器件，如GaN、Ga2O3、GaAs、Si等各种半导体材料器件。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (9)
1.一种带有保护结构的SiC MOSFET器件，所述SiC MOSFET器件从边缘向中心依次包括终端区和划片槽区、p+主环、在所述p+主环上的栅跑道和源跑道、由多个原胞结构并联组成的有源区以及所述有源区上的源和栅的压块金属；其特征在于，所述栅跑道和所述源跑道之间集成了两个反向串联的肖特基二极管结构，作为器件的保护结构。
2.根据权利要求1所述的带有保护结构的SiC MOSFET器件，其特征在于，所述保护结构从下至上依次包括漏极、n+衬底、n+型缓冲层、n型漂移区、p+区、n区、场氧层、多晶硅、层间介质、欧姆接触金属、肖特基接触金属、栅跑道金属、源跑道金属以及钝化层。
3.根据权利要求1所述的带有保护结构的SiC MOSFET器件，其特征在于，所述有源区下至上依次包括漏极、n+衬底、n+型缓冲层、n型漂移区、n型JFET区、p阱、p+区、n+区、栅介质、多晶硅栅、层间介质、源欧姆接触以及源极压块金属。
4.根据权利要求1所述的带有保护结构的SiC MOSFET器件，其特征在于，所述源跑道的电极与所述有源区的源极电联通，所述栅跑道的电极与有源区的栅极电联通。
5.根据权利要求2所述的带有保护结构的SiC MOSFET器件，其特征在于，所述多晶硅与所述有源区的多晶硅栅同时形成，并且通过多晶硅桥连接。
6.根据权利要求1所述的带有保护结构的SiC MOSFET器件，其特征在于，所述栅跑道和所述源跑道间通过钝化层隔离。
7.根据权利要求2所述的带有保护结构的SiC MOSFET器件，其特征在于，所述源跑道与所述p+区电联通。
8.根据权利要求1所述的带有保护结构的SiC MOSFET器件，其特征在于，所述肖特基二极管结构的肖特基金属为Ti、Ni、Mo或多晶硅。
9.根据权利要求1所述的带有保护结构的SiC MOSFET器件，其特征在于，所述原胞结构呈六角形、条形或矩形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010994014.5A CN112234057A (zh) | 2020-09-21 | 2020-09-21 | 一种带有保护结构的SiC MOSFET器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010994014.5A CN112234057A (zh) | 2020-09-21 | 2020-09-21 | 一种带有保护结构的SiC MOSFET器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112234057A true CN112234057A (zh) | 2021-01-15 |
Family
ID=74107202
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010994014.5A Pending CN112234057A (zh) | 2020-09-21 | 2020-09-21 | 一种带有保护结构的SiC MOSFET器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112234057A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112234058A (zh) * | 2020-09-24 | 2021-01-15 | 芜湖启源微电子科技合伙企业(有限合伙) | 一种集成栅保护结构的SiC MOSFET器件 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012313A (en) * | 1987-12-28 | 1991-04-30 | Fuji Electric Co., Ltd. | Insulated gate semiconductor device |
| JPH1141792A (ja) * | 1997-07-17 | 1999-02-12 | Furukawa Battery Co Ltd:The | 温度保護回路 |
| CN202205747U (zh) * | 2010-12-28 | 2012-04-25 | 成都芯源系统有限公司 | 半导体器件 |
| CN106847879A (zh) * | 2017-01-19 | 2017-06-13 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及制备方法 |
| CN107195628A (zh) * | 2016-03-15 | 2017-09-22 | 英飞凌科技德累斯顿有限责任公司 | 半导体器件 |
| CN206574719U (zh) * | 2017-01-22 | 2017-10-20 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC MOSFET器件 |
| CN109341880A (zh) * | 2018-09-30 | 2019-02-15 | 中国科学院微电子研究所 | 一种环形温度传感器 |
| CN213212163U (zh) * | 2020-09-21 | 2021-05-14 | 芜湖启源微电子科技合伙企业(有限合伙) | 一种带有保护结构的SiC MOSFET器件 |
-
2020
- 2020-09-21 CN CN202010994014.5A patent/CN112234057A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5012313A (en) * | 1987-12-28 | 1991-04-30 | Fuji Electric Co., Ltd. | Insulated gate semiconductor device |
| JPH1141792A (ja) * | 1997-07-17 | 1999-02-12 | Furukawa Battery Co Ltd:The | 温度保護回路 |
| CN202205747U (zh) * | 2010-12-28 | 2012-04-25 | 成都芯源系统有限公司 | 半导体器件 |
| CN107195628A (zh) * | 2016-03-15 | 2017-09-22 | 英飞凌科技德累斯顿有限责任公司 | 半导体器件 |
| CN106847879A (zh) * | 2017-01-19 | 2017-06-13 | 北京世纪金光半导体有限公司 | 一种斜面沟道的SiC MOSFET器件及制备方法 |
| CN206574719U (zh) * | 2017-01-22 | 2017-10-20 | 北京世纪金光半导体有限公司 | 一种集成肖特基二极管的SiC MOSFET器件 |
| CN109341880A (zh) * | 2018-09-30 | 2019-02-15 | 中国科学院微电子研究所 | 一种环形温度传感器 |
| CN213212163U (zh) * | 2020-09-21 | 2021-05-14 | 芜湖启源微电子科技合伙企业(有限合伙) | 一种带有保护结构的SiC MOSFET器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112234058A (zh) * | 2020-09-24 | 2021-01-15 | 芜湖启源微电子科技合伙企业(有限合伙) | 一种集成栅保护结构的SiC MOSFET器件 |
| CN112234058B (zh) * | 2020-09-24 | 2024-08-23 | 安徽芯塔电子科技有限公司 | 一种集成栅保护结构的SiC MOSFET器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10211306B2 (en) | Semiconductor device with diode region and trench gate structure | |
| US10504785B2 (en) | Semiconductor device | |
| US10128370B2 (en) | Semiconductor device | |
| US11444155B2 (en) | Silicon carbide semiconductor device | |
| KR100474214B1 (ko) | 실리콘 카바이드 수평 채널이 버퍼된 게이트 반도체 소자 | |
| KR101722811B1 (ko) | 낮은 소스 저항을 갖는 전계 효과 트랜지스터 장치 | |
| US10128369B2 (en) | Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device, and method of controlling silicon carbide semiconductor device | |
| US9570435B2 (en) | Surge protection element and semiconductor device | |
| US9825025B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| US10692970B2 (en) | Semiconductor device with buffer region | |
| CN112420694B (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
| CN213212164U (zh) | 一种集成栅保护结构的SiC MOSFET器件 | |
| CN112234058B (zh) | 一种集成栅保护结构的SiC MOSFET器件 | |
| CN213212163U (zh) | 一种带有保护结构的SiC MOSFET器件 | |
| CN112234057A (zh) | 一种带有保护结构的SiC MOSFET器件 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN214279983U (zh) | 一种结型场效应晶体管器件 | |
| CN109216461A (zh) | 集成肖特基二极管的u型源槽vdmosfet器件 | |
| CN115425064A (zh) | 集成反向sbd的高可靠性碳化硅mosfet器件及制备方法 | |
| CN113054016B (zh) | 一种碳化硅mosfet器件的元胞结构及功率半导体器件 | |
| KR20230146068A (ko) | 센서 소자를 갖는 넓은 밴드갭 반도체 디바이스 | |
| EP1178539A2 (en) | Schottky field-effect transistor | |
| US12074079B2 (en) | Wide bandgap semiconductor device with sensor element | |
| CN114914295B (zh) | 一种具有优良正反向导通特性的umos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210803 Address after: 241002 1804 floor, building 3, Service Outsourcing Industrial Park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant after: Anhui Xinta Electronic Technology Co.,Ltd. Address before: 241002 104-1, building 1, science and Technology Industrial Park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant before: Wuhu Qiyuan microelectronics technology partnership (L.P.) |
|
| TA01 | Transfer of patent application right |