CN112214195B - 一种宇航三线制同步从模式串行通信功能单元电路及方法 - Google Patents

一种宇航三线制同步从模式串行通信功能单元电路及方法 Download PDF

Info

Publication number
CN112214195B
CN112214195B CN202011075244.8A CN202011075244A CN112214195B CN 112214195 B CN112214195 B CN 112214195B CN 202011075244 A CN202011075244 A CN 202011075244A CN 112214195 B CN112214195 B CN 112214195B
Authority
CN
China
Prior art keywords
input
processor
signal
fifo memory
serial communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011075244.8A
Other languages
English (en)
Other versions
CN112214195A (zh
Inventor
张遂南
晋琼
周洁
孙盼
梁小坛
郭芳
张静媛
许志
张兵
余新明
李延军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Microelectronics Technology Institute
Original Assignee
Xian Microelectronics Technology Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Microelectronics Technology Institute filed Critical Xian Microelectronics Technology Institute
Priority to CN202011075244.8A priority Critical patent/CN112214195B/zh
Publication of CN112214195A publication Critical patent/CN112214195A/zh
Application granted granted Critical
Publication of CN112214195B publication Critical patent/CN112214195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
    • G06M1/00—Design features of general application
    • G06M1/27—Design features of general application for representing the result of count in the form of electric signals, e.g. by sensing markings on the counter drum
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种宇航三线制同步从模式串行通信功能单元电路及方法，利用RC滤波网络充放电原理，滤除干扰毛刺信号，并把如时钟等几纳秒突变时间上升沿和下降沿的数字信号改变为几百微秒上升沿和下降沿缓变时间的信号，再利用施密特反相器上升沿电压门限值和下降沿电压门限值不同且相差的滞回效应特性，使缓变时钟信号再次变化为上升沿和下降沿几纳秒的突变时钟信号，且与原始时钟信号相比上升沿或下降沿延迟了数百微秒，因此可以调整优化时钟信号和帧信号的时序关系，从而大幅度提高串行通信功能单元抗信号长距离电缆传输延迟导致的时序关系畸变能力强，串行通信没有异常数据，通信可靠性高。电路系统结构简单、成本低廉。

Description

一种宇航三线制同步从模式串行通信功能单元电路及方法
技术领域
本发明属于宇航通信领域，涉及一种宇航三线制同步从模式串行通信功能单元电路及方法。
背景技术
在飞船发射、太空飞行和返回中，航天员需要经历严酷的空间环境条件，如加速度、失重、冲击、辐照等，为了保证航天员的安全，以及载人航天项目的圆满完成，需要实时对航天员实施医学监督与医学保障。空间站、载人飞船飞行过程中，航天员健康信息处理计算机通过CAN总线实时接收生理信号测量盒和血压计采集的航天员的心率、呼吸、体温、血压等生理健康信息数据，经DSP处理器对数据处理、存储并通过三线制同步从模式串行通信功能单元电路传输到数据复接计算机(各部件连接关系如图1所示)，再下传地面监控站，据此地面医护人员分析并及时提出医学建议和指导，实现对航天员实施医学监督与医学保障。
三线制同步从模式串行通信是航天员健康信息处理计算机的一个关键串行通信功能单元电路，其实现并行数据到串行数据的转换和移位输出，按照如图2所示协议时序关系，帧同步、时钟和串行码三个信号传输串行航天员的生理健康信息数据到数据复接计算机，周期性帧同步信号(高有效)和时钟信号来自数据复接计算机，在帧同步有效时间内，时钟信号的上升沿移出串行码数据信号。
商用三线制同步串行通信通常直接采用标准协议的集成器件如SPI，或集成SPI处理器等，或者采用大规模可灵活编程的FPGA集成电路设计实现。宇航三线制同步从模式串行通信是不同于SPI的专用同步串行通信，且受限于高等级宇航级器件数量较少的限制，一般由两种方法实现，其一宇航级FPGA编程设计实现，或者其二宇航级FIFO存储器、并串移位寄存器、计数器、逻辑门电路等纯硬件电路设计实现，第一种实现方法灵活，适应性强，但极其昂贵，单纯实现串行通信功能一般不采用；第二种实现方法专用性强，结构简单、成本低廉，是以前宇航计算机采用的主要实现方法，但因长电缆传输信号延迟较大，这样造成三线制信号之间时序畸变较大，简单采用方法二可能会发送异常错误数据，同时由于计算机之间上电通信不完全同步，因没有功能单元封锁使能信号，当处理器还处于上电初始化准备状态时，早期实现方法中串行通信也可能会发送异常错误数据。
发明内容
针对现有技术中存在的问题，本发明提供一种宇航三线制同步从模式串行通信功能单元电路及方法，抗信号长距离电缆传输延迟导致的时序关系畸变能力强，串行通信没有异常数据，通信可靠性高。
本发明是通过以下技术方案来实现：
一种宇航三线制同步从模式串行通信功能单元电路，包括：FIFO存储器、移位寄存器、计数器、逻辑门、RS-422总线发送器、RS-422总线接收器、RC滤波网络和施密特反相器；施密特反相器包括第一施密特反相器、第二施密特反相器和第三施密特反相器；逻辑门包括第二二输入逻辑“或”门、第三二输入逻辑“或”门和四输入逻辑“或”门；
FIFO存储器接收处理器传输的宇航员生理健康信息数据并存储，然后传输给移位寄存器，移位寄存器将宇航员生理健康信息数据传输给RS-422总线发送器，RS-422总线发送器将宇航员生理健康信息数据传输给数据复接计算机；
RS-422总线接收器接收时钟信号，并将时钟信号传输给RC滤波网络，RC滤波网络对时钟信号进行滤波、延迟处理后传输给第一施密特反相器，第一施密特反相器对时钟信号进行反相处理后传输给第三二输入“或”逻辑门，第三二输入“或”逻辑门将时钟信号和帧反相信号相与后产生帧高有效内的时钟信号传输给第二施密特反相器和计数器，计数器对时钟信号计数后产生的2分频Q1、4分频Q2和8分频Q3信号输入给四输入“或”逻辑门，四输入“或”逻辑门将产生的负脉冲信号传输给第二二输入“或”逻辑门，第二二输入逻辑“或”门接收处理器的输出信号并将该输出信号与负脉冲信号相“与”，第二二输入“或”逻辑门将负脉冲信号传输给FIFO存储器和移位寄存器，第二施密特反相器将时钟信号再次反相后传输给四输入“或”逻辑门和移位寄存器；
RS-422总线接收器接收帧同步信号，并将帧同步信号传输给第三施密特反相器，第三施密特反相器对帧同步信号进行反相处理后传输给计数器复位端和第三二输入“或”逻辑门一个输入端；帧无效时，计数器清零复位、并控制封锁第三二输入“或”逻辑门输出时钟，帧有效时，解锁第三二输入“或”逻辑门输出时钟、计数器计数。
优选的，第三施密特反相器的输出还接处理器的一个输入管脚；逻辑门还包括第一二输入逻辑“或”门，第一二输入逻辑“或”门的两个输入管脚分别接处理器译码输出的FIFO片选管脚和处理器写输出信号(DSP_WR)，第一二输入逻辑“或”门的输出产生FIFO写信号接FIFO存储器的写输入管脚。
优选的，FIFO存储器的清零输入端和移位寄存器的清零输入端均接处理器的复位信号，FIFO存储器的输入数据管脚接处理器数据总线；FIFO存储器的输出数据线接移位寄存器的输入数据管脚；FIFO存储器空标志输出管脚接处理器的第一个输入管脚，FIFO存储器半满标志输出管脚接处理器的第二个输入管脚和处理器中断输入管脚。
优选的，FIFO存储器采用IDT7205，移位寄存器采用SNJ54HC166。
优选的，RC滤波网络的参数：电阻为1KΩ，电容C*为270pF。
一种宇航三线制同步从模式串行通信方法，基于上述宇航三线制同步从模式串行通信功能单元电路，航天员健康信息处理计算机上电复位后，FIFO存储器和移位寄存器复位，处理器复位自动置控制串行通信的封锁使能信号为高，则FIFO存储器的读信号和移位寄存器的写信号恒为无效高，禁止串行通信功能单元电路移位输出，处理器复位自动关处理器中断使能信号；复位结束后，处理器查询FIFO存储器为空，开始接收、处理航天员生理健康信息数据，并写入FIFO存储器中超半满，查询FIFO存储器半满标识为低，开处理器中断使能信号；处理器查询三线制帧信号连续三次低无效，处理器使能串行通信功能单元电路，三线制同步从模式串行通信功能单元电路处于工作状态，当三线制帧信号高有效，在时钟作用下，每8个时钟输出一个负脉冲自动从FIFO存储器读出一个字节数据并写入移位寄存器，每一个时钟上升沿自动移出一位航天员生理健康信息数据；同时处理器等待FIFO存储器半满中断，中断则执行向FIFO存储器中写入固定数量航天员生理健康信息数据，退出中断程序，继续等待FIFO存储器半满中断，处理器连续执行该过程。
与现有技术相比，本发明具有以下有益的技术效果：
本发明串行通信功能单元电路，利用电阻电容RC滤波网络的充放电原理，滤除干扰毛刺信号，并把如时钟等几纳秒突变时间上升沿和下降沿的数字信号改变为几百微秒上升沿和下降沿缓变时间的信号，再利用施密特反相器上升沿电压门限值和下降沿电压门限值不同且相差(0.4V～1.4V)的滞回效应特性，使缓变时钟信号再次变化为上升沿和下降沿几纳秒的突变时钟信号，且与原始时钟信号相比上升沿或下降沿延迟了数百微秒，因此采用RC滤波网络和施密特反相器对时钟信号进行滤波、延迟、整形，并采用施密特反相器对帧信号进行整形处理，可以调整优化时钟信号和帧信号的时序关系，从而大幅度提高串行通信功能单元抗信号长距离电缆传输延迟导致的时序关系畸变能力强，串行通信没有异常数据，通信可靠性高。电路系统结构简单、成本低廉。
本发明方法，一方面采用的串行通信功能单元电路，采用RC滤波网络和施密特反相器对时钟信号进行滤波、延迟、整形，并采用施密特反相器对帧信号进行整形处理，可避免异常数据的发送；另一方面，采用封锁使能信号控制串行通信功能单元，避免医监主机加电进行初始化过程中FIFO存储器中可能存在的随机非生理数据被误移送出去，可靠性高。
附图说明
图1航天员健康信息处理计算机与飞船其它部件之间连接图；
图2宇航三线制同步从模式串行通信信号时序关系图；
图3宇航三线制同步从模式串行通信功能单元电路原理框图；
图中：1、双二输入逻辑“或”门，2、FIFO存储器，3、移位寄存器，4、RS-422总线发送器，5、四输入逻辑“或”门，6、计数器，7、第二施密特反相器，8、第一施密特反相器，9、第三二输入逻辑“或”门，10、第三施密特反相器，11、RS-422总线接收器。
具体实施方式
下面结合具体的实施例对本发明做进一步的详细说明，所述是对本发明的解释而不是限定。
本发明宇航三线制同步从模式串行通信功能单元电路是我国神舟系列载人飞船航天员健康信息处理计算机的关键功能单元，其功能原理框图如图3所示。
本发明宇航三线制同步从模式串行通信功能单元电路，包括：FIFO存储器、移位寄存器、计数器、逻辑门、RS-422总线发送器、RS-422总线接收器、RC滤波网络和施密特反相器。施密特反相器包括第一施密特反相器8、第二施密特反相器7和第三施密特反相器10；逻辑门包括双二输入逻辑“或”门1、第三二输入逻辑“或”门9和四输入逻辑“或”门5；双二输入逻辑“或”门1包括第一二输入逻辑“或”门和第二二输入逻辑“或”门。
处理器将宇航员生理健康信息数据按字节写入FIFO存储器，串行通信功能单元产生的负脉冲读信号将FIFO存储器中的宇航员生理健康信息数据按字节读出，并写入移位寄存器中，在串行通信功能单元时钟上升沿，移位寄存器按位将宇航员生理健康信息数据传输给RS-422总线发送器，RS-422总线发送器将宇航员生理健康信息数据传输给数据复接计算机，数据复接计算机再传输给地面监控站。
RS-422总线接收器接收来自数据复接计算机的时钟信号，并将时钟信号传输给RC滤波网络，RC滤波网络对时钟信号进行滤波、延迟处理后传输给第一施密特反相器，第一施密特反相器对时钟信号进行反相处理后传输给第三二输入“或”逻辑门一个输入端口，第三二输入“或”逻辑门输出端口将帧有效内时钟信号传输给第二施密特反相器和计数器，计数器对时钟信号计数后产生的3个分频信号分别传输给四输入“或”逻辑门的3个输入端口，四输入“或”逻辑门的输出负脉冲信号接第二二输入“或”逻辑门的一个输入端，其与处理器的一个输出信号相“与”，第二二输入“或”逻辑门将四输入“或”逻辑门的输出的负脉冲信号传输给FIFO存储器和移位寄存器，第二施密特反相器将反相后的时钟再次反相，然后将时钟信号传输给四输入“或”逻辑门的一个输入端和移位寄存器。
RS-422总线接收器接收帧同步信号，并将帧同步信号传输第三施密特反相器，施密特反相器对帧同步信号进行反相处理后传输给处理器的一个输入端、第三二输入“或”逻辑门的一个输入端和计数器的复位端，帧无效时计数器清零复位、并控制封锁第三二输入“或”逻辑门输出时钟，帧有效时解锁第三二输入“或”逻辑门输出时钟、计数器计数。
本发明各部件的具备的连接关系如下：
处理器的复位信号(DSP_RST)接FIFO存储器2(IDT7205)清零输入管脚(R)和移位寄存器3(SNJ54HC166)的清零输入管脚(CR)，处理器通用输出输入IO管脚(DSP_IO1设置为输入，DSP_IO2设置为输入，DSP_IO3通过电阻上拉并设置为输出，DSP_IO4设置为输入)分别接FIFO存储器2(IDT7205)空标志输出管脚(EE)、FIFO存储器2(IDT7205)半满标志输出管脚(HE)、第二二输入逻辑“或”门(AHC32)的一个输入管脚、第三施密特反相器10(AHC14)的输出管脚(/FS)，处理器中断输入管脚同时接FIFO存储器2(IDT7205)的半满HE输出管脚，处理器译码输出的FIFO片选管脚和处理器写输出信号(DSP_WR)分别接第一二输入逻辑“或”门(AHC32)的两个输入管脚，其相“或”后的输出产生FIFO写信号FIFO_WE接FIFO存储器2(IDT7205)的写输入管脚(WR)，DSP_IO3和四输入逻辑“或”门5(CD4072)的输出信号RD分别接第二二输入逻辑“或”门(AHC32)的另两个输入管脚，其相“或”后的输出产生信号(FIFO_RD/LD)接FIFO存储器2(IDT7205)的读输入管脚(RD)，处理器数据总线(DSP_D[0:7])分别对应接FIFO存储器2(IDT7205)的输入数据管脚(D[0:7])；FIFO存储器2(IDT7205)的输出数据线(Q[0:7])对应接移位寄存器3(SNJ54HC166)的输入数据管脚，第二二输入逻辑“或”门(AHC32)的输出信号FIFO_RD/LD也接移位寄存器3(SNJ54HC166)的写信号输入管脚(LD)，移位寄存器3(SNJ54HC166)的串行移位输入管脚(SE)上拉至电源，移位寄存器3(SNJ54HC166)的串行移位输出管脚(QH)接RS-422总线发送器4(AM26C31)的输入管脚(A)；RS-422总线发送器4(AM26C31)的两个差分输出管脚(A+、A-)串51Ω电阻和下拉瞬态抑制二极管SMB5.0CA后输出；RS-422总线接收器11(AM26C32)的两对差分输入管脚(A+、A-)和(B+、B-)均串51Ω电阻和下拉瞬态抑制二极管SMB5.0CA，并且差分线对之间接100Ω匹配电阻。RS-422总线接收器11(AM26C32)输出管脚A接RC滤波网络后接第一施密特反相器8(AHC14)的输入进行波形整形，RS-422总线接收器11(AM26C32)输出管脚B接第三施密特反相器10(AHC14)的输入进行反相；第一施密特反相器8(AHC14)的输出(/CLK)接第三二输入逻辑“或”门9(AHC32)一个输入管脚；第三施密特反相器10(AHC14)的输出(/FS)分别接第三二输入逻辑“或”门9(AHC32)另一个输入管脚和计数器6(SNJ54AHC393)的清零输入管脚(R)，第三二输入逻辑“或”门9(AHC32)的输出管脚(/FCLK)接计数器6(SNJ54AHC393)的输入时钟管脚(CLK)和第二施密特反相器7(AHC14)的输入管脚；计数器6(SNJ54AHC393)的输出管脚(二分频Q1、四分频Q2、八分频Q3)分别接四输入逻辑“或”门5(CD4072)的三个输入管脚，第二施密特反相器7(AHC14)的输出管脚(PCLK)分别接四输入逻辑“或”门5(CD4072)的第四个输入管脚和移位寄存器3(SNJ54HC166)的时钟输入管脚(CLK)。
逻辑“或”门的功能为只要一个输入管脚为高则其输出为高，输入均为低输出才为低，对二输入逻辑“或”门，两个输入中一个为高输出即为高，两个输入均为低输出才为低；对四输入逻辑“或”门，四个输入中一个为高输出即为高，四个输入均为低输出才为低；施密特反相器功能为输入为高输出为低，输入为低输出为高。因时钟反相后计数产生的3个分频信号和时钟信号相“或”后才能产生符合时序要求的一个半个周期时钟信号的负脉冲信号，该信号读出FIFO存储器数据同时写入移位寄存器，随后8个时钟的上升沿按位移出移位寄存器的数据，重复进行该过程可连续发送生理健康信息数据。
FIFO存储器2(IDT7205)容量为8K字节，三线制同步从模式串行通信速率约800KHz，RC滤波网络的参数：电阻为1KΩ，电容C*约为270pF。
其工作过程和具有的特点如下：
工作过程：航天员健康信息处理计算机上电复位(DSP_RST低脉冲有效)，FIFO存储器IDT7205和移位寄存器SNJ54HC166复位，其QH[0:7]和QH数据输出端为低，处理器复位自动置串行通信的封锁使能信号DSP_IO3为高，则FIFO存储器的读信号和移位寄存器的写信号FIFO_RD/LD恒为无效高，禁止串行通信移位输出，处理器复位自动关处理器DSP中断使能信号；系统复位结束后，处理器对外围设备进行初始化过程，设置各个IO管脚功能，清理中断标志，查询FIFO存储器为空(DSP_IO1信号为低)，加电测试盒、血压计，通过CAN总线开始接收、处理航天员生理健康信息数据，并写入FIFO存储器中超半满，查询FIFO存储器半满标识为低(DSP_IO2信号变低)，开处理器DSP中断使能信号(上升沿中断)；处理器查询三线制帧信号连续三次低无效(查询DSP_IO1信号为高)，处理器设置DSP_IO3信号为低使能串行通信功能单元电路工作；三线制同步从模式串行通信功能单元电路处于工作状态，当三线制帧信号高有效，在时钟作用下，每8个时钟输出一个负脉冲自动从FIFO存储器读出数据一个字节数据并写入移位寄存器SNJ54HC166，每一个时钟上升沿自动移出一位航天员生理健康信息数据，同时处理器DSP等待FIFO存储器半满中断，中断则执行向FIFO存储器中写入固定数量航天员生理健康信息数据，退出中断程序，继续等待FIFO存储器半满中断，处理器连续执行这一过程。
结构简单：整个电路由FIFO存储器、移位寄存器、计数器、逻辑门、RS-422收发器等简单的纯硬件电路组成，没有可编程器件和软件产品，电路结构简单，成本较低。
高可靠性：功能单元全部由宇航质量等级的集成电路组成，且均有飞行经历，抗空间辐照高能粒子的能力强；RC滤波、延迟和施密特反相器对时钟信号进行滤波、延迟和整形处理，抗信号长距离电缆传输时序畸变的能力强；采用RS-422差分收发器对信号接收和传输，传输距离远，且抗电磁干扰的能力非常强。
自主可控：目前发明中功能单元组成中的所有集成电路均有对应的国产化宇航质量等级的元器件可替代，整个功能单元完全能够自主可控，完全可消除因西方对我国进口宇航级集成电路的禁售策略带来的研制风险。
宇航三线制同步从模式串行通信功能单元电路结构简单，成本较低，抗信号时序关系畸变能力强，串行通信没有异常数据，通信可靠性高；可应用于神州系列载人飞船及空间站多种计算机中，实时传输航天员生理健康信息数据，在载人飞船飞行过程中，实现对航天员实施医学监督与医学保障，保证航天员飞行任务圆满完成。研制成功的三线制同步从模式串行通信功能单元电路已应用于航天员健康信息处理计算机中，已成功装配在我国921-Ⅱ期“神舟”系列载人飞船中，已圆满完成了921-Ⅱ期“神舟8号”到“神舟11号”载人飞船传输航天员生理健康信息数据的飞行任务。也已应用在我国921-Ⅲ期(空间站项目)“神舟12号”到“神舟15号”航天员健康信息处理计算机中，其即将陆续发射，并即将在后续系列神舟载人飞船中继续得到应用。
本发明选用纯硬件的宇航级FIFO存储器、移位寄存器、计数器、逻辑门、RS-422收发器等电路，并对输入时钟信号采用RC滤波、延迟和施密特触发器整形进行处理，采用计数器和低速逻辑“或”门结合的方法产生FIFO存储器读信号和移位寄存器的写信号，并采用封锁使能信号控制串行通信功能单元，本发明设计实现了宇航三线制同步从模式串行通信功能单元电路，其电路结构简单，成本较低，抗信号长距离电缆传输延迟导致的时序关系畸变能力强，串行通信没有异常数据，通信可靠性高，可满足我国“神舟”系列载人飞船采用三线制同步从模式串行通信传输航天员生理信号数据的技术要求。本发明适用于空间站、载人飞船航天员健康信息处理计算机应用领域。

Claims (6)

1.一种宇航三线制同步从模式串行通信功能单元电路，其特征在于，包括：FIFO存储器、移位寄存器、计数器、逻辑门、RS-422总线发送器、RS-422总线接收器、RC滤波网络和施密特反相器；施密特反相器包括第一施密特反相器、第二施密特反相器和第三施密特反相器；逻辑门包括第二二输入逻辑“或”门、第三二输入逻辑“或”门和四输入逻辑“或”门；
FIFO存储器接收处理器传输的宇航员生理健康信息数据并存储，然后传输给移位寄存器，移位寄存器将宇航员生理健康信息数据传输给RS-422总线发送器，RS-422总线发送器将宇航员生理健康信息数据传输给数据复接计算机；
RS-422总线接收器接收时钟信号，并将时钟信号传输给RC滤波网络，RC滤波网络对时钟信号进行滤波、延迟处理后传输给第一施密特反相器，第一施密特反相器对时钟信号进行反相处理后传输给第三二输入“或”逻辑门，第三二输入“或”逻辑门将时钟信号和帧反相信号相与后产生帧高有效内的时钟信号传输给第二施密特反相器和计数器，计数器对时钟信号计数后产生的2分频Q1、4分频Q2和8分频Q3信号输入给四输入“或”逻辑门，四输入“或”逻辑门将产生的负脉冲信号传输给第二二输入“或”逻辑门，第二二输入逻辑“或”门接收处理器的输出信号并将该输出信号与负脉冲信号相“与”，第二二输入“或”逻辑门将负脉冲信号传输给FIFO存储器和移位寄存器，第二施密特反相器将时钟信号再次反相后传输给四输入“或”逻辑门和移位寄存器；
RS-422总线接收器接收帧同步信号，并将帧同步信号传输给第三施密特反相器，第三施密特反相器对帧同步信号进行反相处理后传输给计数器复位端和第三二输入“或”逻辑门一个输入端；帧无效时，计数器清零复位、并控制封锁第三二输入“或”逻辑门输出时钟，帧有效时，解锁第三二输入“或”逻辑门输出时钟、计数器计数。
2.根据权利要求1所述的宇航三线制同步从模式串行通信功能单元电路，其特征在于，第三施密特反相器的输出还接处理器的一个输入管脚；逻辑门还包括第一二输入逻辑“或”门，第一二输入逻辑“或”门的两个输入管脚分别接处理器译码输出的FIFO片选管脚和处理器写输出信号，第一二输入逻辑“或”门的输出产生FIFO写信号接FIFO存储器的写输入管脚。
3.根据权利要求1所述的宇航三线制同步从模式串行通信功能单元电路，其特征在于，FIFO存储器的清零输入端和移位寄存器的清零输入端均接处理器的复位信号，FIFO存储器的输入数据管脚接处理器数据总线；FIFO存储器的输出数据线接移位寄存器的输入数据管脚；FIFO存储器空标志输出管脚接处理器的第一个输入管脚，FIFO存储器半满标志输出管脚接处理器的第二个输入管脚和处理器中断输入管脚。
4.根据权利要求1所述的宇航三线制同步从模式串行通信功能单元电路，其特征在于，FIFO存储器采用IDT7205，移位寄存器采用SNJ54HC166。
5.根据权利要求1所述的宇航三线制同步从模式串行通信功能单元电路，其特征在于，RC滤波网络的参数：电阻为1KΩ，电容C*为270pF。
6.一种宇航三线制同步从模式串行通信方法，其特征在于，基于权利要求1-5任一项所述的宇航三线制同步从模式串行通信功能单元电路，航天员健康信息处理计算机上电复位后，FIFO存储器和移位寄存器复位，处理器复位自动置控制串行通信的封锁使能信号为高，则FIFO存储器的读信号和移位寄存器的写信号恒为无效高，禁止串行通信功能单元电路移位输出，处理器复位自动关处理器中断使能信号；复位结束后，处理器查询FIFO存储器为空，开始接收、处理航天员生理健康信息数据，并写入FIFO存储器中超半满，查询FIFO存储器半满标识为低，开处理器中断使能信号；处理器查询三线制帧信号连续三次低无效，处理器使能串行通信功能单元电路，三线制同步从模式串行通信功能单元电路处于工作状态，当三线制帧信号高有效，在时钟作用下，每8个时钟输出一个负脉冲自动从FIFO存储器读出一个字节数据并写入移位寄存器，每一个时钟上升沿自动移出一位航天员生理健康信息数据；同时处理器等待FIFO存储器半满中断，中断则执行向FIFO存储器中写入固定数量航天员生理健康信息数据，退出中断程序，继续等待FIFO存储器半满中断，处理器连续执行该过程。
CN202011075244.8A 2020-10-13 2020-10-13 一种宇航三线制同步从模式串行通信功能单元电路及方法 Active CN112214195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011075244.8A CN112214195B (zh) 2020-10-13 2020-10-13 一种宇航三线制同步从模式串行通信功能单元电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011075244.8A CN112214195B (zh) 2020-10-13 2020-10-13 一种宇航三线制同步从模式串行通信功能单元电路及方法

Publications (2)

Publication Number Publication Date
CN112214195A CN112214195A (zh) 2021-01-12
CN112214195B true CN112214195B (zh) 2022-08-30

Family

ID=74052920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011075244.8A Active CN112214195B (zh) 2020-10-13 2020-10-13 一种宇航三线制同步从模式串行通信功能单元电路及方法

Country Status (1)

Country Link
CN (1) CN112214195B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114817109B (zh) * 2022-04-06 2024-06-14 合肥市芯海电子科技有限公司 通信电路、芯片、通信装置及通信方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021480A (en) * 1996-06-05 2000-02-01 Compaq Computer Corporation Aligning a memory read request with a cache line boundary when the request is for data beginning at a location in the middle of the cache line
CN101485116A (zh) * 2006-07-05 2009-07-15 皇家飞利浦电子股份有限公司 带宽非对称通信系统
CN102831895A (zh) * 2012-08-29 2012-12-19 山东大学 一种用现场可编程门阵列实现mfcc参数提取的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8914590B2 (en) * 2002-08-07 2014-12-16 Pact Xpp Technologies Ag Data processing method and device
US20130111188A9 (en) * 2003-07-24 2013-05-02 Martin Vorbach Low latency massive parallel data processing device
CN101488796B (zh) * 2009-02-24 2012-09-26 航天东方红卫星有限公司 一种卫星有效载荷管理系统及管理方法
CN104899167A (zh) * 2014-03-05 2015-09-09 鞍钢股份有限公司 一种基于fpga的便携式高速数据采集方法
CN108920320A (zh) * 2018-09-19 2018-11-30 西安微电子技术研究所 一种适用于星船载计算机的通用化检测装置及其检测方法
CN110134083A (zh) * 2019-04-28 2019-08-16 北京卫星制造厂有限公司 一种开关矩阵式宇航智能配电控制装置及方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6021480A (en) * 1996-06-05 2000-02-01 Compaq Computer Corporation Aligning a memory read request with a cache line boundary when the request is for data beginning at a location in the middle of the cache line
CN101485116A (zh) * 2006-07-05 2009-07-15 皇家飞利浦电子股份有限公司 带宽非对称通信系统
CN102831895A (zh) * 2012-08-29 2012-12-19 山东大学 一种用现场可编程门阵列实现mfcc参数提取的方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Design of a real time digital beamformer for a 50MHz annular array ultrasound transducer;Pei-Jie Cao等;《 2002 IEEE Ultrasonics Symposium, 2002. Proceedings》;IEEE;20030415;第1619-1622页 *
TL16C554芯片的逆向设计;陈智;《中国优秀硕士学位论文全文数据库》;20070115(第1期);第I135-62页 *
基于FPGA的三线制同步串行通信控制器设计;冯春阳等;《电子技术应用》;20090906(第9期);第80-82页 *
基于FPGA的指令测试模块的设计与实现;周洁等;《机械工程与自动化》;20171117(第6期);第87-88页 *

Also Published As

Publication number Publication date
CN112214195A (zh) 2021-01-12

Similar Documents

Publication Publication Date Title
JP3399950B2 (ja) バス上の隣接デバイス間のインタフェースに設けられたアイソレーション・バリヤを通してｎｒｚデータ信号を伝送する方法及び装置
CN106603358B (zh) 一种基于mlvds接口的快速总线系统和实现方法
CN112214195B (zh) 一种宇航三线制同步从模式串行通信功能单元电路及方法
US4048673A (en) Cpu - i/o bus interface for a data processing system
CN102780480B (zh) 减小预加重电压跳动的装置和方法
EP3284229B1 (en) Clock and data recovery for pulse based multi-wire link
Blessington et al. Optimal implementation of UART-SPI Interface in SoC
GB2427516A (en) A bidirectional open-drain voltage level shifting buffer
CN114443170B (zh) Fpga动态并行加卸载系统
CN107171728B (zh) 1b4b与曼彻斯特编码的正向、反向传输方法及装置、系统
US4047246A (en) I/O bus transceiver for a data processing system
CN104991880A (zh) 一种基于pci-e接口的fc-ae-asm通讯板卡
EP3106995B1 (en) Techniques for providing data rate changes
CN114116563B (zh) 基于pcie总线的高速同步串口模块
CA1075822A (en) I/o bus transceiver for a data processing system
CN105281782A (zh) 通用串行器架构
US6002733A (en) Universal asynchronous receiver and transmitter
CN206162517U (zh) 基于fpga实现jesd204b接口的预处理电路
CN108268416B (zh) 一种异步接口转同步接口控制电路
CN112052212B (zh) 一种rs485通讯流控隔离电路
CN107741919B (zh) 应用在控制系统中的数据通信装置
Dakua et al. Design and implementation of UART serial communication module based on FPGA
CN203827338U (zh) 一种具有多发多收功能的arinc429总线接口板卡
CN221595642U (zh) 一种基于fpga和arm的高速信号处理系统
Radha et al. An Implementation of Serial Interface Engine with Transceiver using Verilog HDL

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant