CN112201297B - 存储器的读取方法以及电压补偿装置 - Google Patents

存储器的读取方法以及电压补偿装置 Download PDF

Info

Publication number
CN112201297B
CN112201297B CN202011121625.5A CN202011121625A CN112201297B CN 112201297 B CN112201297 B CN 112201297B CN 202011121625 A CN202011121625 A CN 202011121625A CN 112201297 B CN112201297 B CN 112201297B
Authority
CN
China
Prior art keywords
read
offset
reading
voltage
bit memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011121625.5A
Other languages
English (en)
Other versions
CN112201297A (zh
Inventor
郭晓江
张超
李海波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011121625.5A priority Critical patent/CN112201297B/zh
Priority to CN202111216164.4A priority patent/CN114093408A/zh
Publication of CN112201297A publication Critical patent/CN112201297A/zh
Priority to PCT/CN2021/124946 priority patent/WO2022083633A1/zh
Application granted granted Critical
Publication of CN112201297B publication Critical patent/CN112201297B/zh
Priority to US18/090,454 priority patent/US20230148206A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种存储器的读取方法，存储器包括多条字线以及连接于多条字线上的多个多位存储单元，多位存储单元用以通过多阶预设读取电压，以读取多位存储单元的存储值，该读取方法包括：分别定义多阶预设读取电压的各阶至少一读取偏移量，选择多阶预设读取电压中的至少一阶预设读取电压作为取样电压，对欲读取的多位存储单元的相邻字线上的多位存储单元进行读取，并根据取样电压的取样读值，设定代表读取偏移量大小的偏移标志，之后，将多阶预设读取电压分别结合各阶预设读取电压对应于偏移标志的读取偏移量，对欲读取的多位存储单元进行读取，从而使得该欲读取的多位存储单元的预设读取电压得以补偿。

Description

存储器的读取方法以及电压补偿装置
技术领域
本发明涉及半导体技术领域，尤其涉及一种存储器的读取方法以及电压补偿装置。
背景技术
在3D NAND Flash(即三维NAND闪存)中，通常对TLC(即每存储单元可以存储3bit数据)产品使用一次性编程，其存储单元在读取过程中与程序验证过程中的状态是不同的。在程序验证中，WLn+1(即第n+1条字线)没有被编程，但是在大多数情况下，在读取过程中，WLn+1被编程。
但是，现有技术下的NAND闪存，在对WLn+1进行编写时，会导致WLn(即第n条字线)上的存储单元的阈值电压移位，进而会导致读取数据出现错误。
发明内容
本发明提供了一种存储器的读取方法以及电压补偿装置，有效地解决了在对存储器的欲读取的多位存储单元的相邻字线进行编写时，导致该欲读取的多位存储单元的阈值电压移位的问题。
为了解决上述问题，本发明提供了一种存储器的读取方法，所述存储器包括多条字线以及连接于所述多条字线上的多个多位存储单元，所述多位存储单元用以通过多阶预设读取电压，以读取所述多位存储单元的存储值，所述读取方法包括：
定义步骤，分别定义所述多阶预设读取电压的各阶至少一读取偏移量；
偏移设定步骤，选择所述多阶预设读取电压中的至少一阶预设读取电压作为取样电压，对欲读取的多位存储单元的相邻字线上的多位存储单元进行读取，并根据所述取样电压的取样读值，设定代表读取偏移量大小的偏移标志；
读取步骤，将所述多阶预设读取电压分别结合各阶所述预设读取电压对应于所述偏移标志的读取偏移量，对所述欲读取的多位存储单元进行读取。
进一步优选的，每个所述多位存储单元用以被编程于多阶阈值电压其中之一，当所述取样电压为N个时，所述多位存储单元落入N+1个因各阶所述阈值电压不同而得的取样读值分区的其中之一，每个所述取样读值分区对应一个所述偏移标志，所述偏移设定步骤具体包括：
取样读值获取步骤，以N个取样电压获取欲读取的多位存储单元的相邻字线上的多位存储单元的读值；
取样读值分区步骤，根据所述读值，将所述欲读取的多位存储单元的相邻字线上的多位存储单元分类到N+1个所述取样读值分区其中之一；
偏移标志获取步骤，根据被分类到的所述取样读值分区，获取对应的所述偏移标志。
进一步优选的，每阶所述预设读取电压具有N+1阶所述读取偏移量，所述读取步骤具体包括：
确定步骤，对应于所述偏移标志，确定该阶预设读取电压的当前读取偏移量；
执行步骤，读取所述欲读取的多位存储单元的电压为所述该阶预设读取电压与所述当前读取偏移量之和。
进一步优选的，所述偏移标志以log2(N+1)个位元表示。
进一步优选的，所述读取偏移量包括电压偏移值与电压偏置时间其中之一。
进一步优选的，所述相邻字线为所述欲读取的多位存储单元所在的字线的下一条字线。
另一方面，本发明还提供了一种电压补偿装置，应用于存储器，所述存储器包括多条字线以及连接于所述多条字线上的多个多位存储单元，所述多位存储单元用以通过多阶预设读取电压，以读取所述多位存储单元的存储值，所述电压补偿装置包括：
定义模块，用以分别定义所述多阶预设读取电压的各阶至少一读取偏移量；
偏移设定模块，用以选择所述多阶预设读取电压中的至少一阶预设读取电压作为取样电压，对欲读取的多位存储单元的相邻字线上的多位存储单元进行读取，并根据所述取样电压的取样读值，设定代表读取偏移量大小的偏移标志；
读取模块，用以将所述多阶预设读取电压分别结合各阶所述预设读取电压对应于所述偏移标志的读取偏移量，对所述欲读取的多位存储单元进行读取。
进一步优选的，每个所述多位存储单元用以被编程于多阶阈值电压其中之一，当所述取样电压为N个时，所述多位存储单元落入N+1个因各阶所述阈值电压不同而得的取样读值分区的其中之一，每个所述取样读值分区对应一个所述偏移标志，所述偏移设定模块具体包括：
取样读值获取单元，用以以N个取样电压获取欲读取的多位存储单元的相邻字线上的多位存储单元的读值；
读值分区单元，用以根据所述读值，将所述欲读取的多位存储单元的相邻字线上的多位存储单元分类到N+1个所述取样读值分区其中之一；
偏移标志获取单元，用以根据被分类到的所述取样读值分区，获取对应的所述偏移标志。
进一步优选的，每阶所述预设读取电压具有N+1阶所述读取偏移量，所述读取模块具体包括：
确定单元，用以对应于所述偏移标志，确定该阶预设读取电压的当前读取偏移量；
执行单元，用以读取所述欲读取的多位存储单元的电压为所述该阶预设读取电压与所述当前读取偏移量之和。
进一步优选的，所述偏移标志保存在所述存储器的程序块锁存器中。
进一步优选的，当所述取样电压为N个时，所述程序块锁存器中具有log2(N+1)个用以存放所述偏移标志的数据位。
进一步优选的，所述电压补偿装置适用于所述存储器的较低页读取操作、中间页读取操作以及较高页读取操作。
本发明的有益效果为：本发明提供了一种存储器的读取方法，存储器包括多条字线以及连接于多条字线上的多个多位存储单元，多位存储单元用以通过多阶预设读取电压，以读取多位存储单元的存储值，该读取方法包括：分别定义多阶预设读取电压的各阶至少一读取偏移量，选择多阶预设读取电压中的至少一阶预设读取电压作为取样电压，对欲读取的多位存储单元的相邻字线上的多位存储单元进行读取，并根据取样电压的取样读值，设定代表读取偏移量大小的偏移标志，之后，将多阶预设读取电压分别结合各阶预设读取电压对应于偏移标志的读取偏移量，对欲读取的多位存储单元进行读取，从而使得该欲读取的多位存储单元的预设读取电压得以补偿，有效地解决了在对存储器的欲读取的多位存储单元的相邻字线进行编写时，导致该欲读取的多位存储单元的阈值电压移位的问题。
附图说明
为了更清楚地说明本发明的技术方案，下面将对根据本发明而成的各实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明而成的实施例所提供的存储器的读取方法的流程示意图。
图2是根据本发明而成的实施例所提供的存储器的读取方法的进一步流程示意图。
图3是根据本发明而成的实施例所提供的电压补偿装置的结构示意图。
图4是根据本发明而成的实施例所提供的电压补偿装置的另一结构示意图。
具体实施方式
下面将结合本发明而成的实施例中的附图，对本发明而成的实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明针对现有技术下的存储器，在对存储器的欲读取的多位存储单元的相邻字线进行编写时，导致该欲读取的多位存储单元的阈值电压移位的问题，根据本发明而成的实施例用以解决该问题。
请参阅图1，图1是根据本发明而成的实施例所提供的存储器的读取方法的流程示意图，存储器包括多条字线以及连接于多条字线上的多个多位存储单元，多位存储单元用以通过多阶预设读取电压，以读取多位存储单元的存储值，该读取方法的具体流程可以如下：
定义步骤S1O1.分别定义多阶预设读取电压的各阶至少一读取偏移量；
偏移设定步骤S1O2.选择多阶预设读取电压中的至少一阶预设读取电压作为取样电压，对欲读取的多位存储单元的相邻字线上的多位存储单元进行读取，并根据取样电压的取样读值，设定代表读取偏移量大小的偏移标志；
读取步骤S1O3.将多阶预设读取电压分别结合各阶预设读取电压对应于偏移标志的读取偏移量，对欲读取的多位存储单元进行读取。
需要说明的是，每个多位存储单元可以存储多比特数据，具体可以包括但不限于MLC(Multi-Level Cell，多位元存储单元)、TLC(Trinary-Level Cell，三位元存储单元)、QLC(Quad-Level Cell，四位元存储单元)等，在本实施例中，以TLC，即三位元存储单元进行说明。三位元存储单元可以被编程于八阶阈值电压的其中之一，该三位存储单元在每一阶阈值电压下具有对应的存储状态，故，该三位元存储单元可以存储八个数据。通过对该三位存储单元施加预设读取电压，可以判断出该三位存储单元处于哪一种存储状态，然后，判读出存储值。
进一步地，每个多位存储单元具有多阶预设读取电压，以读出该多位存储单元不同存储状态下的存储值。在定义步骤S1O1中，会对每一阶预设读取电压的读取偏移量进行设定，且至少会设定一个读取偏移量，以供后续对该多位存储单元进行读取时，其预设读取电压可以被补偿，从而解决该多位存储单元的阈值电压移位的问题。
请参阅图2，图2是根据本发明而成的实施例所提供的存储器的读取方法的进一步流程示意图，每个所述多位存储单元用以被编程于多阶阈值电压其中之一，当取样电压为N个时，多位存储单元落入N+1个因各阶阈值电压不同而得的取样读值分区的其中之一，每个取样读值分区对应一个偏移标志，如图2所示，该偏移设定步骤S1O2具体包括：
取样读值获取步骤S1O21.以N个取样电压获取欲读取的多位存储单元的相邻字线上的多位存储单元的读值；
取样读值分区步骤S1O22.根据读值，将欲读取的多位存储单元的相邻字线上的多位存储单元分类到N+1个取样读值分区其中之一；
偏移标志获取步骤S1O23.根据被分类到的取样读值分区，获取对应的偏移标志。
需要说明的是，当取样电压为一个时，对应有两个取样读值分区，每个取样读值分区对应一个偏移标志，因为偏移标志是以log2(N+1)个位元表示，所以，此时只需一个位元来表示偏移标志，且偏移标志保存在存储器的程序块锁存器中，具有0值和1值。当取样电压为三个时，对应有四个取样读值分区，此时需要两个位元来表示偏移标志，偏移标志具有00值、01值、10值以及11值。
进一步地，以1个取样电压为例，例如取R4这一个取样读取电压，则阈值电压分别为E，P1，P2，P3的存储单元的取样读将值为0，阈值电压分别为P4，P5，P6，P7的存储单元的取样读值为1；以3个取样电压为例，例如取R1，R4，R7三个取样读取电压，则阈值电压分别为E的存储单元的取样读将值为00，阈值电压分别为P1，P2，P3的存储单元的取样读值为01，阈值电压分别为P4，P5，P7的存储单元的取样读值为10，阈值电压为P7的存储单元的取样读值为10。
请继续参阅图2，该读取步骤S1O3具体包括：
确定步骤S1O31.对应于偏移标志，确定该阶预设读取电压的当前读取偏移量；
执行步骤S1O32.读取欲读取的多位存储单元的电压为该阶预设读取电压与当前读取偏移量之和。
需要说明的是，当取样电压为N个时，每阶预设读取电压具有N+1阶读取偏移量，且其中一阶读取偏移量为0。譬如，当取样电压为一个时，会设置两阶读取偏移量，其中一阶读取偏移量为0；当取样电压为三个时，会设置四阶读取偏移量，其中一阶读取偏移量为0，例如，对于第1阶预设读取电压有，Offset1_R1，Offset2_R1，Offset3_R1三种偏移量；对于第2阶预设读取电压有offset1_R2，Offset2_R2，Offset3_R2三种偏移量，…，一直到对于第7阶预设读取电压有offset1_R7，offset2_R7，offset3_R7三种偏移量，进一步地，读取偏移量包括电压偏移值与电压偏置时间其中之一。
具体地，相邻字线为欲读取的多位存储单元所在的字线的下一条字线。并且，通过该存储器的读取方法，可以使ESUM被改善至120mV。
在一个可能实现的实施例中，多位存储单元为TLC，选择八阶预设读取电压中的第四阶预设读取电压作为取样电压，此时对应有两个取样读值分区，即零到三阶为第一取样读值分区，四到七阶为第二取样读值分区，且每阶预设读取电压具有两阶读取偏移量，且其中一阶读取偏移量为0，在本实施例中，相邻字线为WLn+1，当前字线为WLn，当WLn+1处于第一取样读值分区时，WLn的读取偏移量为0，当WLn+1处于第二取样读值分区时，WLn的读取偏移量如下表所示：
WLn阶数 1 2 3 4 5 6 7
读取偏移量 80 70 70 60 60 60 50
区别于现有技术，本发明提供了一种存储器的读取方法，存储器包括多条字线以及连接于各条字线上的多个多位存储单元，多位存储单元用以通过多阶预设读取电压，以读取多位存储单元的存储值，该读取方法包括：分别定义多阶预设读取电压的各阶至少一读取偏移量，选择多阶预设读取电压中的至少一阶预设读取电压作为取样电压，对欲读取的多位存储单元的相邻字线上的多位存储单元进行读取，并根据取样电压的取样读值，设定代表读取偏移量大小的偏移标志，之后，将多阶预设读取电压分别结合各阶预设读取电压对应于偏移标志的读取偏移量，对欲读取的多位存储单元进行读取，从而使得该欲读取的多位存储单元的预设读取电压得以补偿，有效地解决了在对存储器的欲读取的多位存储单元的相邻字线进行编写时，导致该欲读取的多位存储单元的阈值电压移位的问题。
请参阅图3，图3是根据本发明而成的实施例所提供的电压补偿装置的结构示意图，该电压补偿装置应用于存储器，存储器包括多条字线以及连接于多条字线上的多个多位存储单元，多位存储单元用以通过多阶预设读取电压，以读取多位存储单元的存储值。本实施例提供的电压补偿装置可以包括：定义模块10、偏移设定模块20以及读取模块30，其中：
(1)定义模块10
定义模块10，用以执行定义步骤S1O1，即，分别定义多阶预设读取电压的各阶至少一读取偏移量。
(2)偏移设定模块20
偏移设定模块20，用以执行偏移设定步骤S1O2，即，选择多阶预设读取电压中的至少一阶预设读取电压作为取样电压，对欲读取的多位存储单元的相邻字线上的多位存储单元进行读取，并根据取样电压的取样读值，设定代表读取偏移量大小的偏移标志。
需要说明的是，每个多位存储单元可以存储多比特数据，具体可以包括但不限于MLC(Multi-Level Cell，多位元存储单元)、TLC(Trinary-Level Cell，三位元存储单元)、QLC(Quad-Level Cell，四位元存储单元)等，在本实施例中，以TLC，即三位元存储单元进行说明。三位元存储单元可以被编程于八阶阈值电压的其中之一，该三位存储单元在每一阶阈值电压下具有对应的存储状态，故，该三位元存储单元可以存储八比特数据。通过对该三位存储单元施加预设读取电压，可以判断出该三位存储单元处于哪一种存储状态，然后，读出存储值。
进一步地，每个多位存储单元具有多阶预设读取电压，以读出该多位存储单元不同存储状态下的存储值。在定义步骤S1O1中，会对每一阶预设读取电压的读取偏移量进行设定，且至少会设定一个读取偏移量，以供后续对该多位存储单元进行读取时，其预设读取电压可以被补偿，从而解决该多位存储单元的阈值电压移位的问题。
进一步地，请参阅图4，图4是根据本发明而成的实施例所提供的电压补偿装置的另一结构示意图，每个所述多位存储单元用以被编程于多阶阈值电压其中之一，当取样电压为N个时，多位存储单元落入N+1个因各阶阈值电压不同而得的取样读值分区的其中之一，每个取样读值分区对应一个偏移标志，其中，该偏移设定模块20具体可以包括：
取样读值获取单元21，用以以N个取样电压获取欲读取的多位存储单元的相邻字线上的多位存储单元的读值；
读值分区单元22，用以根据读值，将欲读取的多位存储单元的相邻字线上的多位存储单元分类到N+1个取样读值分区其中之一；
偏移标志获取单元23，用以根据被分类到的取样读值分区，获取对应的偏移标志。
需要说明的是，当取样电压为一个时，对应有两个取样读值分区，每个取样读值分区对应一个偏移标志，因为偏移标志是以log2(N+1)个位元表示，所以，此时只需一个位元来表示偏移标志，且偏移标志保存在存储器的程序块锁存器中，具有0值和1值。当取样电压为三个时，对应有四个取样读值分区，此时需要两个位元来表示偏移标志，偏移标志具有00值、01值、10值以及11值。
(3)读取模块30
读取模块30，用以执行读取步骤S1O3，即，将多阶预设读取电压分别结合各阶预设读取电压对应于偏移标志的读取偏移量，对欲读取的多位存储单元进行读取。
具体地，请继续参阅图4，该读取模块30具体可以包括：
确定单元31，用以对应于偏移标志，确定该阶预设读取电压的当前读取偏移量；
执行单元32，用以读取欲读取的多位存储单元的电压为该阶预设读取电压与当前读取偏移量之和。
需要说明的是，当取样电压为N个时，每阶预设读取电压具有N+1阶读取偏移量，且其中一阶读取偏移量为0。譬如，当取样电压为一个时，会设置两阶读取偏移量，其中一阶读取偏移量为0；当取样电压为三个时，会设置四阶读取偏移量，其中一阶读取偏移量为0，进一步地，读取偏移量包括电压偏移值与电压偏置时间其中之一。
具体地，偏移标志保存在存储器的程序块锁存器中，进一步地，当取样电压为N个时，程序块锁存器中具有log2(N+1)个用以存放偏移标志的数据位。
进一步地，电压补偿装置适用于存储器的较低页读取操作、中间页读取操作以及较高页读取操作。
具体地，通过该电压补偿装置，可以使ESUM被改善至120mV。
区别于现有技术，本发明提供了一种电压补偿装置，应用于存储器，存储器包括多条字线以及连接于多条字线上的多个多位存储单元，多位存储单元用以通过多阶预设读取电压，以读取多位存储单元的存储值，该电压补偿装置包括：用以分别定义多阶预设读取电压的各阶至少一读取偏移量的定义模块10，用以选择多阶预设读取电压中的至少一阶预设读取电压作为取样电压，对欲读取的多位存储单元的相邻字线上的多位存储单元进行读取，并根据取样电压的取样读值，设定代表读取偏移量大小的偏移标志的偏移设定模块20，以及，用以将多阶预设读取电压分别结合各阶预设读取电压对应于偏移标志的读取偏移量，对欲读取的多位存储单元进行读取的读取模块30，从而使得该欲读取的多位存储单元的预设读取电压得以补偿，有效地解决了在对存储器的欲读取的多位存储单元的相邻字线进行编写时，导致该欲读取的多位存储单元的阈值电压移位的问题。
除上述实施例外，本发明还可以有其他实施方式。凡采用等同替换或等效替换形成的技术方案，均落在本发明要求的保护范围。
综上所述，虽然本发明已将优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。

Claims (12)

1.一种存储器的读取方法，所述存储器包括多条字线以及连接于所述多条字线上的多个多位存储单元，所述多位存储单元用以通过多阶预设读取电压，以读取所述多位存储单元的存储值，其特征在于，所述读取方法包括：
定义步骤，分别定义所述多阶预设读取电压的各阶至少一读取偏移量；
偏移设定步骤，选择所述多阶预设读取电压中的至少一阶预设读取电压作为取样电压，对欲读取的多位存储单元的相邻字线上的多位存储单元进行读取，并根据所述取样电压的取样读值，设定代表读取偏移量大小的偏移标志，其中，当所述取样电压为N个时，各阶所述预设读取电压的读取偏移量为N+1个，N大于等于2；
读取步骤，将所述多阶预设读取电压分别结合各阶所述预设读取电压对应于所述偏移标志的读取偏移量，对所述欲读取的多位存储单元进行读取。
2.根据权利要求1所述的读取方法，其特征在于，每个所述多位存储单元用以被编程于多阶阈值电压其中之一，当所述取样电压为N个时，所述多位存储单元落入N+1个因各阶所述阈值电压不同而得的取样读值分区的其中之一，每个所述取样读值分区对应一个所述偏移标志，所述偏移设定步骤具体包括：
取样读值获取步骤，以N个取样电压获取欲读取的多位存储单元的相邻字线上的多位存储单元的读值；
取样读值分区步骤，根据所述读值，将所述欲读取的多位存储单元的相邻字线上的多位存储单元分类到N+1个所述取样读值分区其中之一；
偏移标志获取步骤，根据被分类到的所述取样读值分区，获取对应的所述偏移标志。
3.根据权利要求2所述的读取方法，其特征在于，所述读取步骤具体包括：
确定步骤，对应于所述偏移标志，确定该阶预设读取电压的当前读取偏移量；
执行步骤，读取所述欲读取的多位存储单元的电压为所述该阶预设读取电压与所述当前读取偏移量之和。
4.根据权利要求1所述的读取方法，其特征在于，所述偏移标志以log2(N+1)个位元表示。
5.根据权利要求1所述的读取方法，其特征在于，所述读取偏移量包括电压偏移值与电压偏置时间其中之一。
6.根据权利要求1所述的读取方法，其特征在于，所述相邻字线为所述欲读取的多位存储单元所在的字线的下一条字线。
7.一种电压补偿装置，应用于存储器，所述存储器包括多条字线以及连接于所述多条字线上的多个多位存储单元，所述多位存储单元用以通过多阶预设读取电压，以读取所述多位存储单元的存储值，其特征在于，所述电压补偿装置包括：
定义模块，用以分别定义所述多阶预设读取电压的各阶至少一读取偏移量；
偏移设定模块，用以选择所述多阶预设读取电压中的至少一阶预设读取电压作为取样电压，对欲读取的多位存储单元的相邻字线上的多位存储单元进行读取，并根据所述取样电压的取样读值，设定代表读取偏移量大小的偏移标志，其中，当所述取样电压为N个时，各阶所述预设读取电压的读取偏移量为N+1个，N大于等于2；
读取模块，用以将所述多阶预设读取电压分别结合各阶所述预设读取电压对应于所述偏移标志的读取偏移量，对所述欲读取的多位存储单元进行读取。
8.根据权利要求7所述的电压补偿装置，其特征在于，每个所述多位存储单元用以被编程于多阶阈值电压其中之一，当所述取样电压为N个时，所述多位存储单元落入N+1个因各阶所述阈值电压不同而得的取样读值分区的其中之一，每个所述取样读值分区对应一个所述偏移标志，所述偏移设定模块具体包括：
取样读值获取单元，用以以N个取样电压获取欲读取的多位存储单元的相邻字线上的多位存储单元的读值；
读值分区单元，用以根据所述读值，将所述欲读取的多位存储单元的相邻字线上的多位存储单元分类到N+1个所述取样读值分区其中之一；
偏移标志获取单元，用以根据被分类到的所述取样读值分区，获取对应的所述偏移标志。
9.根据权利要求8所述的电压补偿装置，其特征在于，所述读取模块具体包括：
确定单元，用以对应于所述偏移标志，确定该阶预设读取电压的当前读取偏移量；
执行单元，用以读取所述欲读取的多位存储单元的电压为所述该阶预设读取电压与所述当前读取偏移量之和。
10.根据权利要求7所述的电压补偿装置，其特征在于，所述偏移标志保存在所述存储器的程序块锁存器中。
11.根据权利要求10所述的电压补偿装置，其特征在于，当所述取样电压为N个时，所述程序块锁存器中具有log2(N+1)个用以存放所述偏移标志的数据位。
12.根据权利要求7所述的电压补偿装置，其特征在于，所述电压补偿装置适用于所述存储器的较低页读取操作、中间页读取操作以及较高页读取操作。
CN202011121625.5A 2020-10-20 2020-10-20 存储器的读取方法以及电压补偿装置 Active CN112201297B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011121625.5A CN112201297B (zh) 2020-10-20 2020-10-20 存储器的读取方法以及电压补偿装置
CN202111216164.4A CN114093408A (zh) 2020-10-20 2020-10-20 存储器的读取方法以及电压补偿装置
PCT/CN2021/124946 WO2022083633A1 (zh) 2020-10-20 2021-10-20 存储器的读取方法以及存储器
US18/090,454 US20230148206A1 (en) 2020-10-20 2022-12-28 Method for reading memory device and memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011121625.5A CN112201297B (zh) 2020-10-20 2020-10-20 存储器的读取方法以及电压补偿装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111216164.4A Division CN114093408A (zh) 2020-10-20 2020-10-20 存储器的读取方法以及电压补偿装置

Publications (2)

Publication Number Publication Date
CN112201297A CN112201297A (zh) 2021-01-08
CN112201297B true CN112201297B (zh) 2021-11-02

Family

ID=74009413

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202011121625.5A Active CN112201297B (zh) 2020-10-20 2020-10-20 存储器的读取方法以及电压补偿装置
CN202111216164.4A Pending CN114093408A (zh) 2020-10-20 2020-10-20 存储器的读取方法以及电压补偿装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111216164.4A Pending CN114093408A (zh) 2020-10-20 2020-10-20 存储器的读取方法以及电压补偿装置

Country Status (3)

Country Link
US (1) US20230148206A1 (zh)
CN (2) CN112201297B (zh)
WO (1) WO2022083633A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112201297B (zh) * 2020-10-20 2021-11-02 长江存储科技有限责任公司 存储器的读取方法以及电压补偿装置
CN113421601B (zh) * 2021-06-29 2022-11-04 长江存储科技有限责任公司 闪存存储器的操作方法以及闪存存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7187585B2 (en) * 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7652929B2 (en) * 2007-09-17 2010-01-26 Sandisk Corporation Non-volatile memory and method for biasing adjacent word line for verify during programming
US8743615B2 (en) * 2011-08-22 2014-06-03 Sandisk Technologies Inc. Read compensation for partially programmed blocks of non-volatile storage
KR102402668B1 (ko) * 2018-02-26 2022-05-26 삼성전자주식회사 비휘발성 메모리 장치, 그것의 동작 방법 및 그것을 포함하는 저장 장치
US10541035B1 (en) * 2018-06-28 2020-01-21 Sandisk Technologies Llc Read bias adjustment for compensating threshold voltage shift due to lateral charge movement
CN108986865B (zh) * 2018-06-29 2020-06-19 长江存储科技有限责任公司 非易失性存储系统及其读取方法
CN112201297B (zh) * 2020-10-20 2021-11-02 长江存储科技有限责任公司 存储器的读取方法以及电压补偿装置

Also Published As

Publication number Publication date
CN112201297A (zh) 2021-01-08
CN114093408A (zh) 2022-02-25
US20230148206A1 (en) 2023-05-11
WO2022083633A1 (zh) 2022-04-28

Similar Documents

Publication Publication Date Title
US10291263B2 (en) Auto-learning log likelihood ratio
CN112201297B (zh) 存储器的读取方法以及电压补偿装置
US9069659B1 (en) Read threshold determination using reference read threshold
KR102353405B1 (ko) 특성 데이터 전처리 시스템, 장치, 방법 및 이를 이용한 메모리 제어 시스템
US8913437B2 (en) Inter-cell interference cancellation
CN102376368B (zh) 对快闪存储器系统中递进读取的最优参考电压的确定
US9153336B1 (en) Decoder parameter estimation using multiple memory reads
KR100865830B1 (ko) 메모리 소자의 독출 방법
US7580302B2 (en) Parallel threshold voltage margin search for MLC memory application
US8514633B2 (en) Method for operating semiconductor memory device
CN111192620B (zh) 一种SSD中优化NAND Flash读参考电压的方法
KR20110078752A (ko) 반도체 메모리 장치의 동작 방법
CN107657982B (zh) 对多级非易失性存储器单元进行编程的方法和存储器装置
CN104112477B (zh) 用于固态储存装置中晶体单元的群组区分方法
US8351257B2 (en) Semiconductor memory device and method of reading the same
US9437320B1 (en) Joint detecting and decoding system for nonvolatile semiconductor memory with reduced inter-cell interference
KR100948468B1 (ko) 불휘발성 메모리 장치의 플래그 상태 결정 방법.
US7894258B2 (en) Flash memory device for determining most significant bit program
CN110111829B (zh) 一种闪存信道校正的方法、装置和介质
WO2018022807A1 (en) Auto-learning log likelihood ratio
US20240045749A1 (en) Error rate analysis method, system and apparatus for mlc chip
US7646645B2 (en) Method and apparatus for testing the functionality of a page decoder
CN116072206B (zh) 闪存错误数的测试方法、装置、电子设备和存储介质
CN113900581B (zh) 存储器装置及其读取方法
CN116486882B (zh) 基于字线的芯片性能测试方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant