CN112242171A - 参考电压确定方法及装置 - Google Patents

参考电压确定方法及装置 Download PDF

Info

Publication number
CN112242171A
CN112242171A CN201910645148.3A CN201910645148A CN112242171A CN 112242171 A CN112242171 A CN 112242171A CN 201910645148 A CN201910645148 A CN 201910645148A CN 112242171 A CN112242171 A CN 112242171A
Authority
CN
China
Prior art keywords
reference voltage
flash memory
error bits
target reference
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910645148.3A
Other languages
English (en)
Inventor
魏韬
冯正田
魏柯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yingren Technology Shanghai Co ltd
Original Assignee
Yingren Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yingren Technology Shanghai Co ltd filed Critical Yingren Technology Shanghai Co ltd
Priority to CN201910645148.3A priority Critical patent/CN112242171A/zh
Priority to US16/858,256 priority patent/US11335414B2/en
Publication of CN112242171A publication Critical patent/CN112242171A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16566—Circuits and arrangements for comparing voltage or current with one or several thresholds and for indicating the result not covered by subgroups G01R19/16504, G01R19/16528, G01R19/16533
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本公开涉及参考电压确定方法及装置，所述方法包括：利用多个不同参考电压读取第一闪存页的数据，将所读取的数据的第一错误比特数目达到收敛值的参考电压作为第一目标参考电压，所述第一闪存页为待测试的闪存块的多个闪存页中的任意一个；对所述第一目标参考电压进行调整，得到多个第二目标参考电压；利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压。通过以上方法，本公开可以确定闪存块当前真实的参考电压，以确保闪存块的正常使用，确保读取数据的准确性。

Description

参考电压确定方法及装置
技术领域
本公开涉及集成电路技术领域，尤其涉及一种参考电压确定方法及装置。
背景技术
固态硬盘(SSD)采用NAND(与非)闪存颗粒作为存储介质进行数据存储，其中，NAND存储器由多个存储单元构成，通常可以向存储单元加SSD出厂时配置的参考电压以读取存储在存储单元中的数据，然而，在实际应用中，由于NAND读写操作、擦写操作以、数据保持时间、使用时间等原因，各个数据状态所对应的真实参考电压相比于出厂配置的参考电压会有所偏移，这种现象可能会导致数据读取错误。
发明内容
有鉴于此，本公开提出了一种参考电压确定方法，所述方法包括：
利用多个不同参考电压读取第一闪存页的数据，将所读取的数据的第一错误比特数目达到收敛值的参考电压作为第一目标参考电压，所述第一闪存页为待测试的闪存块的多个闪存页中的任意一个；
对所述第一目标参考电压进行调整，得到多个第二目标参考电压；
利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压。
在一种可能的实施方式中，所述方法还包括：
以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，其中，利用每次调整后得到的参考电压所读取的数据的第一错误比特数目逐渐减小。
在一种可能的实施方式中，所述以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，包括：
以所述第一步长向上调整及向下调整所述预设参考电压分别得到第一参考电压及第二参考电压；
将利用所述预设参考电压、所述第一参考电压及所述第二参考电压读取所述第一闪存页的数据分别与预设数据进行比较，得到所述预设参考电压对应的错误比特数目、所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目；
根据所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目中相较于所述预设参考电压对应的错误比特数目的较小值确定调整方向；
以所述第一步长在所述调整方向上逐渐调整所述第一参考电压或所述第二参考电压，得到所述多个不同参考电压。
在一种可能的实施方式中，所述方法还包括：
根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长。
在一种可能的实施方式中，所述根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长，包括：
在根据调整后得到的参考电压所读取的数据的错误比特数目小于前一错误比特数目的情况下，增大所述第一步长；或
在根据调整后得到的参考电压所读取的数据的错误比特数目大于前一错误比特数目的情况下，改变所述调整方向并减小所述第一步长。
在一种可能的实施方式中，所述预设参考电压包括多个。
在一种可能的实施方式中，所述对所述第一目标参考电压进行调整，得到多个第二目标参考电压，包括：
将第二步长依次减半并取整得到多个第三步长；
利用所述第二步长及所述多个第三步长向上和向下调整所述第一目标参考电压得到所述多个第二目标参考电压。
在一种可能的实施方式中，所述利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压，包括：
以第一个所述第二目标参考电压得到的第二错误比特数目为最小值中间结果；
在任意一个所述第二目标参考电压得到的第二错误比特数目小于所述最小值中间结果的情况下，利用当前的所述第二目标参考电压得到的第二错误比特数目更新所述最小值中间结果。
在一种可能的实施方式中，所述方法还包括：
在利用任意一个所述第二目标参考电压得到的闪存块的部分闪存页的错误比特数大于所述最小值中间结果的情况下，停止进行其余部分闪存页的错误比特数的运算。
根据本公开的另一方面，提出了一种参考电压确定装置，所述装置包括：
第一确定模块，用于利用多个不同参考电压读取第一闪存页的数据，将所读取的数据的第一错误比特数目达到收敛值的参考电压作为第一目标参考电压，所述第一闪存页为待测试的闪存块的多个闪存页中的任意一个；
调整模块，连接于所述第一确定模块，用于对所述第一目标参考电压进行调整，得到多个第二目标参考电压；
第二确定模块，连接于所述调整模块，用于利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压。
在一种可能的实施方式中，所述装置还包括：
第三确定模块，连接于所述第一确定模块，用于以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，其中，利用每次调整后得到的参考电压所读取的数据的第一错误比特数目逐渐减小。
在一种可能的实施方式中，所述以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，包括：
以所述第一步长向上调整及向下调整所述预设参考电压分别得到第一参考电压及第二参考电压；
将利用所述预设参考电压、所述第一参考电压及所述第二参考电压读取所述第一闪存页的数据分别与预设数据进行比较，得到所述预设参考电压对应的错误比特数目、所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目；
根据所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目中相较于所述预设参考电压对应的错误比特数目的较小值确定调整方向；
以所述第一步长在所述调整方向上逐渐调整所述第一参考电压或所述第二参考电压，得到所述多个不同参考电压。
在一种可能的实施方式中，所述第三确定模块，包括：
步长调整子模块，用于根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长。
在一种可能的实施方式中，所述根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长，包括：
在根据调整后得到的参考电压所读取的数据的错误比特数目小于前一错误比特数目的情况下，增大所述第一步长；或
在根据调整后得到的参考电压所读取的数据的错误比特数目大于前一错误比特数目的情况下，改变所述调整方向并减小所述第一步长。
在一种可能的实施方式中，所述预设参考电压包括多个。
在一种可能的实施方式中，所述对所述第一目标参考电压进行调整，得到多个第二目标参考电压，包括：
将第二步长依次减半并取整得到多个第三步长；
利用所述第二步长及所述多个第三步长向上和向下调整所述第一目标参考电压得到所述多个第二目标参考电压。
在一种可能的实施方式中，所述利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压，包括：
以第一个所述第二目标参考电压得到的第二错误比特数目为最小值中间结果；
在任意一个所述第二目标参考电压得到的第二错误比特数目小于所述最小值中间结果的情况下，利用当前的所述第二目标参考电压得到的第二错误比特数目更新所述最小值中间结果。
在一种可能的实施方式中，所述装置还包括：
在利用任意一个所述第二目标参考电压得到的闪存块的部分闪存页的错误比特数大于所述最小值中间结果的情况下，停止进行其余部分闪存页的错误比特数的运算。
根据本公开的另一方面，提供了一种参考电压确定装置，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为执行上述方法。
根据本公开的另一方面，提供了一种非易失性计算机可读存储介质，其上存储有计算机程序指令，其中，所述计算机程序指令被处理器执行时实现上述方法。
通过以上方法及装置，本公开可以确定第一闪存页的第一目标参考电压，并利用第一目标电压得到多个第二目标参考电压，利用多个第二目标参考电压得到适合闪存块的目标参考电压。通过以上方法，本公开可以确定闪存块当前真实的参考电压，以确保闪存块的正常使用，确保读取数据的准确性。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
包含在说明书中并且构成说明书的一部分的附图与说明书一起示出了本公开的示例性实施例、特征和方面，并且用于解释本公开的原理。
图1输出了根据本公开一实施方式的参考电压确定方法的流程图。
图2示出了NAND存储器中TLC存储单元存储数据的示意图。
图3示出了根据本公开一实施方式的参考电压确定方法的流程图。
图4示出了利用本公开确定多个第二目标参考电压的示意图。
图5示出了根据本公开一实施方式的参考电压确定装置的框图。
图6示出了根据本公开一实施方式的参考电压确定装置的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
另外，为了更好的说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
请参阅图1，图1输出了根据本公开一实施方式的参考电压确定方法的流程图。
如图1所示，所述方法包括：
步骤S110，利用多个不同参考电压读取第一闪存页的数据，将所读取的数据的第一错误比特数目达到收敛值的参考电压作为第一目标参考电压，所述第一闪存页为待测试的闪存块的多个闪存页中的任意一个；
步骤S120，对所述第一目标参考电压进行调整，得到多个第二目标参考电压；
步骤S130，利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压。
通过以上方法，本公开可以确定第一闪存页的第一目标参考电压，并利用第一目标电压得到多个第二目标参考电压，利用多个第二目标参考电压得到适合闪存块的目标参考电压。通过以上方法，本公开可以确定闪存块当前真实的参考电压，以确保闪存块的正常使用，确保读取数据的准确性。
在一种可能的实施方式中，所述收敛值可以根据实际情况确定，本公开对收敛值的具体数值不做限定。
NAND存储器包括的存储单元根据NAND类型的不同可以分为多种，例如可以包括SLC(Single-Level Cell，单层单元)、MLC(Multi-Level Cell，多层单元)、TLC(Trinary-LevelCell，三层单元)三种，分别可以存储1bit、2bit、3bit数据。
以TLC为例，请参阅图2，图2示出了NAND存储器中TLC存储单元存储数据的示意图。
如图2所示，TLC可以存储3bit数据(高位bit、中位bit、低位bit)，则其存储数据能够具有8种数据状态(即8种数据信息)：000、001、010、011、100、101、110、111，且其8种数据状态分别对应于不同的参考电压Vref H1，Vref M1，Vref L1，Vref M2，Vref H2，Vref M3，Vref L2。在需要读取高位bit、中位bit、低位bit时，通过向存储单元施加对应的参考电压即可。
请参阅图3，图3示出了根据本公开一实施方式的参考电压确定方法的流程图。
在一种可能的实施方式中，如图3所示，所述方法还可以包括：
步骤S210，以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，其中，利用每次调整后得到的参考电压所读取的数据的第一错误比特数目逐渐减小。
在一种可能的实施方式中，以TLC为例，所述预设参考电压可以是Vref H1，VrefM1，Vref L1，Vref M2，Vref H2，Vref M3，Vref L2的其中之一，在其他类型的存储单元中，可以选择其他的参考电压作为预设参考电压。
在一种可能的实施方式中，所述第一步长可以根据需要设置，对此，本公开不做限制。
在一个示例中，第一步长可以是固定的值，例如为以1为单位。
在其他的示例中，第一也可以是变动的值，例如每一次计算后加1个单位，分别为1,2,3,4…；或指数增加，例如1,2,4,8，…等。
应该说明的是，第一步长可以折算为电压值，对于不同的SSD，其折算方式可以不同，例如，第一步长为1，代表对应的电压值可以为0.01V，0.02V等，对于其具体的对应关系，本公开不做限定，本领域技术人员可以根据实际情况确定。
在一种可能的实施方式中，所述以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，可以包括：
以所述第一步长向上调整及向下调整所述预设参考电压分别得到第一参考电压及第二参考电压；
将利用所述预设参考电压、所述第一参考电压及所述第二参考电压读取所述第一闪存页的数据分别与预设数据进行比较，得到所述预设参考电压对应的错误比特数目、所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目；
根据所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目中相较于所述预设参考电压对应的错误比特数目的较小值确定调整方向；
以所述第一步长在所述调整方向上逐渐调整所述第一参考电压或所述第二参考电压，得到所述多个不同参考电压。
在一种可能的实施方式中，可以提前将需要确定目标参考电压的闪存块擦除，并将已知的数据写入到闪存块中。
在一个示例中，写入闪存块中的已知数据可以为0/1均衡的随机数据。
在一个示例中，如果需要对读取低位数据(lower page)的参考电压(例如VrefL1)进行调整从而确定真实的低位数据的参考电压，假设第一步长为1(折算为0.02V的电压值)，并假设Vref L1为2V，根据“以所述第一步长向上调整及向下调整所述预设参考电压分别得到第一参考电压及第二参考电压”，可以得到第一参考电压为2.02V，第二参考电压为1.98V。
利用Vref L1及第一参考电压、第二参考电压分别读取第一闪存页中的数据，与已知的预设数据进行比较，可以分别得到所述预设参考电压对应的错误比特数目、所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目。
在一种可能的实施方式中，将从第一闪存页读取的数据与预设数据进行比较，可以采用软件的方法，也可以通过硬件实现，本公开对进行数据比较的具体实施方式不做限制。
通过确定错误比特数目相较于Vref L1对应的错误比特数目较小值的方向为调整方向，可以缩小调整范围。
在一个示例中，假设所述第一参考电压(2.02V)对应的错误比特数目为较小值，则可以确定向上调整为所述调整方向。
在一个示例中，根据“以所述第一步长在所述调整方向上逐渐调整所述第一参考电压或所述第二参考电压，得到所述多个不同参考电压”，在一个示例中，得到的多个不同参考电压可以包括2.02V、2.04V、2.06V、2.08V等。
通过以上方法，本公开可以根据预设参考电压及预设步长得到多个不同参考电压。
通过以上方法，可以得到多个不同参考电压，在得到多个不同参考电压后，根据步骤S110，可以利用得到的多个不同参考电压读取第一闪存页的数据，并利用读取的数据与预设数据进行比较确定每个不同参考电压对应的第一错误比特数目，并将第一错误比特数目达到收敛值的参考电压作为第一目标参考电压。
在一种可能的实施方式中，在利用参考电压读取第一闪存页的数据并与预设数据进行比较得到第一错误比特数目的过程中，也可以对参考电压进行动态调整，例如，可以对第一步长进行调整。
在一种可能的实施方式中，所述方法还可以包括：
根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长。
在一种可能的实施方式中，所述根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长，可以包括：
在根据调整后得到的参考电压所读取的数据的错误比特数目小于前一错误比特数目的情况下，增大所述第一步长；或
在根据调整后得到的参考电压所读取的数据的错误比特数目大于前一错误比特数目的情况下，改变所述调整方向并减小所述第一步长。
在一个示例中，如果错误比特数目越来越小，则可以逐渐增大第一步长，例如，将第一步长从1，逐渐增大到2、3、4、5等等。
这样，通过将第一步长逐渐增大，可以加快计算速度，从而节省计算资源及成本。
如果根据调整后得到的参考电压所读取的数据的错误比特数目大于前一错误比特数目，则证明真实的参考电压在当前参考电压及前一参考电压之间，在这种情况下，可以将调整方向由向上调整(增加)改变为向下调整(减小)，并减小第一步长。
在一个示例中，假设当前参考电压为2.26V，前一参考电压为2.2V，当前的第一步长为3(对应0.06V)，则可以确定真实的参考电压在2.2V与2.26V之间，因此可以从当前参考电压2.26V开始向下调整参考电压，并将步长减小为2(对应0.02V)，这样得到调整后的参考电压为2.22V(2.26V-0.04V)，并利用调整后的参考电压2.22V进行下一次的读取及计算。
重复以上过程，最终可以获得第一错误比特数目达到收敛值的参考电压，也即第一目标参考电压。
在一种可能的实施方式中，步骤S120对所述第一目标参考电压进行调整，得到多个第二目标参考电压，可以包括：
将第二步长依次减半并取整得到多个第三步长；
利用所述第二步长及所述多个第三步长向上和向下调整所述第一目标参考电压得到所述多个第二目标参考电压。
在一种可能的实施方式中，所述取整可以是向上取整，也可以向下取整，下面以向下取整为例进行介绍。在一种可能的实施方式中，第二步长与每一步长可以不同，且第二步长可以根据需要确定，本公开对此不做限定。
在一个示例中，假设第二步长为10，根据“将第二步长依次减半并取整得到多个第三步长”可以得到多个第三步长分别为5、2、1、0，第二步长及多个第三步长对应的电压值(折算关系假设为1个单位的步长对应0.02V)可以为0.2V、0.1V、0.04V、0.02V、0。
在一种可能的实施方式中，所述“利用所述第二步长及所述多个第三步长向上和向下调整所述第一目标参考电压得到所述多个第二目标参考电压”可以是以前一个第二目标参考电压为基础，例如，假设第一目标参考电压为3.6V，则多个第二目标参考电压可以是以3.6V为基础得到，为3.6+/-0.2V(3.8V，3.4V)；以3.8V为基础得到，为3.8+/-0.1V(3.9V，3.7V)；以3.4V为基础得到，为3.4+/-0.1V(3.5V，3.3V)…等。
请参阅图4，图4示出了利用本公开确定多个第二目标参考电压的示意图。
假设Vref L1为第一目标参考电压(其他预设参考电压固定不变，例如Vref L2固定不变)，通过多次向上及向下调整Vref L1，可以得到多个第二目标参考电压(线条1-线条10)，当然，图4仅仅示出了向上调整得到的第二目标参考电压的一部分(线条2，线条4)，其余部分根据镜像原理可知，与向下调整得到的多个第二目标参考电压对应(线条1、3、5、6、7、8、9、10)。
通过以上方法，本公开可以根据第一目标参考电压确定多个第二目标参考电压。
在得到多个第二目标参考电压后，可以从所述多个第二目标参考电压中确定针对闪存块的多个闪存页的真实的目标参考电压。
在一种可能的实施方式中，步骤S130利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压，可以包括：
以第一个所述第二目标参考电压得到的第二错误比特数目为最小值中间结果；
在任意一个所述第二目标参考电压得到的第二错误比特数目小于所述最小值中间结果的情况下，利用当前的所述第二目标参考电压得到的第二错误比特数目更新所述最小值中间结果。
在一个示例中，第一个第二目标参考电压可以为从多个第二目标参考电压中选择的第一个用于读取闪存块的多个闪存页的数据并进行比较的参考电压，其中，选择的方式可以是随机选择，也可以是按照生成第二目标参考电压的顺序选择，对此，本公开不做限定。
举例而言，假设根据步骤S120得到的第二目标参考电压包括3.6V、3.8V、3.9V，则可以从三个第二目标参考电压中随机选择一个作为所述第一个第二目标参考电压，也可以选择3.6V作为所述第一个第二目标参考电压(生成的第二目标参考电压的头一个)。
在一种可能的实施方式中，所述闪存块的多个闪存页可以指所述闪存块的所有闪存页。
通过对闪存块的所有闪存页进行测试，可以得到该闪存块的所有闪存页对应的真实的参考电压，利用以上方法得到的目标参考电压，可以准确读出该闪存块的所有闪存页的数据。
在一种可能的实施方式中，所述方法还可以包括：
在利用任意一个所述第二目标参考电压得到的闪存块的部分闪存页的错误比特数大于所述最小值中间结果的情况下，停止进行其余部分闪存页的错误比特数的运算。
当利用第一个所述第二目标参考电压得到的最小值中间结果确定后，对于之后的每一个第二目标参考电压，在计算错误比特数时，可以每进行一个闪存页的错误比特数计算后，即利用计算得到的错误比特数与所述最小中间值结果进行比较，并在其值大于所述最小中间值结果的情况下，结束利用当前第二目标参考电压进行所述闪存块余下闪存页的错误比特数计算。
通过这样的方法，可以减少运算量，提高运算效率。
在一个示例中，假设闪存块包括M个闪存页，如果在得到到N个闪存页的错误比特数大于所述最小值中间结果的情况下，则不再进行余下的M-N个闪存页的错误比特数计算，其中M>N。
当然，在其他的实施方式中，本领域技术人员可以设置在读取所有闪存页后在进行比较，对此，本公开不做限定。
应该明白的是，以上描述的是对NAND的存储单元的一个参考电压的调整及确定，根据之前的介绍NAND的存储单元根据其类型的不同，参考电压的数目也会不同，也即，参考电压可以包括多个，当然，对于其他的参考电压，其确定方法与前述介绍的确定方法相同，在此不再赘述。
通过以上方法，本公开可以在固态硬盘的预设参考电压发生偏移后，确定真实的参考电压，以使得固态硬盘可以正常使用，确保读取存储在固态硬盘中数据的准确性。
请参阅图5，图5示出了根据本公开一实施方式的参考电压确定装置的框图。
如图5所示，所述装置包括：
第一确定模块，用于利用多个不同参考电压读取第一闪存页的数据，将所读取的数据的第一错误比特数目达到收敛值的参考电压作为第一目标参考电压，所述第一闪存页为待测试的闪存块的多个闪存页中的任意一个；
调整模块，连接于所述第一确定模块，用于对所述第一目标参考电压进行调整，得到多个第二目标参考电压；
第二确定模块，连接于所述调整模块，用于利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压。
通过以上装置，本公开可以确定第一闪存页的第一目标参考电压，并利用第一目标电压得到多个第二目标参考电压，利用多个第二目标参考电压得到适合闪存块的目标参考电压。通过以上方法，本公开可以确定闪存块当前真实的参考电压，以确保闪存块的正常使用，确保读取数据的准确性。
请参阅图6，图6示出了根据本公开一实施方式的参考电压确定装置的框图。
在一种可能的实施方式中，如图6所示，所述装置可以包括：
第三确定模块，连接于所述第一确定模块，用于以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，其中，利用每次调整后得到的参考电压所读取的数据的第一错误比特数目逐渐减小。
在一种可能的实施方式中，所述以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，包括：
以所述第一步长向上调整及向下调整所述预设参考电压分别得到第一参考电压及第二参考电压；
将利用所述预设参考电压、所述第一参考电压及所述第二参考电压读取所述第一闪存页的数据分别与预设数据进行比较，得到所述预设参考电压对应的错误比特数目、所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目；
根据所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目中相较于所述预设参考电压对应的错误比特数目的较小值确定调整方向；
以所述第一步长在所述调整方向上逐渐调整所述第一参考电压或所述第二参考电压，得到所述多个不同参考电压。
在一种可能的实施方式中，所述第三确定模块，包括：
步长调整子模块，用于根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长。
在一种可能的实施方式中，所述根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长，包括：
在根据调整后得到的参考电压所读取的数据的错误比特数目小于前一错误比特数目的情况下，增大所述第一步长；或
在根据调整后得到的参考电压所读取的数据的错误比特数目大于前一错误比特数目的情况下，改变所述调整方向并减小所述第一步长。
在一种可能的实施方式中，所述预设参考电压包括多个。
在一种可能的实施方式中，所述对所述第一目标参考电压进行调整，得到多个第二目标参考电压，包括：
将第二步长依次减半并取整得到多个第三步长；
利用所述第二步长及所述多个第三步长向上和向下调整所述第一目标参考电压得到所述多个第二目标参考电压。
在一种可能的实施方式中，所述利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压，包括：
以第一个所述第二目标参考电压得到的第二错误比特数目为最小值中间结果；
在任意一个所述第二目标参考电压得到的第二错误比特数目小于所述最小值中间结果的情况下，利用当前的所述第二目标参考电压得到的第二错误比特数目更新所述最小值中间结果。
在一种可能的实施方式中，所述装置还包括：
在利用任意一个所述第二目标参考电压得到的闪存块的部分闪存页的错误比特数大于所述最小值中间结果的情况下，停止进行其余部分闪存页的错误比特数的运算。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (18)

1.一种参考电压确定方法，其特征在于，所述方法包括：
利用多个不同参考电压读取第一闪存页的数据，将所读取的数据的第一错误比特数目达到收敛值的参考电压作为第一目标参考电压，所述第一闪存页为待测试的闪存块的多个闪存页中的任意一个；
对所述第一目标参考电压进行调整，得到多个第二目标参考电压；
利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，其中，利用每次调整后得到的参考电压所读取的数据的第一错误比特数目逐渐减小。
3.根据权利要求2所述的方法，其特征在于，所述以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，包括：
以所述第一步长向上调整及向下调整所述预设参考电压分别得到第一参考电压及第二参考电压；
将利用所述预设参考电压、所述第一参考电压及所述第二参考电压读取所述第一闪存页的数据分别与预设数据进行比较，得到所述预设参考电压对应的错误比特数目、所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目；
根据所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目中相较于所述预设参考电压对应的错误比特数目的较小值确定调整方向；
以所述第一步长在所述调整方向上逐渐调整所述第一参考电压或所述第二参考电压，得到所述多个不同参考电压。
4.根据权利要求2所述的方法，其特征在于，所述方法还包括：
根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长。
5.根据权利要求4所述的方法，其特征在于，所述根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长，包括：
在根据调整后得到的参考电压所读取的数据的错误比特数目小于前一错误比特数目的情况下，增大所述第一步长；或
在根据调整后得到的参考电压所读取的数据的错误比特数目大于前一错误比特数目的情况下，改变所述调整方向并减小所述第一步长。
6.根据权利要求2-5任一项所述的方法，其特征在于，所述预设参考电压包括多个。
7.根据权利要求1所述的方法，其特征在于，所述对所述第一目标参考电压进行调整，得到多个第二目标参考电压，包括：
将第二步长依次减半并取整得到多个第三步长；
利用所述第二步长及所述多个第三步长向上和向下调整所述第一目标参考电压得到所述多个第二目标参考电压。
8.根据权利要求1所述的方法，其特征在于，所述利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压，包括：
以第一个所述第二目标参考电压得到的第二错误比特数目为最小值中间结果；
在任意一个所述第二目标参考电压得到的第二错误比特数目小于所述最小值中间结果的情况下，利用当前的所述第二目标参考电压得到的第二错误比特数目更新所述最小值中间结果。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
在利用任意一个所述第二目标参考电压得到的闪存块的部分闪存页的错误比特数大于所述最小值中间结果的情况下，停止进行其余部分闪存页的错误比特数的运算。
10.一种参考电压确定装置，其特征在于，所述装置包括：
第一确定模块，用于利用多个不同参考电压读取第一闪存页的数据，将所读取的数据的第一错误比特数目达到收敛值的参考电压作为第一目标参考电压，所述第一闪存页为待测试的闪存块的多个闪存页中的任意一个；
调整模块，连接于所述第一确定模块，用于对所述第一目标参考电压进行调整，得到多个第二目标参考电压；
第二确定模块，连接于所述调整模块，用于利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压。
11.根据权利要求10所述的装置，其特征在于，所述装置还包括：
第三确定模块，连接于所述第一确定模块，用于以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，其中，利用每次调整后得到的参考电压所读取的数据的第一错误比特数目逐渐减小。
12.根据权利要求11所述的装置，其特征在于，所述以第一步长逐渐调整预设参考电压，得到所述多个不同参考电压，包括：
以所述第一步长向上调整及向下调整所述预设参考电压分别得到第一参考电压及第二参考电压；
将利用所述预设参考电压、所述第一参考电压及所述第二参考电压读取所述第一闪存页的数据分别与预设数据进行比较，得到所述预设参考电压对应的错误比特数目、所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目；
根据所述第一参考电压对应的错误比特数目、所述第二参考电压对应的错误比特数目中相较于所述预设参考电压对应的错误比特数目的较小值确定调整方向；
以所述第一步长在所述调整方向上逐渐调整所述第一参考电压或所述第二参考电压，得到所述多个不同参考电压。
13.根据权利要求11所述的装置，其特征在于，所述第三确定模块，包括：
步长调整子模块，用于根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长。
14.根据权利要求13所述的装置，其特征在于，所述根据每次调整后得到的参考电压所读取的数据的错误比特数目及前一错误比特数目调整所述第一步长，包括：
在根据调整后得到的参考电压所读取的数据的错误比特数目小于前一错误比特数目的情况下，增大所述第一步长；或
在根据调整后得到的参考电压所读取的数据的错误比特数目大于前一错误比特数目的情况下，改变所述调整方向并减小所述第一步长。
15.根据权利要求11-14任一项所述的装置，其特征在于，所述预设参考电压包括多个。
16.根据权利要求10所述的装置，其特征在于，所述对所述第一目标参考电压进行调整，得到多个第二目标参考电压，包括：
将第二步长依次减半并取整得到多个第三步长；
利用所述第二步长及所述多个第三步长向上和向下调整所述第一目标参考电压得到所述多个第二目标参考电压。
17.根据权利要求10所述的装置，其特征在于，所述利用所述多个第二目标参考电压读取闪存块的多个闪存页的数据，将所读取的数据的第二错误比特数目最小的第二目标参考电压作为目标参考电压，包括：
以第一个所述第二目标参考电压得到的第二错误比特数目为最小值中间结果；
在任意一个所述第二目标参考电压得到的第二错误比特数目小于所述最小值中间结果的情况下，利用当前的所述第二目标参考电压得到的第二错误比特数目更新所述最小值中间结果。
18.根据权利要求17所述的装置，其特征在于，所述装置还包括：
在利用任意一个所述第二目标参考电压得到的闪存块的部分闪存页的错误比特数大于所述最小值中间结果的情况下，停止进行其余部分闪存页的错误比特数的运算。
CN201910645148.3A 2019-07-17 2019-07-17 参考电压确定方法及装置 Pending CN112242171A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910645148.3A CN112242171A (zh) 2019-07-17 2019-07-17 参考电压确定方法及装置
US16/858,256 US11335414B2 (en) 2019-07-17 2020-04-24 Method of determining read reference voltage for blocks based on number of erroneous bits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910645148.3A CN112242171A (zh) 2019-07-17 2019-07-17 参考电压确定方法及装置

Publications (1)

Publication Number Publication Date
CN112242171A true CN112242171A (zh) 2021-01-19

Family

ID=74167068

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910645148.3A Pending CN112242171A (zh) 2019-07-17 2019-07-17 参考电压确定方法及装置

Country Status (2)

Country Link
US (1) US11335414B2 (zh)
CN (1) CN112242171A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327640A (zh) * 2021-05-13 2021-08-31 长江存储科技有限责任公司 一种读取电压确定方法、装置、设备及存储介质

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150006983A1 (en) * 2013-06-28 2015-01-01 Phison Electronics Corp. Read voltage setting method, and control circuit, and memory storage apparatus using the same
CN105528178A (zh) * 2014-10-21 2016-04-27 华为技术有限公司 数据存储方法及固态硬盘
CN106057243A (zh) * 2016-05-27 2016-10-26 华为技术有限公司 应用读参考电压确定方法及装置
CN106415502A (zh) * 2014-12-12 2017-02-15 华为技术有限公司 数据存储的方法和装置
US20170125111A1 (en) * 2015-10-30 2017-05-04 Seagate Technology Llc Read threshold voltage adaptation using bit error rates based on decoded data
CN107527644A (zh) * 2017-08-28 2017-12-29 郑州云海信息技术有限公司 一种固态硬盘读参考电压的优化方法及装置
US20180068736A1 (en) * 2016-09-05 2018-03-08 SK Hynix Inc. Memory system and method for operating the memory system
CN108255634A (zh) * 2016-12-28 2018-07-06 华为技术有限公司 一种数据读取方法及装置
CN109358815A (zh) * 2018-10-18 2019-02-19 郑州云海信息技术有限公司 一种nand闪存数据管理方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620202B2 (en) * 2013-11-01 2017-04-11 Seagate Technology Llc Reduction or elimination of a latency penalty associated with adjusting read thresholds for non-volatile memory
US9563502B1 (en) * 2013-12-20 2017-02-07 Seagate Technology Llc Read retry operations with read reference voltages ranked for different page populations of a memory
CN110100236B (zh) * 2016-12-29 2021-03-23 华为技术有限公司 数据读取方法及闪存设备
KR20190094968A (ko) * 2018-02-06 2019-08-14 에스케이하이닉스 주식회사 메모리 컨트롤러 및 그 동작 방법
TW202042242A (zh) * 2019-05-07 2020-11-16 大陸商深圳大心電子科技有限公司 資料讀取方法、儲存控制器與儲存裝置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150006983A1 (en) * 2013-06-28 2015-01-01 Phison Electronics Corp. Read voltage setting method, and control circuit, and memory storage apparatus using the same
CN105528178A (zh) * 2014-10-21 2016-04-27 华为技术有限公司 数据存储方法及固态硬盘
CN106415502A (zh) * 2014-12-12 2017-02-15 华为技术有限公司 数据存储的方法和装置
US20170125111A1 (en) * 2015-10-30 2017-05-04 Seagate Technology Llc Read threshold voltage adaptation using bit error rates based on decoded data
CN106057243A (zh) * 2016-05-27 2016-10-26 华为技术有限公司 应用读参考电压确定方法及装置
US20180068736A1 (en) * 2016-09-05 2018-03-08 SK Hynix Inc. Memory system and method for operating the memory system
CN108255634A (zh) * 2016-12-28 2018-07-06 华为技术有限公司 一种数据读取方法及装置
CN107527644A (zh) * 2017-08-28 2017-12-29 郑州云海信息技术有限公司 一种固态硬盘读参考电压的优化方法及装置
CN109358815A (zh) * 2018-10-18 2019-02-19 郑州云海信息技术有限公司 一种nand闪存数据管理方法和装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113327640A (zh) * 2021-05-13 2021-08-31 长江存储科技有限责任公司 一种读取电压确定方法、装置、设备及存储介质

Also Published As

Publication number Publication date
US20210020251A1 (en) 2021-01-21
US11335414B2 (en) 2022-05-17

Similar Documents

Publication Publication Date Title
US8531888B2 (en) Determining optimal reference voltages for progressive reads in flash memory systems
KR101787612B1 (ko) 비휘발성 메모리 장치의 데이터 저장 방법 및 구동 방법
US8386860B2 (en) Methods of calculating compensation voltage and adjusting threshold voltage and memory apparatus and controller
EP2776929B1 (en) Soft information generation for memory systems
US8238161B2 (en) Nonvolatile memory device
US9021331B2 (en) Method and apparatus for generation of soft decision error correction code information
US8289771B2 (en) Data reading method and control circuit and memory controller using the same
US9299459B2 (en) Method and apparatus of measuring error correction data for memory
US8971110B2 (en) Nonvolatile memory device and programming method of the same
US8578245B2 (en) Data reading method, memory storage apparatus, and controller thereof
US20150169468A1 (en) Device for selecting a level for at least one read voltage
US8391076B2 (en) Nonvolatile memory device using interleaving technology and programming method thereof
CN111341371B (zh) 用于响应于存储器单元年限的指示而对存储器单元进行编程的设备及方法
US8516183B2 (en) Method of estimating read level for a memory device, memory controller therefor, and recording medium
US10892030B2 (en) Memory system with controller and memory chips, where controller can change a set value read level and instruct memory chip to execute read operation with the changed set value
US9236888B2 (en) Storage device, memory controller and memory control method
CN112242171A (zh) 参考电压确定方法及装置
CN110111829B (zh) 一种闪存信道校正的方法、装置和介质
US8120965B2 (en) Data storage device and data read method
CN108255634A (zh) 一种数据读取方法及装置
CN109215716B (zh) 提高nand型浮栅存储器可靠性的方法及装置
CN110727390A (zh) 存储器管理方法以及存储控制器
US11004524B2 (en) SSD having a parallelized, multi-level program voltage verification

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: Room 601-606, No. 40, Lane 565, Shengxia Road, Pudong New Area Free Trade Zone, Shanghai, October 2012 (nominal 6th floor, actual 5th floor)

Applicant after: Yingren Technology Co.,Ltd.

Address before: Room 502, 570 shengxia Road, Shanghai pilot Free Trade Zone, 201210

Applicant before: Yingren Technology (Shanghai) Co.,Ltd.