CN106981308B - 一种精准获取llr信息的应用方法 - Google Patents

一种精准获取llr信息的应用方法 Download PDF

Info

Publication number
CN106981308B
CN106981308B CN201710164019.3A CN201710164019A CN106981308B CN 106981308 B CN106981308 B CN 106981308B CN 201710164019 A CN201710164019 A CN 201710164019A CN 106981308 B CN106981308 B CN 106981308B
Authority
CN
China
Prior art keywords
region
area
decoding
llr information
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710164019.3A
Other languages
English (en)
Other versions
CN106981308A (zh
Inventor
郭超
伦建坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramaxel Technology Shenzhen Co Ltd
Original Assignee
Ramaxel Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramaxel Technology Shenzhen Co Ltd filed Critical Ramaxel Technology Shenzhen Co Ltd
Priority to CN201710164019.3A priority Critical patent/CN106981308B/zh
Publication of CN106981308A publication Critical patent/CN106981308A/zh
Application granted granted Critical
Publication of CN106981308B publication Critical patent/CN106981308B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H03M13/1111—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms
    • H03M13/1125—Soft-decision decoding, e.g. by means of message passing or belief propagation algorithms using different domains for check node and bit node processing, wherein the different domains include probabilities, likelihood ratios, likelihood differences, log-likelihood ratios or log-likelihood difference pairs

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本发明公开了一种精准获取LLR信息的应用方法,其特征在于包括统计样本选取，计算每个样本的Optimal Vref,通过设置多级多bit的读电压，分别计算每级读电压对应的LLR信息，并进行多bit LDPC译码，通过比较不同读电压对应的多bit LDPC译码的迭代次数和译码结果，将迭代次数最少且译码正确的读电压记录为多bit的最优读电压，对应的LLR信息为该批次产品的初始LLR信息,该批次产品默认有限采用该最优读电压读取数据，采用所述初始LLR信息对数据进行译码。通过增加统计获取经验值，作为正常译码时的参数，保证正常的读写NAND的效率，当正常译码失败需要进行数据恢复时，该方案可以估计更准确的多bit LLR信息，降低误码率，实现数据恢复。

Description

一种精准获取LLR信息的应用方法
技术领域
本发明涉及信息存储领域，尤其涉及一种精准获取NAND FLASH的LLR信息的应用方法。
背景技术
目前的NAND FLASH控制器NFC(Nand Flash Controler)中已经开始使用低密度奇偶校验码LDPC(Low-density Parity-check)码作为纠错码。与BCH码(Bose、Ray-Chaudhuri与Hocquenghem的缩写，BCH码是用于校正多个随机错误模式的多级、循环、错误校正、变长数字编码)相比，LDPC码在纠错能力方面有更大的优势，尤其是多bit LDPC。从Nand FLASH中获取对数似然比LLR(Log Likelihood Ratios)信息的精准度直接影响LDPC译码的效果。目前是根据Nand Flash厂商提供的LLR进行译码，或者不断尝试用不同的LLR进行译码，并没有一套有效获取LLR的解决方案，获取的LLR的精度都不高，因此也影响了LDPC的译码效果。
发明内容
针对以上缺陷，本发明目的在于如何精准的获取Nand FLASH中的LLR信息，进而实现估算多bit LLR信息的。
为了实现上述目的，本发明提供了一种精准获取LLR信息的应用方法,其特征在于包括统计样本选取，计算每个样本的Optimal Vref,通过设置多级多bit的读电压，将cell电压分布分为多个区域，计算每个区域对应的LLR信息，并进行多bit LDPC译码，通过比较不同读电压对应的多bit LDPC译码的迭代次数和译码结果，将迭代次数最少且译码正确的读电压记录为多bit的最优读电压，对应的LLR信息为该批次产品的初始LLR信息,该批次产品默认有限采用该最优读电压读取数据，采用所述初始LLR信息对数据进行译码。
所述的精准获取LLR信息的应用方法，其特征在于当对某个字线的数据读取时，采用初始LLR信息对数据进行译码失败时，则增加数据恢复操作，所述数据恢复操作包括选取出现译码失败字线的同一个物理块中可以译码成功的其它字线作为恢复参考样本，计算恢复参考样本的Optimal Vref,通过设置多级多bit的读电压，将cell电压分布分为多个区域，计算每个区域对应的LLR信息，并进行多bit LDPC译码，通过比较不同读电压对应的多bit LDPC译码的迭代次数和译码结果，将迭代次数最少且译码正确的读电压记录为该字线对应的多bit的最优恢复读电压，对应的LLR信息为恢复LLR信息,采用所述恢复LLR信息和最优恢复读电压对译码失败的字线进行读取和译码。
所述的精准获取LLR信息的应用方法，其特征在于多bit同一个存储单元的电压根据存储不同数据其电压落入不同的电压区域，在计算LLR信息时，将统计样本或者恢复参考样本中具体物理存储单元分为低页、中间页和高页，在计算LLR信息时根据不同页的物理特性进行不同的电压区域合并。
本发明通过增加统计获取经验值，作为正常译码时的参数，保证正常的读写NAND的效率，当正常译码失败需要进行数据恢复时，该方案可以估计更准确的多bit LLR信息，降低误码率，实现数据恢复。
附图说明
图1是统计阶段和数据恢复阶段流程图；
图2是从NAND获取精准LLR信息原理说明图；
图3是最优读电压的理论值示意图；
图4是获取写入到各个区域的cell电压分布图；
图5是通过统计法计算LLR信息流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1是统计阶段和数据恢复阶段流程图；主要包括两部分，统计阶段和数据恢复阶段，统计阶段的目的是获取普遍适用于同一批次NAND FALSH读取的电压和译码的LLR信息。
统计阶段，对于同一批次的Nand，由于其工艺物理条件等是相同的，所以随机选取的样本是具有代表性的；因此在需要统计的NAND FLASH中随机抽取样本，计算每个样本的Optimal Vref,通过设置多级多bit的读电压，将cell电压分布分为多个区域，计算每个区域对应的LLR信息，并进行多bit LDPC译码，通过比较不同读电压对应的多bit LDPC译码的迭代次数和译码结果，将迭代次数最少且译码正确的读电压记录为多bit的最优读电压，对应的LLR信息为该批次产品的初始LLR信息,该批次产品默认有限采用该最优读电压读取数据，采用所述初始LLR信息对数据进行译码。
数据恢复阶段，其目的在于使用过程中实际优先采用了统计阶段获取的初始LLR信息和最优读电压对数据进行读取和译码。当对某个字线的数据读取时，采用初始LLR信息对数据进行译码失败时，则增加数据恢复操作。由于同一个block中的字线word_line的pecycle(一次program和erase称为一次pecycle)和retention(滞留时间，即Nand中数据存放的时间)是差不多的，所以可以通过译码正确的word_line估计译码失败word_line。统计阶段和数据恢复阶段只是样本不同，使用的原理方法是一样的。数据恢复操作选取出现译码失败字线的同一个物理块中可以译码成功的其它字线作为恢复参考样本，计算恢复参考样本的Optimal Vref,通过设置多级多bit的读电压，将cell电压分布分为多个区域，计算每个区域对应的LLR信息，并进行多bit LDPC译码，通过比较不同读电压对应的多bit LDPC译码的迭代次数和译码结果，将迭代次数最少且译码正确的读电压记录为该字线对应的多bit的最优恢复读电压，对应的LLR信息为恢复LLR信息,采用所述恢复LLR信息和最优恢复读电压对译码失败的字线进行读取和译码
图2是从NAND获取精准LLR信息原理说明图；以TLC类型的NAND FLASH为例进行说明，根据TLC原理，可将存储单元分为高页up page、中间页mid page和低页low page类型，以每个存储单元可存储3bit信息为例，需要存储3bit信息，存储单元需设有7档读电压，将存储单元的电压划分为8个区域，分别为区域一、区域二、区域三、区域四、区域五、区域六、区域七和区域八，其中实线表示program写入为0时在各个区域的分布，虚线表示当写入为1时在各个区域的分布。区域划分方法是可变的，同时该方案适用于各种cell type的NandFlash(例如SLC、MLC、TLC、QLC以及未来单个cell存储容量更大的Nand Flash等。
图4是获取写入到各个区域的cell电压分布图，当program的时候，曲线表示program到各个区域的cell电压分布。NPx_Ry表示program到区域x读出在区域y的数据个数。
图3是最优读电压的理论值示意图，横坐标表示cell的电压值，纵坐标表示cell的个数，曲线W1表示写入数据为1的cell的电压分布图，曲线W0表示写入数据为0的cell的电压分布图，Vref1、Vref2和Vref3分别为3种读电压Vref，cell电压值小于读电压Vref的cell被读成1，大于的读成0。因此无论如何选取Vref,总会存在0被误读为1和1被误读为0的情况，显而易见只有当Vref选择为曲线W1与曲线W0的交叉点对应的电压即Vref＝Vref3时整体出现误读的错误最少，这个值就是理论上的最优读电压。
图5是通过统计法计算LLR信息流程图，以TLC类型NAND FLASH为例，采用3组读电压获取多bit LLR信息为例进行说明:
LLR的原始计算公式为：
Figure BDA0001249240480000041
其中s表示program的原始数据，r表示读出来的数据
经推导得：
Figure BDA0001249240480000042
LLR的最终表达式为：
Figure BDA0001249240480000043
其中nxy表示program为x读出为y的cell个数，公式物理意义为：
LLR(0)：ln(0变0的cell个数/1变0的cell个数)；
LLR(1)：ln(0变1的cell个数/1变1的cell个数)。
通过统计的方式计算获得LLR(0)和LLR(0)：首先进行初始化准备：将相关变量进行初始化工作，如：last_NPx_Ry＝0；n＝0；read_num＝3；ABCDEFG＝A0B0C0D0E0F0G0；分别在3种电压下分别：循环按照如下流程进行数据采集，直到n＝read_num条件成立退出统计计算：读low、mid、up page的数据，统计proagram到区域x读出在区域y的数据个数NPx_Ry；统计proagram到区域一读出在An和An-1之间的cell个数；cell num＝NP1_R1-last_NP1_R1...统计proagram到区域八读出在An和An-1之间的cell个数；cell num＝NP8_R1-last_NP8_R1；统计proagram到区域一读出在Bn和Bn-1之间的cell个数；cell num＝(NP1_R1+NP1_R2)-(last_NP1_R1+last_NP1_R2)...统计proagram到区域八读出在Bn和Bn-1之间的cell个数；cell num＝(NP8_R1+NP8_R2)-(last_NP8_R1+last_NP8_R2)...统计proagram到区域一读出在Gn和Gn-1之间的cell个数；cell num＝(NP1_R1+…+NP1_R7)-(last_NP1_R1+…+last_NP1_R7)...统计proagram到区域八读出在Gn和Gn-1之间的cell个数；cell num＝(NP8_R1+…+NP8_R7)-(last_NP8_R1+…+last_NP8_R7)；ast_NPx_Ry＝NPx_Ry；n＝n+1；ABCDEFG＝AnBnCnDnEnFnGn。
当数据采集完成后，按low、mid、up page进行合并统计计算，当统计低页时，区域一、区域六、区域七和区域八进行合并计算，区域二、区域三、区域四和区域五进行合并计算；当统计中间页时，区域一、区域二、区域五和区域六进行合并计算，区域三、区域四、区域七和区域八合并计算；当统计高页时，区域一、区域二、区域三和区域八合并计算，区域四、区域五、区域六和区域七合并计算。
以上所揭露的仅为本发明一种实施例而已，当然不能以此来限定本之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于本发明所涵盖的范围。

Claims (4)

1.一种精准获取LLR信息的应用方法,其特征在于包括统计样本选取，计算每个样本的Optimal Vref,通过设置多级多bit的读电压，将cell电压分布分为多个区域，计算每个区域对应的LLR信息，并进行多bit LDPC译码，通过比较不同读电压对应的多bit LDPC译码的迭代次数和译码结果，将迭代次数最少且译码正确的读电压记录为多bit的最优读电压，对应的LLR信息为批次产品的初始LLR信息,该批次产品默认有限采用该最优读电压读取数据，采用所述初始LLR信息对数据进行译码；当对某个字线的数据读取时，采用初始LLR信息对数据进行译码失败时，则增加数据恢复操作，所述数据恢复操作包括选取出现译码失败字线的同一个物理块中可以译码成功的其它字线作为恢复参考样本，计算恢复参考样本的Optimal Vref,通过设置多级多bit的读电压，将cell电压分布分为多个区域，计算每个区域对应的LLR信息，并进行多bit LDPC译码，通过比较不同读电压对应的多bit LDPC译码的迭代次数和译码结果，将迭代次数最少且译码正确的读电压记录为该字线对应的多bit的最优恢复读电压，对应的LLR信息为恢复LLR信息,采用所述恢复LLR信息和最优恢复读电压对译码失败的字线进行读取和译码。
2.根据权利要求1所述的精准获取LLR信息的应用方法，其特征在于多bit同一个存储单元的电压根据存储不同数据其电压落入不同的电压区域，在计算LLR信息时，将统计样本或者恢复参考样本中具体物理存储单元分为低页、中间页和高页，在计算LLR信息时根据不同页的物理特性进行不同的电压区域合并。
3.根据权利要求2所述的精准获取LLR信息的应用方法，其特征在于存储芯片为TLC时，存储单元设有7档读电压，将存储单元的电压划分为8个区域，分别为区域一、区域二、区域三、区域四、区域五、区域六、区域七和区域八，当统计低页时，区域一、区域六、区域七和区域八进行合并计算，区域二、区域三、区域四和区域五进行合并计算；当统计中间页时，区域一、区域二、区域五和区域六进行合并计算，区域三、区域四、区域七和区域八合并计算；当统计高页时，区域一、区域二、区域三和区域八合并计算，区域四、区域五、区域六和区域七合并计算。
4.根据权利要求1至3任意一项所述的精准获取LLR信息的应用方法，其特征在于通过如下方式计算LLR信息：
Figure FDA0002362466880000021
其中nxy表示program为x读出为y的cell个数，其中s表示program写入的原始数据，r表示读出来的数据；LLR(0)：ln(0变0的cell个数/1变0的cell个数)；LLR(1)：ln(0变1的cell个数/1变1的cell个数)。
CN201710164019.3A 2017-03-20 2017-03-20 一种精准获取llr信息的应用方法 Active CN106981308B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710164019.3A CN106981308B (zh) 2017-03-20 2017-03-20 一种精准获取llr信息的应用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710164019.3A CN106981308B (zh) 2017-03-20 2017-03-20 一种精准获取llr信息的应用方法

Publications (2)

Publication Number Publication Date
CN106981308A CN106981308A (zh) 2017-07-25
CN106981308B true CN106981308B (zh) 2020-04-28

Family

ID=59338763

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710164019.3A Active CN106981308B (zh) 2017-03-20 2017-03-20 一种精准获取llr信息的应用方法

Country Status (1)

Country Link
CN (1) CN106981308B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110083496B (zh) * 2018-01-26 2020-10-16 华为技术有限公司 非易失存储设备的掉电时间估计方法和装置
TWI693604B (zh) * 2018-03-06 2020-05-11 深圳衡宇芯片科技有限公司 用於決定非揮發性記憶體中位元值的方法與系統
CN108766498B (zh) * 2018-06-28 2021-03-05 深圳忆联信息系统有限公司 一种计算nand中多比特最优参考电压的方法及其系统
CN111341362A (zh) * 2018-12-18 2020-06-26 深圳市中兴微电子技术有限公司 一种译码方法及装置、存储介质
CN110473588A (zh) * 2019-08-15 2019-11-19 山东华芯半导体有限公司 一种SSD中在线校准NAND Flash读参考电压的方法
CN112804029A (zh) * 2020-12-30 2021-05-14 西南交通大学 基于ldpc码的bats码的传输方法、装置、设备及可读存储介质

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102436842B (zh) * 2010-09-29 2014-05-14 群联电子股份有限公司 存储器储存装置、存储器控制器与产生对数似然比的方法
CN103365738B (zh) * 2013-07-29 2016-02-17 忆正科技（武汉）有限公司 多层次闪存器件的轻量级软信息获取方法
CN104282340B (zh) * 2014-09-30 2017-12-29 华中科技大学 一种固态盘闪存芯片阈值电压感知方法及系统
CN105159840B (zh) * 2015-10-16 2018-11-02 华中科技大学 一种闪存器件的软信息提取方法
CN105529050B (zh) * 2015-12-31 2019-09-03 记忆科技(深圳)有限公司 一种降低对uwl进行读取发生时间超时错误的方法

Also Published As

Publication number Publication date
CN106981308A (zh) 2017-07-25

Similar Documents

Publication Publication Date Title
CN106981308B (zh) 一种精准获取llr信息的应用方法
US11763883B2 (en) Nonvolatile memory and writing method
EP3491648A1 (en) Method and apparatus with background reference positioning and local reference positioning
US9269449B2 (en) Generating read thresholds using gradient descent and without side information
US10216572B2 (en) Flash channel calibration with multiple lookup tables
US9984752B2 (en) Memory system and data encoding and decoding method to mitigate inter-cell interference
US10741212B2 (en) Error correction code (ECC) encoders, ECC encoding methods capable of encoding for one clock cycle, and memory controllers including the ECC encoders
JP6730215B2 (ja) メモリコントローラ、メモリシステムおよび制御方法
EP2972886A1 (en) Decoding data stored in solid-state memory
US10210042B2 (en) Memory system
US9390002B1 (en) Efficient bin labeling schemes for tracking cells in solid state storage devices
US9697892B1 (en) Generation and application of gray codes
CN109660263B (zh) 一种适用于mlc nand闪存的ldpc码译码方法
US20240013843A1 (en) Method for finding common optimal read voltage of multi-dies, storage system
US11923028B2 (en) Reference voltage adjustment based on post-decoding and pre-decoding state information
US9971646B2 (en) Reading-threshold setting based on data encoded with a multi-component code
CN103973316A (zh) 具有使用定标常数的可变节点更新器的ldpc解码器
US20160071597A1 (en) Storage device, memory controller and memory control method
CN112988448A (zh) 误码率平衡方法及装置，读取方法及装置
CN112562772A (zh) 自适应低密度奇偶校验硬解码器
US11204831B2 (en) Memory system
CN112992256B (zh) 误码率平衡方法及装置
US11881869B1 (en) Asymmetric bit errors in low-density parity-check codes for non-volatile memory devices
CN108363639B (zh) 一种参数可配置的动态bch纠错方法及装置
CN108170554A (zh) 一种nand的数据编码方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant