CN108766498B - 一种计算nand中多比特最优参考电压的方法及其系统 - Google Patents

一种计算nand中多比特最优参考电压的方法及其系统 Download PDF

Info

Publication number
CN108766498B
CN108766498B CN201810686457.0A CN201810686457A CN108766498B CN 108766498 B CN108766498 B CN 108766498B CN 201810686457 A CN201810686457 A CN 201810686457A CN 108766498 B CN108766498 B CN 108766498B
Authority
CN
China
Prior art keywords
error
reference voltage
errors
bit
determining
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810686457.0A
Other languages
English (en)
Other versions
CN108766498A (zh
Inventor
管金新
郭超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Union Memory Information System Co Ltd
Original Assignee
Shenzhen Union Memory Information System Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Union Memory Information System Co Ltd filed Critical Shenzhen Union Memory Information System Co Ltd
Priority to CN201810686457.0A priority Critical patent/CN108766498B/zh
Publication of CN108766498A publication Critical patent/CN108766498A/zh
Application granted granted Critical
Publication of CN108766498B publication Critical patent/CN108766498B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)
  • Detection And Correction Of Errors (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明涉及一种计算nand中多比特最优参考电压的方法及其系统;其中,计算nand中多比特最优参考电压的方法,包括以下步骤;S1,在同一批次中随机选取部分块作为样本;S2,确定每个样本的1比特最优参考电压,并进行读取;S3,统计各个电压档错误的个数;S4,选取部分块的错误统计结果,统计每个电压档错误的出错概率;S5,根据给定的多比特的LLR信息,计算确定错误的影响因子;S6,确定最优参考电压。本发明通过数学的方法来计算多比特最优参考电压的位置,大大减少了实际测试需要的数据统计量,提高了效率。

Description

一种计算nand中多比特最优参考电压的方法及其系统
技术领域
本发明涉及通信纠错算法领域,更具体地说是指一种计算nand中多比特最优参考电压的方法及其系统。
背景技术
目前在nand中采用的读参考电压大部分是颗粒厂商提供,或者通过大量的实测数据获得,并没有一个较为统一的理论方法。
然而,获取最优参考电压对于nand读操作具有重要的意义,其直接影响nand读重试的次数,从而影响效率,甚至会影响到译码算法的译码结果。
发明内容
本发明的目的在于克服现有技术的缺陷,提供一种计算nand中多比特最优参考电压的方法及其系统。
为实现上述目的,本发明采用以下技术方案:
一种计算nand中多比特最优参考电压的方法,包括以下步骤;
S1,在同一批次中随机选取部分块作为样本;
S2,确定每个样本的1比特最优参考电压,并进行读取;
S3,统计各个电压档错误的个数;
S4,选取部分块的错误统计结果,统计每个电压档错误的出错概率;
S5,根据给定的多比特的LLR信息,计算确定错误的影响因子;
S6,确定最优参考电压。
其进一步技术方案为:所述S1包括:
S11,在同一批次中随机选取部分nand,在nand中随机选取部分块作为样本;
S12,写入已知数据到样本中。
其进一步技术方案为:所述S2包括:
S21,采用交叉法确定每个样本的1比特最优参考电压;
S22,以1比特参考电压左右偏动,将电压区间分成多个电压档进行nand读取。
其进一步技术方案为:所述S3中,错误包括硬错误和软错误,并分别对硬错误和软错误进行个数统计。
其进一步技术方案为:所述S4包括:
S41,选取部分块的硬错误和软错误的统计结果;
S42,通过数学方法统计每个电压档硬错误和软错误的出错概率。
其进一步技术方案为:所述S5中,根据译码算法以及给定的多比特的LLR信息,计算确定硬错误和软错误的影响因子。
一种计算nand中多比特最优参考电压的系统,包括选取单元,确定读取单元,统计单元,选取统计单元,计算单元以及确定单元;
所述选取单元,用于在同一批次中随机选取部分块作为样本;
所述确定读取单元,用于确定每个样本的1比特最优参考电压,并进行读取;
所述统计单元,用于统计各个电压档错误的个数;
所述选取统计单元,用于选取部分块的错误统计结果,统计每个电压档错误的出错概率;
所述计算单元,用于根据给定的多比特的LLR信息,计算确定错误的影响因子;
所述确定单元,用于确定最优参考电压。
其进一步技术方案为:所述选取单元包括随机选取模块和写入模块;
所述随机选取模块,用于在同一批次中随机选取部分nand,在nand中随机选取部分块作为样本;
所述写入模块,用于写入已知数据到样本中。
其进一步技术方案为:所述确定读取单元包括确定模块和读取模块;
所述确定模块,用于采用交叉法确定每个样本的1比特最优参考电压;
所述读取模块,用于以1比特参考电压左右偏动,将电压区间分成多个电压档进行nand读取。
其进一步技术方案为:所述选取统计单元包括选取模块和统计模块;
所述选取模块,用于选取部分块的硬错误和软错误的统计结果;
所述统计模块,用于通过数学方法统计每个电压档硬错误和软错误的出错概率。
本发明与现有技术相比的有益效果是:通过数学的方法来计算多比特最优参考电压的位置,大大减少了实际测试需要的数据统计量,提高了效率。
下面结合附图和具体实施例对本发明作进一步描述。
附图说明
图1为本发明一种计算nand中多比特最优参考电压的方法的流程图;
图2为1比特最优参考电压说明示意图;
图3为2比特最优参考电压说明示意图;
图4为硬错误和软错误的概率分布曲线示意图;
图5为3比特最优参考电压原理说明示意图;
图6为本发明一种计算nand中多比特最优参考电压的系统的方框图。
10 选取单元 11 随机选取模块
12 写入模块 20 确定读取单元
21 确定模块 22 读取模块
30 统计单元 40 选取统计单元
41 选取模块 42 统计模块
50 计算单元 60 确定单元
具体实施方式
为了更充分理解本发明的技术内容,下面结合具体实施例对本发明的技术方案进一步介绍和说明,但不局限于此。
如图1到图6所示的具体实施例,其中,如图1所示,本发明公开了一种计算nand中多比特最优参考电压的方法,包括以下步骤;
S1,在同一批次中随机选取部分块作为样本;
S2,确定每个样本的1比特最优参考电压,并进行读取;
S3,统计各个电压档错误的个数;
S4,选取部分块的错误统计结果,统计每个电压档错误的出错概率;
S5,根据给定的多比特的LLR信息,计算确定错误的影响因子;
S6,确定最优参考电压。
其中,S1包括:
S11,在同一批次中随机选取部分nand,在nand中随机选取部分块作为样本;
S12,写入已知数据到样本中。
其中,S2包括:
S21,采用交叉法确定每个样本的1比特最优参考电压;
S22,以1比特参考电压左右偏动,将电压区间分成多个电压档进行nand读取。
其中,在S3中,错误包括硬错误和软错误,并分别对硬错误和软错误进行个数统计。
其中,S4包括:
S41,选取部分块的硬错误和软错误的统计结果;
S42,通过数学方法统计每个电压档硬错误和软错误的出错概率。
其中,在S5中,根据译码算法以及给定的多比特的LLR信息,计算确定硬错误和软错误的影响因子。
其中,过数学的方法来计算多比特最优参考电压的位置,大大减少了实际测试需要的数据统计量。
具体地,如图2至图5所示,本发明还提供了一种具体实施例,为基于读取0、1发生错误的错误类型提出一种多比特最优参考电压的获取方法;以2比特对此方法进行说明;在2比特说明之前,首先简单介绍一下1比特硬的最优参考电压的原理:
如图2所示,横坐标表示cell的电压值,纵轴表示cell的个数,左边曲线表示program(写入)数据为1的cell在nand中实际的cell电压分布,右边曲线为数据0的,小于读电压的cell被读成1,大于的被读成0;右边阴影区域为1变0的错误区域,左边阴影区域为0变1的错误区域,右边阴影区域和左边阴影区域的和为总错误数,根据交叉法从图2中可以看出在左边曲线和右边曲线交叉点处错误最少,把这个点当作1比特硬的最优理论参考电压。
如图3所示,右边曲线表示1比特硬的参考电压,左右虚线表示1比特软的参考电压,左边阴影区域为软错误区域,右边阴影区域为硬错误区域;2比特将电压区域分成4个区间,分别表示ABCD,其中,A表示读出为1且在可靠性高的区域里面,B表示读出为1但在可靠性低的区域里面,C表示读出为0但在可靠性低的区域里面,D表示读出为0且在可靠性高的区域里面;以读出为0的右边区域为例,即CD区域,其中,包含正确和错误比特,图2中左边阴影区域和右边阴影区域为错误比特区域。
定义如果读出的0在可靠性高的区域里面,同时出错了,即右边阴影区域,称之为硬错误,这种硬错误对性能的影响较大,因为译码的时候给的LLR表示的可靠性高;同样读出的0在可靠性低的区域里面,且出错了,即左边阴影区域,称之为软错误,这种软错误相对硬错误对性能的影响较小。
假设软的读参考电压无限接近于1比特硬的读参考电压,硬错误达到最大,此时2比特等效于1比特硬的性能;同样,当软的读参考电压无限偏离1比特硬的读参考电压,软错误达到最大,此时2比特也等效于1比特硬;因此,在数学上必然会找到一个中间点使得两者之和对整体性能的影响达到最小。
如图4所示,向下曲线表示硬错误发生错误的概率分布曲线,定义为g(x);而向上曲线表示软错误发生错误的概率分布曲线,定义为f(x):
假设g(x),f(x)分别为硬错误和软错误对读发生错误的概率分布函数,硬错误读发生错误的概率随着偏移参考电压的增大而减少,硬错误个数增加,性能降低;而软错误读发生错误的概率随着偏移参考电压的增大而增大,软错误个数增加,性能同样会降低;其大致的性能影响曲线如图4所示,实际两种不同错误类型的比特错误对于性能的影响是不同的,这个影响因子跟译码算法给的参数有一定的关系,为简化模型,当译码算法给出2比特译码的参数为固定的,基本可以将影响因子当成一个常数来处理。
其中,定义G(x),F(x)分别为硬错误和软错误对读发生错误的累计概率分布函数,这样2比特错误对性能的影响可以表示为:
Y=α1·G(x)+α2·F(x) (1)
whereα1>α2>0,α12=1
对两边求导可以得到:
y=Y'=α1·g(x)+α2·f(x) (2)
令y=0,可以得到当f(x)=-α·g(x)时,其中α=α12,性能的影响达到最小,从而可以计算出参考电压。
这是2比特计算最优参考电压的方法。
如图5所示,右边实线表示1比特硬参考电压位置,从左到右,第二根和第五根虚线表示1比特软参考电压位置,其余的虚线表示2比特软参考电压位置,因此,总共被分为ABCDEFGH八个区间,A表示读出1可靠性最高,B次之,C其次,D最小;H表示读出0可靠性最高,G次之,F其次,E最小。E和G中阴影区域代表软错误,F和H中阴影区域代表硬错误;当3比特的时候将区域划分为8个区间,同样重新确定两种错误类型的概率分布,加入相应的影响因子,在2比特的基础上迭代出3比特的另外的4档参考电压位置。
依此类推,在3比特的基础上继续迭代,计算出另外8档的参考电压,根据计算,可以得出:在4比特的时候基本能满足在nand中读操作的性能,因为比特越多,越往后的参考电压更加接近了。
其中,按照上面的方法可以估计多比特最优参考电压的位置,方案中只需要统计program(写入)0、1的cell分布以及nand读取各个电压档硬错误和软错误的错误个数,即公式(1),从而利用交叉法确定1比特硬的最优参考电压,将整个电压区间分成多个电压档,利用数学的方法计算出硬错误和软错误的出错概率;结合不同的译码算法和给定的多比特的LLR信息,确定硬错误和软错误的影响因子,最后利用公式(2)计算出相应的最优参考电压位置,3比特、4比特等其他最优参考电压的估计可以利用同样的方法进行迭代计算得出,本方案还适用于program cell分布不对称的情况。
如图6所示,本发明还公开了一种计算nand中多比特最优参考电压的系统,包括选取单元10,确定读取单元20,统计单元30,选取统计单元40,计算单元50以及确定单元60;
选取单元10,用于在同一批次中随机选取部分块作为样本;
确定读取单元20,用于确定每个样本的1比特最优参考电压,并进行读取;
统计单元30,用于统计各个电压档错误的个数;
选取统计单元40,用于选取部分块的错误统计结果,统计每个电压档错误的出错概率;
计算单元50,用于根据给定的多比特的LLR信息,计算确定错误的影响因子;
确定单元60,用于确定最优参考电压。
其中,选取单元10包括随机选取模块11和写入模块12;
随机选取模块11,用于在同一批次中随机选取部分nand,在nand中随机选取部分块作为样本;
写入模块12,用于写入已知数据到样本中。
其中,确定读取单元20包括确定模块21和读取模块22;
确定模块21,用于采用交叉法确定每个样本的1比特最优参考电压;
读取模块22,用于以1比特参考电压左右偏动,将电压区间分成多个电压档进行nand读取。
其中,选取统计单元40包括选取模块41和统计模块42;
选取模块41,用于选取部分块的硬错误和软错误的统计结果;
统计模块42,用于通过数学方法统计每个电压档硬错误和软错误的出错概率。
本发明提出了一种在已知program(写入)0、1的cell电压分布的情况下,通过错误类型确定多比特情况下最优参考电压的原理和方法,该方法可以通过数学的方法计算出多比特最优参考电压,而不需要太多的统计数据,为实际测试提供相应的理论依据。
综上所述,本发明通过数学的方法来计算多比特最优参考电压的位置,大大减少了实际测试需要的数据统计量,提高了效率。
上述仅以实施例来进一步说明本发明的技术内容,以便于读者更容易理解,但不代表本发明的实施方式仅限于此,任何依本发明所做的技术延伸或再创造,均受本发明的保护。本发明的保护范围以权利要求书为准。

Claims (7)

1.一种计算nand中多比特最优参考电压的方法,其特征在于,包括以下步骤;
S1,在同一批次中随机选取部分块作为样本;
S2,确定每个样本的1比特最优参考电压,并进行读取;
S3,统计各个电压档错误的个数;
S4,选取部分块的错误统计结果,统计每个电压档错误的出错概率;
S5,根据给定的多比特的LLR信息,计算确定错误的影响因子;
S6,确定最优参考电压;
所述S2包括:
S21,采用交叉法确定每个样本的1比特最优参考电压;
S22,以1比特参考电压左右偏动,将电压区间分成多个电压档进行nand读取;
所述S3中,错误包括硬错误和软错误,并分别对硬错误和软错误进行个数统计;
其中,假设g(x),f(x)分别为硬错误和软错误对读发生错误的概率分布函数,硬错误读发生错误的概率随着偏移参考电压的增大而减少,硬错误个数增加,性能降低;而软错误读发生错误的概率随着偏移参考电压的增大而增大,软错误个数增加,性能同样会降低;其中,定义G(x),F(x)分别为硬错误和软错误对读发生错误的累计概率分布函数,这样2比特错误对性能的影响可以表示为:
Figure FDA0002830497200000021
对两边求导可以得到:
y=Y'=α1·g(x)+α2·f(x) (2)
令y=0,可以得到当f(x)=-α·g(x)时,其中α=α12,性能的影响达到最小,从而可以计算出参考电压。
2.根据权利要求1所述的一种计算nand中多比特最优参考电压的方法,其特征在于,所述S1包括:
S11,在同一批次中随机选取部分nand,在nand中随机选取部分块作为样本;
S12,写入已知数据到样本中。
3.根据权利要求1所述的一种计算nand中多比特最优参考电压的方法,其特征在于,所述S4包括:
S41,选取部分块的硬错误和软错误的统计结果;
S42,通过数学方法统计每个电压档硬错误和软错误的出错概率。
4.根据权利要求3所述的一种计算nand中多比特最优参考电压的方法,其特征在于,所述S5中,根据译码算法以及给定的多比特的LLR信息,计算确定硬错误和软错误的影响因子。
5.一种计算nand中多比特最优参考电压的系统,其特征在于,包括选取单元,确定读取单元,统计单元,选取统计单元,计算单元以及确定单元;
所述选取单元,用于在同一批次中随机选取部分块作为样本;
所述确定读取单元,用于确定每个样本的1比特最优参考电压,并进行读取;
所述统计单元,用于统计各个电压档错误的个数;
所述选取统计单元,用于选取部分块的错误统计结果,统计每个电压档错误的出错概率;
所述计算单元,用于根据给定的多比特的LLR信息,计算确定错误的影响因子;
所述确定单元,用于确定最优参考电压;
所述确定读取单元包括确定模块和读取模块;
所述确定模块,用于采用交叉法确定每个样本的1比特最优参考电压;
所述读取模块,用于以1比特参考电压左右偏动,将电压区间分成多个电压档进行nand读取;
其中,假设g(x),f(x)分别为硬错误和软错误对读发生错误的概率分布函数,硬错误读发生错误的概率随着偏移参考电压的增大而减少,硬错误个数增加,性能降低;而软错误读发生错误的概率随着偏移参考电压的增大而增大,软错误个数增加,性能同样会降低;其中,定义G(x),F(x)分别为硬错误和软错误对读发生错误的累计概率分布函数,这样2比特错误对性能的影响可以表示为:
Figure FDA0002830497200000041
对两边求导可以得到:
y=Y'=α1·g(x)+α2·f(x) (2)
令y=0,可以得到当f(x)=-α·g(x)时,其中α=α12,性能的影响达到最小,从而可以计算出参考电压。
6.根据权利要求5所述的一种计算nand中多比特最优参考电压的系统,其特征在于,所述选取单元包括随机选取模块和写入模块;
所述随机选取模块,用于在同一批次中随机选取部分nand,在nand中随机选取部分块作为样本;
所述写入模块,用于写入已知数据到样本中。
7.根据权利要求5所述的一种计算nand中多比特最优参考电压的系统,其特征在于,所述选取统计单元包括选取模块和统计模块;
所述选取模块,用于选取部分块的硬错误和软错误的统计结果;
所述统计模块,用于通过数学方法统计每个电压档硬错误和软错误的出错概率。
CN201810686457.0A 2018-06-28 2018-06-28 一种计算nand中多比特最优参考电压的方法及其系统 Active CN108766498B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810686457.0A CN108766498B (zh) 2018-06-28 2018-06-28 一种计算nand中多比特最优参考电压的方法及其系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810686457.0A CN108766498B (zh) 2018-06-28 2018-06-28 一种计算nand中多比特最优参考电压的方法及其系统

Publications (2)

Publication Number Publication Date
CN108766498A CN108766498A (zh) 2018-11-06
CN108766498B true CN108766498B (zh) 2021-03-05

Family

ID=63974352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810686457.0A Active CN108766498B (zh) 2018-06-28 2018-06-28 一种计算nand中多比特最优参考电压的方法及其系统

Country Status (1)

Country Link
CN (1) CN108766498B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8874992B2 (en) * 2012-08-31 2014-10-28 Sandisk Technologies Inc. Systems and methods to initiate updating of reference voltages
CN104756194A (zh) * 2012-10-31 2015-07-01 英特尔公司 基于估计概率密度函数的中心读取参考电压确定
US9257204B2 (en) * 2013-06-28 2016-02-09 Phison Electronics Corp. Read voltage setting method, and control circuit, and memory storage apparatus using the same
CN106981308A (zh) * 2017-03-20 2017-07-25 记忆科技(深圳)有限公司 一种精准获取llr信息的应用方法
CN106981302A (zh) * 2017-03-20 2017-07-25 记忆科技(深圳)有限公司 一种快速评估最优读电压的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8874992B2 (en) * 2012-08-31 2014-10-28 Sandisk Technologies Inc. Systems and methods to initiate updating of reference voltages
CN104756194A (zh) * 2012-10-31 2015-07-01 英特尔公司 基于估计概率密度函数的中心读取参考电压确定
US9257204B2 (en) * 2013-06-28 2016-02-09 Phison Electronics Corp. Read voltage setting method, and control circuit, and memory storage apparatus using the same
CN106981308A (zh) * 2017-03-20 2017-07-25 记忆科技(深圳)有限公司 一种精准获取llr信息的应用方法
CN106981302A (zh) * 2017-03-20 2017-07-25 记忆科技(深圳)有限公司 一种快速评估最优读电压的方法

Also Published As

Publication number Publication date
CN108766498A (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
US9153336B1 (en) Decoder parameter estimation using multiple memory reads
EP1952290B1 (en) Probabilistic error correction in multi-bit-per-cell flash memory
US8924824B1 (en) Soft-decision input generation for data storage systems
US8788909B2 (en) Probabilistic error correction in multi-bit-per-cell flash memory
US8531888B2 (en) Determining optimal reference voltages for progressive reads in flash memory systems
KR101710663B1 (ko) 메모리 시스템 및 그것의 동작 방법
US8429501B2 (en) Memory storage device, memory controller thereof, and method thereof for generating log likelihood ratio
US9305658B2 (en) Finding optimal read thresholds and related voltages for solid state memory
US8694854B1 (en) Read threshold setting based on soft readout statistics
US9058289B2 (en) Soft information generation for memory systems
US9489257B2 (en) Correcting soft reliability measures of storage values read from memory cells
US8839075B2 (en) Interference-aware assignment of programming levels in analog memory cells
US20140181617A1 (en) Management of non-valid decision patterns of a soft read retry operation
KR101678404B1 (ko) 사전 확률 정보를 사용하는 메모리 시스템 및 그것의 데이터 처리 방법
US10613927B1 (en) System and method for improved memory error rate estimation
US11175983B2 (en) Soft-decision input generation for data storage systems
CN109471808B (zh) 具有数据可靠性机制的存储系统及其操作方法
US9954559B2 (en) Fixed point conversion of LLR values based on correlation
US10691536B2 (en) Method to select flash memory blocks for refresh after read operations
US11295819B2 (en) Dual sense bin balancing in NAND flash
CN108766498B (zh) 一种计算nand中多比特最优参考电压的方法及其系统
CN110111829B (zh) 一种闪存信道校正的方法、装置和介质
CN116259348A (zh) 闪存最优读电压的预测方法及装置
CN107705817B (zh) 利用闪存通道特性的解码方法、装置及数据存储系统
CN113241112B (zh) 坏块筛选方法、装置、计算机可读存储介质及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant