CN108363639B - 一种参数可配置的动态bch纠错方法及装置 - Google Patents

一种参数可配置的动态bch纠错方法及装置 Download PDF

Info

Publication number
CN108363639B
CN108363639B CN201810125124.0A CN201810125124A CN108363639B CN 108363639 B CN108363639 B CN 108363639B CN 201810125124 A CN201810125124 A CN 201810125124A CN 108363639 B CN108363639 B CN 108363639B
Authority
CN
China
Prior art keywords
error correction
correction capability
flash
code scheme
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810125124.0A
Other languages
English (en)
Other versions
CN108363639A (zh
Inventor
刘政林
王宇
潘玉茜
李四林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Futurepath Technology (Shenzhen) Co.,Ltd.
Original Assignee
Futurepath Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Futurepath Technology Co ltd filed Critical Futurepath Technology Co ltd
Priority to CN201810125124.0A priority Critical patent/CN108363639B/zh
Publication of CN108363639A publication Critical patent/CN108363639A/zh
Application granted granted Critical
Publication of CN108363639B publication Critical patent/CN108363639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种参数可配置的动态BCH纠错方法及装置，其中方法包括，根据Flash页容量大小、冗余区空间以及错误率要求，选择合适的纠错码码长分组方案；根据Flash的比特错误率变化曲线设置与短码方案和长码方案的级别相对应的纠错能力调整阈值；Flash系统固件实时获取P/E周期数，并根据所述P/E周期数与所述纠错能力调整阈值的大小，选取合适的纠错模式级别，以实现BCH纠错参数的动态配置。区别于一种固定参数的BCH纠错方案，参数可配的BCH纠错模块可以适用于多种页容量大小的Flash芯片，因此不必在更换Flash的同时再去设计相应的纠错模块，提高整个Flash控制器的兼容性。同时固件可根据不同Page具体的P/E周期数，结合其实际出错比例，在保证可靠性的前提下尽可能提高Flash读写性能。

Description

一种参数可配置的动态BCH纠错方法及装置
技术领域
本发明涉及大规模数据存储中的可靠性研究领域,具体涉及一种参数可配置的动态BCH纠错方法及装置。
背景技术
NAND闪存作为一种非挥发性存储介质，因其在存储密度与读写速率等方面的独特优势，被越来越广泛的应用于各类大规模数据存储系统中。为使存储密度进一步提升，NAND的工艺尺寸在不断缩小。但工艺制程的提升随之而来的是数据可靠性的降低。NAND因存储单元结构的特点，在读写过程中易受各种电荷干扰效应的影响而产生随机比特误码。且工艺尺寸越小，氧化层越薄，可靠性也就越差。因此，关于NAND闪存系统的可靠性研究一直是闪存领域的研究热点之一。
为保证数据的可靠性，一般的做法是在Flash的主控中引入ECC模块，依靠校验位的纠错能力对随机错误进行检测和纠正。BCH纠错码可纠正多比特随机错误，编解码复杂度低且易于硬件实现，被应用于多数MLC型NAND的数据恢复中。然而当前大多数Flash控制器中均采用固定码长固定纠错能力的BCH模块，一旦超过其纠错能力则被标记为坏块处理。
实际上，在Flash的整个生命周期中的不同编程/擦除(即P/E)时间段内其发生错误的概率是不同的，即使在相同P/E条件下，同一个Block中的不同类型page的错误率也不尽相同，因此采用单一纠错参数的方法实际纠错效率并不高。此外不同厂商的页容量大小也不同，一种固定的纠错方案往往不能最大化利用各类page的冗余数据区。
发明内容
本发明针对现有技术中存在的技术问题，提供一种参数可配置的动态BCH纠错方法及装置，兼容多种不同类型page，同时可在Flash使用过程中动态调整BCH纠错算法的纠错能力，在保证可靠性的前提下提高解码响应速率。
本发明解决上述技术问题的技术方案如下：
本发明一方面提供一种参数可配置的动态BCH纠错方法，包括以下步骤：
步骤1，根据Flash页容量大小、冗余区空间以及错误率要求，选择合适的纠错码码长分组方案；其中所述纠错码码长分组方案包括短码方案和长码方案，每组方案均包括多级纠错模式；
步骤2，根据Flash的比特错误率变化曲线设置与所述短码方案和长码方案的级别相对应的纠错能力调整阈值；
步骤3，Flash系统固件实时获取P/E周期数，并根据所述P/E周期数与所述纠错能力调整阈值的大小，选取合适的纠错模式级别，以实现BCH纠错参数的动态配置。
进一步，所述短码方案包括两级纠错模式，各级纠错模式对应的纠错能力t分别为t＝8和t＝24；所述长码方案包括三级纠错模式，各级纠错模式对应的纠错能力t’分别为t’＝8、t’＝24和t’＝40。
进一步，所述短码方案对应一个纠错能力调整阈值Clevel，所述长码方案对应两个纠错能力调整阈值Clevel1和Clevel2，其中Clevel1<Clevel2。
进一步，针对所述短码方案，若CP/E≤Clevel,则选取低纠错模式，即纠错能力t＝8，若Clevel≤CP/E，则选取高纠错模式，即纠错能力t＝24；
针对所述长码方案，若CP/E≤Clevel1,则选取低纠错模式，即纠错能力t’＝8，若Clevel1≤CP/E≤Clevel2，则选取中纠错模式，即纠错能力t’＝24，若Clevel2≤CP/E,则选取高纠错模式，即纠错能力t’＝40。
进一步，所述纠错能力调整阈值的大小与Flash的比特错误率变化曲线及初始比特错误率有关。
基于上述一种参数可配置的动态BCH纠错方法，本发明还提供一种参数可配置的动态BCH纠错装置，包括：
方案选择模块，用于根据Flash页容量大小、冗余区空间以及错误率要求，选择合适的纠错码码长分组方案；其中所述纠错码码长分组方案包括短码方案和长码方案，每组方案均包括多级纠错模式；
阈值设定模块，用于根据Flash的比特错误率变化曲线设置与所述短码方案和长码方案的级别相对应的纠错能力调整阈值；
动态配置模块，用于Flash系统固件实时获取P/E周期数，并根据所述P/E周期数与所述纠错能力调整阈值的大小，选取合适的纠错模式级别，以实现BCH纠错参数的动态配置。
本发明的有益效果是：区别于一种固定参数的BCH纠错方案，参数可配的BCH纠错模块可以适用于多种页容量大小的Flash芯片，因此不必在更换Flash的同时再去设计相应的纠错模块，提高整个Flash控制器的兼容性。同时固件可根据不同Page具体的P/E周期数，结合其实际出错比例，在保证可靠性的前提下尽可能提高Flash读写性能。
附图说明
图1为本发明实施例提供的一种参数可配置的动态BCH纠错方法流程图；
图2为本发明实施例提供的一种参数可配置的动态BCH纠错装置结构示意图；
图3为单个编码单元结构示意图；
图4为编码模块接口示意图；
图5为可配置伴随式计算电路结构示意图；
图6为ibm迭代译码算法流程图；
图7为可配置钱搜索电路结构示意图；
图8为解码模块接口示意图。
具体实施方式
以下结合实例对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。
图1为本发明实施例提供的一种参数可配置的动态BCH纠错方法流程图，如图1所示，包括以下步骤：
步骤1，根据Flash页容量大小、冗余区空间以及错误率要求，选择合适的纠错码码长分组方案；其中所述纠错码码长分组方案包括信息位长度为512B的短码方案和信息位长度为1KB的长码方案，每组方案均包括多级纠错模式；
选择512B(短码方案)的优点是：码字长度相对较短，编解码所需周期数小，因此延时较小，响应速率更快。采用1KB(长码方案)分组的优点是：相同纠错能力下，所需冗余位更少，能够最大程度利用冗余区空间资源。
进一步，所述短码方案包括两级纠错模式，各级纠错模式对应的纠错能力t分别为t＝8和t＝24；所述长码方案包括三级纠错模式，各级纠错模式对应的纠错能力t’分别为t’＝8、t’＝24和t’＝40。
步骤2，根据Flash的比特错误率变化曲线设置与所述短码方案和长码方案的级别相对应的纠错能力调整阈值；
所述短码方案对应一个纠错能力调整阈值Clevel，所述长码方案对应两个纠错能力调整阈值Clevel1和Clevel2，其中Clevel1<Clevel2。
针对所述短码方案，若CP/E≤Clevel，则选取低纠错模式，即纠错能力t＝8，若Clevel≤CP/E，则选取高纠错模式，即纠错能力t＝24。
在Flash使用初期，Page的P/E次数不超过Clevel，即CP/E≤Clevel时，采用t＝8即低纠错能力模式。在该模式下实际出错数不多，已经可以满足纠错要求，且因为纠错能力小致使解码迭代次数小，解码延迟较小，因此能够保证Flash较高的读写性能。与此同时，冗余区空间只占用一小部分存储校验位，因此有更多的空间供固件进行其他操作。当Page的P/E次数超过Clevel即Clevel≤CP/E时，采用t＝24高纠错能力模式，通常情况下Flash的P/E次数增多之后错误率会显著上升，此时采用高纠错能力模式能够保证数据可靠性。
针对所述长码方案，若CP/E≤Clevel1，则选取低纠错模式，即纠错能力t’＝8，若Clevel1≤CP/E≤Clevel2，则选取中纠错模式，即纠错能力t’＝24，若Clevel2≤CP/E，则选取高纠错模式，即纠错能力t’＝40。
固件可根据Flash具体的P/E周期数动态配置纠错参数。在CP/E≤Clevel1时采用t＝8的方案，以较小的读写延时保证系统高读写性能。在Clevel1≤CP/E≤Clevel2时实际错误率有所增加，t＝8已不再能满足纠错要求，将纠错参数适当增大到t＝24，以适当的解码延时为代价保证系统可靠性。当Clevel2≤CP/E时错误率较高，此时采用t＝40即最大纠错能力方案，尽可能的用尽了Page的空闲区资源，最大程度保证系统的可靠性，直至超出纠错能力范围导致整个Block失效。其中Clevel1与Clevel2需结合具体Flash芯片型号而定，因为不同类型Flash的错误率不同，所述所述纠错能力调整阈值的大小与Flash的比特错误率变化曲线及初始比特错误率有关。初始错误率小，且错误率随P/E增长缓慢的FLASH，要比那些初始错误率高，且错误率随P/E迅速增加的FLASH所设定的纠错能力调整阈值要大。其满足如下关系：0<Clevel1<Clevel2。
步骤3，Flash系统固件实时获取P/E周期数，并根据所述P/E周期数与所述纠错能力调整阈值的大小，选取合适的纠错模式级别，以实现BCH纠错参数的动态配置。
基于上述一种参数可配置的动态BCH纠错方法，本发明还提供一种参数可配置的动态BCH纠错装置，如图2所示，包括：
方案选择模块，用于根据Flash页容量大小、冗余区空间以及错误率要求，选择合适的纠错码码长分组方案；其中所述纠错码码长分组方案包括短码方案和长码方案，每组方案均包括多级纠错模式；
阈值设定模块，用于根据Flash的比特错误率变化曲线设置与所述短码方案和长码方案的级别相对应的纠错能力调整阈值；
动态配置模块，用于Flash系统固件实时获取P/E周期数，并根据所述P/E周期数与所述纠错能力调整阈值的大小，选取合适的纠错模式级别，以实现BCH纠错参数的动态配置。
所示动态配置模块包括编码模块、伴随式计算电路、迭代译码算法模块和钱搜索电路，
编码模块具体实施方法为：在编码链中异或结果与配置位信息相与再送入寄存器。编码模块中单个编码单元结构如图3所示，配置信息config可控制参与运算的寄存器的个数以控制整个编码器的长度。而不同参数对应的反馈环不同，即不同参数对应不同生成多项式决定不同g(x)配置信息。通过软件辅助计算所有参数对应的生成多项式，构造不同的生成多项式系数配置电路，以实现编码器参数可配。编码模块实现接口，如图4所示，其中配置信息可控制生成多项式系数配置电路，同时也控制反馈移位寄存器的数量。
伴随式计算电路具体实施方法为：并行伴随式计算电路，采用如图4迭代并行结构，在同一时钟周期可处理p位并行数据。因为纠错能力最大为40，因此最多有80个伴随式计算器，但在纠错能力t＝8与t＝24的条件下并不需要所有伴随式都参与计算，因此在每个伴随式计算器中均加入使能控制信号，以控制实际有效的伴随式个数。同时由于码长不同根据伴随式计算公式：
Sj＝C(aj)＝C0+C1aj+C2a2j+…Cn-1a(n-1)j
可知在纠错能力不同条件下码长不同也不同，因此迭代计算周期也不同，因此需要添加计数控制模块，来控制伴随式计算器迭代的周期数。根据外部的配置参数，可译码得到不同的使能信号EN与计数控制信号。
迭代译码算法模块，采用非求逆的ibm迭代译码算法计算出错位置多项式。ibm迭代译码流程图如图6所示，ibm迭代译码算法需要t+1个寄存器存储迭代过程中的中间变量，根据配置信息t的大小，决定实际有效的寄存器的个数即控制t+1到T(最大纠错能力)的计算模块不工作，纠错能力t同时也控制着迭代过程是否结束。
钱搜索电路，如图7所示，具体实施方法为：根据搜根算法，在第k个周期时，寄存器里保存的计算结果为σ1ak，σ2a2k....σtatk,和式：Sum＝1+σ1ak+σ2a2k+....+σtatk计算结果若为0，则代表搜到根，则说明错误位置发生在an-k位。为了实现电路参数可配，通过使能控制电路，若实际纠错能力t没有达到最大纠错能力T，则将t+1到T个计算单元使能信号设为0，那么其计算结果对和式的结果就没有影响。如图8所示为解码模块接口示意图，通过配置信号可配置分组码长与纠错能力t。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种参数可配置的动态BCH纠错方法，其特征在于，包括以下步骤：
步骤1，根据Flash页容量大小、冗余区空间以及错误率要求，选择合适的纠错码码长分组方案；其中所述纠错码码长分组方案包括短码方案和长码方案，每组方案均包括多级纠错模式；
步骤2，根据Flash的比特错误率变化曲线设置与所述短码方案和长码方案的级别相对应的纠错能力调整阈值；
步骤3，Flash系统固件实时获取P/E周期数，并根据所述P/E周期数与所述纠错能力调整阈值的大小，选取合适的纠错模式级别，以实现BCH纠错参数的动态配置；所述短码方案包括两级纠错模式，各级纠错模式对应的纠错能力t分别为t＝8和t＝24；所述长码方案包括三级纠错模式，各级纠错模式对应的纠错能力t’分别为t’＝8、t’＝24和t’＝40；所述短码方案对应一个纠错能力调整阈值Clevel，所述长码方案对应两个纠错能力调整阈值Clevel1和Clevel2，其中Clevel1<Clevel2；针对所述短码方案，若CP/E≤Clevel,则选取低纠错模式，即纠错能力t＝8，若Clevel≤CP/E，则选取高纠错模式，即纠错能力t＝24；
针对所述长码方案，若CP/E≤Clevel1,则选取低纠错模式，即纠错能力t’＝8，若Clevel1≤CP/E≤Clevel2，则选取中纠错模式，即纠错能力t’＝24，若Clevel2≤CP/E,则选取高纠错模式，即纠错能力t’＝40。
2.根据权利要求1所述一种参数可配置的动态BCH纠错方法，其特征在于，所述纠错能力调整阈值的大小与Flash的比特错误率变化曲线及初始比特错误率有关。
3.一种参数可配置的动态BCH纠错装置，其特征在于，包括：
方案选择模块，用于根据Flash页容量大小、冗余区空间以及错误率要求，选择合适的纠错码码长分组方案；其中所述纠错码码长分组方案包括短码方案和长码方案，每组方案均包括多级纠错模式；
阈值设定模块，用于根据Flash的比特错误率变化曲线设置与所述短码方案和长码方案的级别相对应的纠错能力调整阈值；
动态配置模块，用于Flash系统固件实时获取P/E周期数，并根据所述P/E周期数与所述纠错能力调整阈值的大小，选取合适的纠错模式级别，以实现BCH纠错参数的动态配置；所述短码方案包括两级纠错模式，各级纠错模式对应的纠错能力t分别为t＝8和t＝24；所述长码方案包括三级纠错模式，各级纠错模式对应的纠错能力t’分别为t’＝8、t’＝24和t’＝40；所述短码方案对应一个纠错能力调整阈值Clevel，所述长码方案对应两个纠错能力调整阈值Clevel1和Clevel2，其中Clevel1<Clevel2；针对所述短码方案，若CP/E≤Clevel,则选取低纠错模式，即纠错能力t＝8，若Clevel≤CP/E，则选取高纠错模式，即纠错能力t＝24；
针对所述长码方案，若CP/E≤Clevel1,则选取低纠错模式，即纠错能力t’＝8，若Clevel1≤CP/E≤Clevel2，则选取中纠错模式，即纠错能力t’＝24，若Clevel2≤CP/E,则选取高纠错模式，即纠错能力t’＝40。
4.根据权利要求3所述一种参数可配置的动态BCH纠错装置，其特征在于，所述纠错能力调整阈值的大小与Flash的比特错误率变化曲线及初始比特错误率有关。
CN201810125124.0A 2018-02-07 2018-02-07 一种参数可配置的动态bch纠错方法及装置 Active CN108363639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810125124.0A CN108363639B (zh) 2018-02-07 2018-02-07 一种参数可配置的动态bch纠错方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810125124.0A CN108363639B (zh) 2018-02-07 2018-02-07 一种参数可配置的动态bch纠错方法及装置

Publications (2)

Publication Number Publication Date
CN108363639A CN108363639A (zh) 2018-08-03
CN108363639B true CN108363639B (zh) 2022-04-05

Family

ID=63004840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810125124.0A Active CN108363639B (zh) 2018-02-07 2018-02-07 一种参数可配置的动态bch纠错方法及装置

Country Status (1)

Country Link
CN (1) CN108363639B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101800560A (zh) * 2010-03-17 2010-08-11 苏州国芯科技有限公司 Flash控制器中BCH编译码的纠错能力扩展方法
US7865809B1 (en) * 2004-03-11 2011-01-04 Super Talent Electronics, Inc. Data error detection and correction in non-volatile memory devices
CN102394114A (zh) * 2011-11-14 2012-03-28 清华大学 具有自适应纠错能力的bch码纠错方法
CN102394113A (zh) * 2011-11-14 2012-03-28 清华大学 一种应用于快闪存储器中的动态ldpc纠错码方法
CN102654854A (zh) * 2011-03-04 2012-09-05 上海华虹集成电路有限责任公司 一种可动态调整ECC纠错能力的Nandflash控制器
CN102969028A (zh) * 2012-10-18 2013-03-13 记忆科技(深圳)有限公司 一种ecc动态调整方法、系统及闪存
CN103329103A (zh) * 2010-10-27 2013-09-25 Lsi公司 用于基于闪存的数据存储的自适应ecc技术
CN107656831A (zh) * 2017-08-21 2018-02-02 深圳市致存微电子企业（有限合伙） 闪存纠错方法以及纠错装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7865809B1 (en) * 2004-03-11 2011-01-04 Super Talent Electronics, Inc. Data error detection and correction in non-volatile memory devices
CN101800560A (zh) * 2010-03-17 2010-08-11 苏州国芯科技有限公司 Flash控制器中BCH编译码的纠错能力扩展方法
CN103329103A (zh) * 2010-10-27 2013-09-25 Lsi公司 用于基于闪存的数据存储的自适应ecc技术
CN102654854A (zh) * 2011-03-04 2012-09-05 上海华虹集成电路有限责任公司 一种可动态调整ECC纠错能力的Nandflash控制器
CN102394114A (zh) * 2011-11-14 2012-03-28 清华大学 具有自适应纠错能力的bch码纠错方法
CN102394113A (zh) * 2011-11-14 2012-03-28 清华大学 一种应用于快闪存储器中的动态ldpc纠错码方法
CN102969028A (zh) * 2012-10-18 2013-03-13 记忆科技(深圳)有限公司 一种ecc动态调整方法、系统及闪存
CN107656831A (zh) * 2017-08-21 2018-02-02 深圳市致存微电子企业（有限合伙） 闪存纠错方法以及纠错装置

Also Published As

Publication number Publication date
CN108363639A (zh) 2018-08-03

Similar Documents

Publication Publication Date Title
US11152954B2 (en) Decoding method and storage controller
US10963335B2 (en) Data storage device and adaptive data-reading method thereof
US9985651B2 (en) Read threshold calibration for LDPC
US20100251075A1 (en) Memory controller and semiconductor memory apparatus
US20150169406A1 (en) Decoding techniques for a data storage device
US20090177931A1 (en) Memory device and error control codes decoding method
WO2014065967A1 (en) Adaptive error correction codes for data storage systems
WO2008139441A2 (en) Memory device with internal signal processing unit
JP2015500548A (ja) 相変化メモリの読出しエラーを減少させるための読出しバイアス管理
US11243838B2 (en) Methods and apparatuses for error correction
US20170294217A1 (en) Decoding method, memory storage device and memory control circuit unit
CN106981308B (zh) 一种精准获取llr信息的应用方法
US10423484B2 (en) Memory controller, memory system, and control method
US10153052B2 (en) Flash command that reports a count of cell program failures
US20150149856A1 (en) Decoding with log likelihood ratios stored in a controller
TWI493562B (zh) 具有受配置以防止過度校正之錯誤校正的記憶體
CN108363639B (zh) 一种参数可配置的动态bch纠错方法及装置
US20110093765A1 (en) Flash memory device and related programming method
US11146295B1 (en) Decoding method, memory storage device, and memory controlling circuit unit
CN107025940B (zh) 非易失性存储器装置及其实时自适应读取电压调整方法
CN110391815B (zh) 解码方法及储存控制器
US11798614B2 (en) Automated voltage demarcation (VDM) adjustment for memory device
US12009841B2 (en) Error recovery using adaptive LLR lookup table
TWI829252B (zh) 低密度奇偶校檢碼的解碼方法及電腦程式產品及裝置
CN111625200B (zh) 一种非易失性存储器的读取方法、装置及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210723

Address after: 518000 Shenzhen, Longgang, Guangdong Bantian street, Jihua Road, long Bi industrial city 13, 2 level.

Applicant after: Futurepath Technology (Shenzhen) Co.,Ltd.

Address before: 430000 room 304-5, floor 3, building 2, Lanyu, Shuguang Software Park, central China, No. 1, Guanshan 1st Road, Donghu New Technology Development Zone, Wuhan, Hubei Province

Applicant before: WUHAN RECADATA STORAGE TECHNOLOGY Co.,Ltd.

Applicant before: HUAZHONG University OF SCIENCE AND TECHNOLOGY

GR01 Patent grant
GR01 Patent grant