CN112187281A - 一种开关电容过采样delta-sigma调制器电路 - Google Patents

一种开关电容过采样delta-sigma调制器电路 Download PDF

Info

Publication number
CN112187281A
CN112187281A CN202011066801.XA CN202011066801A CN112187281A CN 112187281 A CN112187281 A CN 112187281A CN 202011066801 A CN202011066801 A CN 202011066801A CN 112187281 A CN112187281 A CN 112187281A
Authority
CN
China
Prior art keywords
circuit
operational amplifier
output signals
signals
overlapping clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011066801.XA
Other languages
English (en)
Other versions
CN112187281B (zh
Inventor
段权珍
谢鹏
孟真
黄胜明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianchuang HVAC Engineering (Tianjin) Co.,Ltd.
Original Assignee
Tianjin University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University of Technology filed Critical Tianjin University of Technology
Priority to CN202011066801.XA priority Critical patent/CN112187281B/zh
Publication of CN112187281A publication Critical patent/CN112187281A/zh
Application granted granted Critical
Publication of CN112187281B publication Critical patent/CN112187281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/494—Sampling or signal conditioning arrangements specially adapted for delta-sigma type analogue/digital conversion systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

一种开关电容过采样delta‑sigma调制器电路。本发明是在现有delta‑sigma调制器电路的基础上经过改进实现。将原有不相同的三个三运算放大器改为三个相同的三运算放大器，同时对输入时钟电路进行改进，改进后的输入时钟电路包括一个二分频电路、三个二相无交叠时钟电路、一个反相器、两个或门和两个与门电路构成。输入时钟电路的输出信号为clkA1，clkA1d，clkA2，clkA2d，clkC1，clkC1d，clkC2和clkC2d。其中clkA1，clkA1d，clkA2，clkA2d为二相不交叠时钟信号，频率为Fs，占空比约为50％；clkC1，clkC1d，clkC2，clkC2d为二相不交叠时钟信号，频率为Fs，占空比约为25％(或75％)。

Description

一种开关电容过采样delta-sigma调制器电路
技术领域
本发明涉及一种delta-sigma调制器电路，特别是一种开关电容过采样delta-sigma调制器电路。
背景技术
Delta-sigma调制器是delta-sigma型模数转换器(ADC)的重要组成部分，因其采用了过采样技术且具有噪声整型的特点而获得了高分辨率特性，通常用于音频信号的处理。而基于开关电容技术的delta-sigma调制器电路通过采用比例电容减小PVT效应，保证电路性能。该电路的主要耗能来源于每一级积分的运算放大器电路，且运算放大器的面积也是总电路面积的重要构成部分。另一方面，第一级积分器通常采用较大的采样电容来降低噪声，而电容作为运算放大器的负载会限制运算放大器的运行能力。换句话说较大的电容需要功耗较高的运算放大器去实现delta-sigma调制器的正常工作。
如图1所示为传统的三级开关电容型delta-sigma调制器电路，其由一个运算放大器A1，两个运算放大器A2，反馈电容Cfb，采样电容Cs1,Cs2,Cs3，积分电容Ci1,Ci2,Ci3，若干开关，一个加法器，一个比较器构成。电路的信号包括：差分输入信号Vip,Vin，反馈参考信号Vrefp,Vrefn，共模信号VCM，输入时钟控制信号clkT1,clkT1d,clkT2,clkT2d，反馈时钟信号clk_fb1,clk_fb2，数字输出信号为Dop,Don。其中clkT1,clkT1d,clkT2,clkT2d为二相不交叠时钟信号，频率为Fs，占空比约为50％。输入时钟信号和反馈时钟信号用于对开关的控制，当信号为高时开关为连通状态，当信号为低时开关为断开状态。反馈时钟信号由输出信号Dop,Don与时钟信号clkT1和clkT2通过一定的逻辑关系实现，具体电路实现如图4所示。输出信号Dop,Don分别和时钟信号clkT1做与非运算，经过反相器后得到反馈时钟信号P1,PIB,N1,N1B。时钟信号电路实现如图2所示，其主要由二分频电路和二相无交叠时钟电路构成，输入时钟信号为clkin,频率为2Fs,占空比为50％，输出时钟信号为clkT1,clkT1d,clkT2,clkT2d，时钟信号时序如图3所示。
由时钟时序关系(图3)以及电路连接关系(图1)可知，当clkT1，clkT1d为高且clkT2，clkT2d为低时，对差分输入信号采样；当clkT2，clkT2d为高且clkT1，clkT1d为低时，在采样电容形成的电荷被转移，从而实现输入信号的传输。其中，为保证电路的高性能特性，通常Cs1>Cs2和Cs3，且Ci1>Ci2和Ci3，因此相比于第二级和第三极积分器中较小的采样电容和积分电容，第一级积分器中要求运算放大器A1采用较大的功耗而且具有足够快的转换速度。
发明内容
本发明目的是解决如何降低delta-sigma调制器电路的功耗和面积的问题，提供一种开关电容过采样delta-sigma调制器电路。
本发明的delta-sigma调制器电路将采用改进的时钟控制信号实现对delta-sigma调制器第一级积分器的控制，进而降低第一级积分器负载电容对放大器功耗的依赖，同时减小整体电路面积。
本发明的技术方案
一种开关电容过采样delta-sigma调制器电路，包括：第一运算放大器(A1)，两个相同的第二和第三运算放大器(A2)，反馈电容Cfb，第一至第三采样电容(Cs1,Cs2,Cs3)，第一至第三积分电容Ci1,Ci2,Ci3，若干开关，输入时钟电路，一个加法器电路，和一个比较器构成；其中，第一采样电容(Cs1)，第一积分电容(Ci1)和第一运算放大器(A1)以及一些开关共同构成第一级积分器，第二采样电容(Cs2)，第二积分电容(Ci2)和第二运算放大器(A2)以及一些开关共同构成第二级积分器，第三采样电容(Cs3)，第三积分电容(Ci3)和第三运算放大器(A2)以及一些开关共同构成第三级积分器；将这三个积分器级联，并将输入信号Vip和Vin，以及这三个积分器的输出端接到加法电路的输入端；加法器电路的输出端连接一个一位比较器；本发明的delta-sigma调制器电路内部的第一至第三运算放大器由三个同种规格的放大器实现，并且输入时钟电路产生两组占空比不同的两项不交叠时钟信号；
所述输入时钟电路包括一个二分频电路、三个二相无交叠时钟电路、一个反相器、两个或门和两个与门电路构成，其中，方波输入信号clkin同时连接到分频器和一个两项不交叠时钟电路，经过两项不交叠时钟电路得到输出信号clk1，clk1d，clk2，clk2d；分频器的输出信号一路直接连接到第二个两项不交叠时钟电路，得到输出信号clkB1，clkB1d，clkB2，clkB2d；分频器的另一路输出信号经过反相器连接第三个二相无交叠时钟电路，得到输出信号clkA1，clkA1d，clkA2，clkA2d；将输出信号clk1和clkB1接到第一个或门电路(Nor)的输入端，得到输出信号clkC1；将输出信号clk1d和clkB1d接到另一个或门电路(Nor)的输入端，得到输出信号clkC1d；将输出信号clk2和clkB2接到第一个与门电路(AND)的输入端，得到输出信号clkC2；将输出信号clk2d和clkB2d接到另一个与门电路(AND)的输入端，得到输出信号clkC2d；其中，输出信号clkA1，clkA1d，clkA2，clkA2d为二相不交叠时钟信号，频率为Fs，占空比约为50％；输出信号clkC1，clkC1d，clkC2，clkC2d为二相不交叠时钟信号，频率为Fs，占空比为25％或75％。
本发明的优点和有益效果：
本发明的delta-sigma调制器电路将采用改进的时钟控制信号实现对delta-sigma调制器第一级积分器的控制，进而降低第一级积分器负载电容对放大器功耗的依赖，同时减小整体电路面积。
附图说明
图1是传统三阶delta-sigma调制器电路。
图2二项无交叠时钟电路。
图3二项无交叠时钟信号时序。
图4反馈时钟信号产生电路。
图5是本发明三阶delta-sigma调制器电路。
图6本发明无交叠时钟电路。
图7本发明无交叠时钟信号时序。
具体实施方式
实施例1：
如图5所示为本发明三阶delta-sigma调制器电路，其主要由三个相同的运算放大器A2，反馈电容Cfb，第一至第三采样电容Cs1,Cs2,Cs3，第一至第三积分电容Ci1,Ci2,Ci3，若干开关，加法器，输入时钟电路，一个加法器电路，和一个比较器构成(各部分电路之间的连接关系如上技术方案中所述)。
电路的信号包括：差分输入信号为Vip,Vin，反馈参考信号为Vrefp,Vrefn，共模信号为VCM，时钟信号为clkA1,clkA1d,clkA2,clkA2d,clkC1,clkC1d,clkC2,clkC2d，反馈时钟信号为clk_fb1,clk_fb2。其中clkA1,clkA1d,clkA2,clkA2d为二相不交叠时钟信号，频率为Fs，占空比约为50％；clkC1,clkC1d,clkC2,clkC2d为二相不交叠时钟信号，频率为Fs，占空比约为25％(或75％)，数字输出信号为Dop,Don。输入时钟信号和反馈时钟信号用于对开关的控制，当信号为高时开关为连通状态，当信号为低时开关为断开状态。反馈时钟信号可由输出信号Dop,Don与时钟信号clkA1，clkA2通过一定的逻辑关系实现。输入时钟电路实现过程如图6所示，其主要由二分频电路、二相无交叠时钟电路、反相器、或门和与门电路构成。其信号包括：输入时钟信号为clkin,频率为2Fs,占空比为50％，输出时钟信号为clkA1,clkA1d,clkA2,clkA2d和clkC1,clkC1d,clkC2,clkC2d，且信号时序关系如图7所示。
由时钟时序关系(图7)以及电路连接关系(图5)可知，当clkC1，clkC1d为高且clkC2，clkC2d为低时，对差分输入信号进行采样；当clkC2，clkC2d为高且clkC1，clkC1d为低时，在第一级积分器中采样电容形成的电荷被转移，从而实现输入信号的传输。同时，当clkA1，clkA1d为高且clkA2，clkA2d为低时，对vop1(von1)和vop2(von2)信号进行采样；当clkA2，clkA2d为高且clkA1，clkA1d为低时，在第二、三级积分器中采样电容形成的电荷被转移，从而实现输入信号的传输。与传统电路相比较，时钟clkC和clkA不同，且一个周期内clkC2保持高的时间是clkT2为高的3/2倍。可见，第一级积分器的转换时间被大大提高，因此采样与传统电路(图1)相同的采样电容和积分电容(Cs1>Cs2和Cs3,且Ci1>Ci2和Ci3,)时，三级积分器可采用相同的运算放大器A2完成信号的转移，其中第一级积分器的运算放大器A2相较于传统的运算放大器A1的功耗和面积大大减小。

Claims (1)

1.一种开关电容过采样delta-sigma调制器电路，包括：第一运算放大器，两个相同的第二和第三运算放大器(A2)，反馈电容Cfb，第一至第三采样电容(Cs1,Cs2,Cs3)，第一至第三积分电容Ci1,Ci2,Ci3，若干开关，输入时钟电路，一个加法器电路，和一个比较器构成；其中，第一采样电容(Cs1)，第一积分电容(Ci1)和第一运算放大器(A1)以及一些开关共同构成第一级积分器，第二采样电容(Cs2)，第二积分电容(Ci2)和第二运算放大器(A2)以及一些开关共同构成第二级积分器，第三采样电容(Cs3)，第三积分电容(Ci3)和第三运算放大器(A2)以及一些开关共同构成第三级积分器；将这三个积分器级联，并将输入信号Vip和Vin，以及这三个积分器的输出端接到加法电路的输入端；加法器电路的输出端连接一个一位比较器；
其特征在于，本发明的delta-sigma调制器电路内部的第一至第三运算放大器由三个同种规格的放大器(A2)实现，并且输入时钟电路产生两组占空比不同的两项不交叠时钟信号；所述输入时钟电路包括一个二分频电路、三个二相无交叠时钟电路、一个反相器、两个或门和两个与门电路构成，其中，方波输入信号clkin同时连接到分频器和一个两项不交叠时钟电路，经过两项不交叠时钟电路得到输出信号clk1，clk1d，clk2，clk2d；分频器的输出信号一路直接连接到第二个两项不交叠时钟电路，得到输出信号clkB1，clkB1d，clkB2，clkB2d；分频器的另一路输出信号经过反相器连接第三个二相无交叠时钟电路，得到输出信号clkA1，clkA1d，clkA2，clkA2d；将输出信号clk1和clkB1接到第一个或门电路(Nor)的输入端，得到输出信号clkC1；将输出信号clk1d和clkB1d接到另一个或门电路(Nor)的输入端，得到输出信号clkC1d；将输出信号clk2和clkB2接到第一个与门电路(AND)的输入端，得到输出信号clkC2；将输出信号clk2d和clkB2d接到另一个与门电路(AND)的输入端，得到输出信号clkC2d；其中，输出信号clkA1，clkA1d，clkA2，clkA2d为二相不交叠时钟信号，频率为Fs，占空比约为50％；输出信号clkC1，clkC1d，clkC2，clkC2d为二相不交叠时钟信号，频率为Fs，占空比为25％或75％。
CN202011066801.XA 2020-10-03 2020-10-03 一种开关电容过采样delta-sigma调制器电路 Active CN112187281B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011066801.XA CN112187281B (zh) 2020-10-03 2020-10-03 一种开关电容过采样delta-sigma调制器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011066801.XA CN112187281B (zh) 2020-10-03 2020-10-03 一种开关电容过采样delta-sigma调制器电路

Publications (2)

Publication Number Publication Date
CN112187281A true CN112187281A (zh) 2021-01-05
CN112187281B CN112187281B (zh) 2022-04-26

Family

ID=73948839

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011066801.XA Active CN112187281B (zh) 2020-10-03 2020-10-03 一种开关电容过采样delta-sigma调制器电路

Country Status (1)

Country Link
CN (1) CN112187281B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078906A (zh) * 2021-06-07 2021-07-06 微龛(广州)半导体有限公司 逐次逼近型模数转换器及其转换方法
CN113783574A (zh) * 2021-09-30 2021-12-10 南方电网数字电网研究院有限公司 调制电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101109775A (zh) * 2007-07-04 2008-01-23 深圳市长运通集成电路设计有限公司 可编程电压监测电路
US20110063155A1 (en) * 2009-09-14 2011-03-17 Mstar Semiconductor, Inc. Sigma-Delta Modulator with Shared Operational Amplifier and Associated Method
CN102394634A (zh) * 2011-09-21 2012-03-28 浙江大学 数模混合控制体偏置型c类反相器
CN110875742A (zh) * 2020-01-19 2020-03-10 浙江大学 一种用于delta-sigma调制器的离散型低功耗积分器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101109775A (zh) * 2007-07-04 2008-01-23 深圳市长运通集成电路设计有限公司 可编程电压监测电路
US20110063155A1 (en) * 2009-09-14 2011-03-17 Mstar Semiconductor, Inc. Sigma-Delta Modulator with Shared Operational Amplifier and Associated Method
CN102394634A (zh) * 2011-09-21 2012-03-28 浙江大学 数模混合控制体偏置型c类反相器
CN110875742A (zh) * 2020-01-19 2020-03-10 浙江大学 一种用于delta-sigma调制器的离散型低功耗积分器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
YOUNGHYUN YOON等: "A Delta–Sigma Modulator for Low-Power Analog Front Ends in Biomedical Instrumentation", 《IEEE》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113078906A (zh) * 2021-06-07 2021-07-06 微龛(广州)半导体有限公司 逐次逼近型模数转换器及其转换方法
CN113078906B (zh) * 2021-06-07 2021-08-27 微龛(广州)半导体有限公司 逐次逼近型模数转换器及其转换方法
CN113783574A (zh) * 2021-09-30 2021-12-10 南方电网数字电网研究院有限公司 调制电路
CN113783574B (zh) * 2021-09-30 2024-03-26 南方电网数字电网研究院有限公司 调制电路

Also Published As

Publication number Publication date
CN112187281B (zh) 2022-04-26

Similar Documents

Publication Publication Date Title
EP2430760B1 (en) Sigma-delta converters and methods for analog-to-digital conversion
US7167119B1 (en) Delta-sigma modulators with double sampling input networks and systems using the same
US7136006B2 (en) Systems and methods for mismatch cancellation in switched capacitor circuits
CN109787633B (zh) 带斩波稳定的适用于混合型adc结构的σδadc
US8471744B1 (en) Reduced residual offset sigma delta analog-to-digital converter (ADC) with chopper timing at end of integrating phase before trailing edge
CN112187281B (zh) 一种开关电容过采样delta-sigma调制器电路
US10439634B2 (en) Sigma delta modulator, integrated circuit and method therefor
US20040108947A1 (en) Delta-sigma modulators with improved noise performance
JP5565859B2 (ja) デルタシグマａｄ変換器
CN101640539A (zh) Sigma-Delta模数转换器
US9647679B1 (en) Methods and apparatus for a delta sigma ADC with parallel-connected integrators
WO2008036140A1 (en) Incremental delta-sigma data converters with improved stability over wide input voltage ranges
TWI508459B (zh) 1-bit cell circuit for pipeline analog-to-digital converters
US6147631A (en) Input sampling structure for delta-sigma modulator
US9900023B1 (en) Multi-stage delta-sigma pipelined successive approximation register analog-to-digital converter
TWI526001B (zh) 類比數位轉換器
CN110875742B (zh) 一种用于delta-sigma调制器的离散型低功耗积分器
EP1841067B1 (en) Error averaging comparator based switch capacitor circuit and method thereof
EP3078116B1 (en) Delta-sigma analog-to-digital converter
CN114938226A (zh) 一种高速采样积分兼具加权求和功能的积分器
US9602118B2 (en) Amplifier sharing technique for power reduction in analog-to-digital converter
CN116260467A (zh) 一种应用于高精度低功耗模数转换器的调制器
Javahernia et al. An ultra-low-power, 16 bits CT delta-sigma modulator using 4-bit asynchronous SAR quantizer for medical applications
Temes et al. A high-frequency track-and-hold stage with offset and gain compensation
JPH06209266A (ja) 多重送信シグマ・デルタａ−ｄ変換器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220621

Address after: 300461 room 214, building 3, No. 48, Jialingjiang Road, Lingang Economic Zone, Binhai New Area, Tianjin

Patentee after: TJU BINHAI INDUSTRIAL RESEARCH INSTITUTE CO.,LTD.

Address before: 300384 No. 391 Binshui West Road, Xiqing District, Tianjin

Patentee before: TIANJIN University OF TECHNOLOGY

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221108

Address after: Room 645LL12, Aviation Industry Support Center, No. 1 Baohang Road, Binhai New Area Free Trade Zone (Airport Economic Zone), Tianjin, 300000

Patentee after: Tianchuang HVAC Engineering (Tianjin) Co.,Ltd.

Address before: 300461 room 214, building 3, No. 48, Jialingjiang Road, Lingang Economic Zone, Binhai New Area, Tianjin

Patentee before: TJU BINHAI INDUSTRIAL RESEARCH INSTITUTE CO.,LTD.