CN1121649C - 数据存取控制装置和方法 - Google Patents
数据存取控制装置和方法 Download PDFInfo
- Publication number
- CN1121649C CN1121649C CN 00135353 CN00135353A CN1121649C CN 1121649 C CN1121649 C CN 1121649C CN 00135353 CN00135353 CN 00135353 CN 00135353 A CN00135353 A CN 00135353A CN 1121649 C CN1121649 C CN 1121649C
- Authority
- CN
- China
- Prior art keywords
- coprocessor
- data
- field
- register
- memory access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000012545 processing Methods 0.000 claims description 21
- 230000006870 function Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Abstract
提供一种适用于数据存取控制装置、方法及其所使用的指令格式。运用具有协处理器指示字段的协处理器存储器存取指令确定多少数据字元在协处理器与存储器中传送。而所谓的协处理器的指示字段包括两个字段，即协处理器号码字段与协处理器寄存器字段，其主要的功能为可清楚地知道使用哪个协处理器与哪些寄存器要使用。
Description
本发明是有关一种适用于协处理器(Coprocessor)数据存取控制的装置、方法及其所使用的指令格式，且特别是有关一种运用具有协处理器指示字段(Indicating Field)的协处理器存储器存取指令(Coprocessor Memory AccessInstruction)的数据存取控制方法及其所使用的指令格式，可藉以决定多少数据字(Data Words)在协处理器与存储器中传送。
处理器(Processor)是目前在任何电子装置中不可缺少且广泛使用的部件。例如，在个人电脑中有中央处理单元(Central Processing Unit)和许多针对不同功能的处理器。而随着电子装置的功能日新月异，功能越来越强，其相对地要求处理器所扮演的角色越来越重要，而处理器所需要的功能则也越来越强。
由于处理器的效能要求越来越强，因此，除了原有主要的处理器之外，还增加了使用协处理器(Coprocessor)以提高主要处理器的数据运算效能。
主要处理器所控制的数据存取指令中，当然包括对于协处理器与存储器之间的数据传送的控制。而协微处理器的数据存取控制方法中，例如在美国第5,193,159号专利的“Microprocessor System”中，所揭露的内容为运用一16位的寄存器来控制数据传送时钟脉冲的数量，而这样的方法，会浪费很多芯片的面积。另外，在美国第6,002,881号专利的“Coprocessor DataAccess Control”中，所揭露的内容系运用在协处理器指令(CoprocessorInstruction)中的寻址模式信息(Addressing Mode Information)的一部分，以控制数据传送的数量。因此，会浪费许多的指令位来保留所要传送长度的信息。
有鉴于此，本发明提供一种适用于协处理器(Coprocessor)数据存取控制方法，其仅运用具有协处理器寄存器(Coprocessor Register)指示字段(Indicating Field)的协处理器存储器存取指令(Coprocessor Memory AccessInstruction)，即可藉以决定多少数据字(Data Words)在协处理器与存储器中传送。
本发明还提供一种适用于协处理器(Coprocessor)数据存取控制方法，不需要额外的寄存器或是占用寻址模式信息(Addressing Mode Information)的一部分来控制数据传送的数量。
本发明还提供一种适用于协处理器(Coprocessor)数据存取控制方法，其所需要的芯片总面积可减少，并可使原本用来当成移转长度信息的协处理器存储器存取指令的许多指令位可以有更多其他的用途。
为实现上述目的，本发明提供一种协处理器数据存取控制装置，包括：一中央处理单元，用以执行多个中央处理单元指令，其中所述指令中包括一协处理器存储器存取指令；一存储器，用以储存多组字元数据；一协处理器，连接到该中央处理单元与该存储器，其中该协处理器在由该中央处理单元所执行的该协处理器存储器存取指令的一寻址模式控制下，存取并处理储存在该存储器内的这些字元数据，其中该协处理器存储器存取指令提供一指示字段，并根据该指示字段的值，由其所对应的该特定协处理器，从该存储器提取N笔字元数据，其中N为大于等于1的整数，其中字元数据的数量是根据该指示字段的值决定。
上述的指示字段包括一协处理器号码字段、或一协处理器寄存器字段或两种字段。其中协处理器号码字段是协处理器存储器存取指令的一部分，用以表示使用哪一个特定的协处理器来处理数据协处理器寄存器字段，协处理器寄存器字段是协处理器存储器存取指令的一部分，用以表示对应的至少一寄存器来处理数据。
为实现上述目的，本发明提供一种协处理器数据存取控制方法，包括：一协处理器存储器存取指令提供具有一指示字段的一指令；以及根据该指示字段的值，由其所对应的一协处理器，从一存储器提取N笔字元数据，其中N为大于等于1的整数，其中字元数据的数量根据该指示字段的值决定。
上述的指示字段包括一协处理器号码字段、或一协处理器寄存器字段或此两种字段。其中协处理器号码字段是协处理器存储器存取指令的一部分，用以表示使用哪一个特定的协处理器来处理数据协处理器寄存器字段，协处理器寄存器字段是协处理器存储器存取指令的一部分，用以表示对应的至少一寄存器来处理数据。
为使本发明的上述目的、特征、和优点更为明显，特举一较佳实施例，并结合附图，详细说明如下：
图1示出了本发明较佳实施例的协处理器数据存取控制方法所适用的微处理器与协处理器的构成。
图2示出了本发明较佳实施例的指令格式。
本发明提供一种适用于协处理器(Coprocessor)数据存取控制方法，其运用具有协处理器(为方便说明，以下简称为CP)指示字段(Indicating Field)的协处理器存储器存取指令(Coprocessor Memory Access Instruction)，可藉以决定多少数据字元在协处理器与存储器中传送。而所谓的协处理器的指示字段则包括两个字段，其为协处理器号码字段(CP Number Field)与协处理器寄存器字段(CP Register Field)，其主要的功能为可清楚地知道使用哪个协处理器(协处理器号码段)或哪些寄存器要使用(协处理器寄存器字段)。
根据本发明的较佳实施例，在正常操作模式下，每一个协处理器皆有其固定的功能，也就是说，每一个协处理器会根据协处理器号码字段或协处理器寄存器字段的值，到存储器存取固定长度的数据字元或从存储器存取固定长度的数据字元。因此，不需要额外的寄存器或是占用指令中寻址模式信息(Addressing Mode Information)的一部分，来控制数据传送的数量。且其所需要的芯片总面积可减少，并可使原本用来当成移转长度信息的协处理器存储器存取指令的许多指令位，可以有更多其他的用途。
图1示出了本发明较佳实施例的协处理器数据存取控制方法所适用的微处理器与协处理器的构成。此构成包括中央处理单元(Central ProcessingUnit，CPU)100、一协处理器110与存储器120，其中存储器120包括快速存储器与额外的存储器。中央处理单元100用以执行有关于中央处理单元的指令的数据处理，而这些指令中包括了协处理器存储器存取指令(Coprocessor Memory Access Instructions)。协处理器110连接到中央处理单元100与存储器120。协处理器110在由中央处理单元100所执行的协处理器存储器存取指令的许多寻址模式(Addressing Modes)中的一种模式的控制下，存取并处理储存在存储器120内的数据。
首先，必须说明的是本实施例的图1中虽然只给出了一协处理器110，这只是为了说明方便起见，实际上，一般的数据处理装置中，可包含多个协处理器，用以协助中央处理单元处理数据，在此不再冗述。
如图1所示，当中央处理单元100从存储器120取出(Fetch)指令时，此存储器120会根据在地址总线(Address Bus)AB中的地址将指令取出并置于数据总线(DB)(Data Bus)中。中央处理单元100与协处理器110会同时检查此指令。如果此指令为协处理器存储器存取指令，则协处理器110则可根据此指令中的格式决定有多少的数据字元在协处理器110与存储器120中传送。
协处理器存储器存取指令的格式如图2所示，包括一协处理器(CP)号码字段220、或一协处理器(CP)寄存器字段210、或是两者都包括。根据协处理器号码字段220，可告知是固定使用哪个协处理器存取数据，为说明方便，在此仅假设所选择的协处理器110，但是并非限定仅有一个协处理器，根据协处理器号码字段220所占的位数，可指定多个对应的协处理器。协处理器寄存器字段210，可告知使用哪些特定的暂存器，根据其所拥有的位数，可指定多个对应的寄存器。
这样的设计是源于如上所述，在一般的正常操作模式下，每一个协处理器都有其固定的功能，也就是说，每一个协处理器到存储器存取固定长度的数据字元或从存储器存取固定长度的数据字元，而存取到特定的寄存器。例如，根据协处理器号码字段200则可知道使用哪个协处理器，而根据协处理器号码字段220或是对于协处理器寄存器字段210，则可知道有多少寄存器需要使用以及有多少笔数据字元要传送。
虽然本发明结合一较佳实施例作了说明，但该实施例并非用以限定本发明，任何本领域的普通技术人员，在不脱离本发明的精神和范围的前提下，可对本发明作各种变更与修改，因此本发明的保护范围以所附权利要求所限定的范围为准。
Claims (8)
1.一种协处理器数据存取控制装置，包括：
一中央处理单元，用以执行多个中央处理单元指令，其中所述指令中包括一协处理器存储器存取指令；
一存储器，用以储存多组字元数据；
一协处理器，连接到该中央处理单元与该存储器，其中该协处理器在由该中央处理单元所执行的该协处理器存储器存取指令的一寻址模式控制下，存取并处理储存在该存储器内的这些字元数据，其中
该协处理器存储器存取指令提供一指示字段，并根据该指示字段的值，由其所对应的该特定协处理器，从该存储器提取N笔字元数据，其中N为大于等于1的整数，其中字元数据的数量是根据该指示字段的值决定。
2.如权利要求1所述的装置，其中该指示字段是一协处理器号码字段，其为该协处理器存储器存取指令的一部分，用以表示使用哪一个特定的该协处理器来处理数据。
3.如权利要求1所述的装置，其中该指示字段是一协处理器寄存器字段，其为该协处理器存储器存取指令的一部分，用以表示至少一对应的寄存器来处理数据。
4.如权利要求1所述的装置，其中该指示字段包括一协处理器号码字段与一协处理器寄存器字段，其中
该协处理器号码字段是该协处理器存储器存取指令的一部分，用以表示使用哪个特定的该协处理器来处理数据协处理器寄存器字段，
该协处理器寄存器字段是该协处理器存储器存取指令的一部分，用以表示对应的至少一寄存器来处理数据。
5.一种协处理器数据存取控制的方法，包括：
一协处理器存储器存取指令提供具有一指示字段的一指令；以及
根据该指示字段的值，由其所对应的一协处理器，从一存储器提取N笔字元数据，其中N为大于等于1的整数，其中字元数据的数量根据该指示字段的值决定。
6.如权利要求5所述的方法，其中该指示字段是一协处理器号码字段，是该协处理器存储器存取指令的一部分，用以表示使用哪个特定的该协处理器来处理数据。
7.如权利要求5所述的方法，其中该指示字段是一协处理器寄存器字段，是该协处理器存储器存取指令的一部分，用以表示至少一对应的寄存器来处理数据。
8.如权利要求5所述的方法，其中该指示字段包括一协处理器号码字段与一协处理器寄存器字段，其中
该协处理器号码字段是该协处理器存储器存取指令的一部分，用以表示使用哪个特定的该协处理器来处理数据协处理器寄存器字段，
该协处理器寄存器字段是该协处理器存储器存取指令的一部分，用以表示对应的至少一寄存器来处理数据。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 00135353 CN1121649C (zh) | 2000-12-15 | 2000-12-15 | 数据存取控制装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 00135353 CN1121649C (zh) | 2000-12-15 | 2000-12-15 | 数据存取控制装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1357824A CN1357824A (zh) | 2002-07-10 |
| CN1121649C true CN1121649C (zh) | 2003-09-17 |
Family
ID=4596672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 00135353 Expired - Fee Related CN1121649C (zh) | 2000-12-15 | 2000-12-15 | 数据存取控制装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1121649C (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6957317B2 (en) * | 2002-10-10 | 2005-10-18 | Intel Corporation | Apparatus and method for facilitating memory data access with generic read/write patterns |
| US7143264B2 (en) * | 2002-10-10 | 2006-11-28 | Intel Corporation | Apparatus and method for performing data access in accordance with memory access patterns |
| CN100407690C (zh) * | 2004-01-09 | 2008-07-30 | 华为技术有限公司 | 一种cpu与协处理单元通信的方法及系统 |
| CN101634939B (zh) * | 2008-07-24 | 2012-07-04 | 中兴通讯股份有限公司 | 一种快速寻址装置和方法 |
| CN101777037B (zh) * | 2010-02-03 | 2013-05-08 | 中兴通讯股份有限公司 | 一种查找引擎实时系统内数据传输的方法和系统 |
-
2000
- 2000-12-15 CN CN 00135353 patent/CN1121649C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1357824A (zh) | 2002-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0803817B1 (en) | A computer system having cache prefetching capability based on CPU request types | |
| EP0374074A2 (en) | Computer system having efficient data transfer operations | |
| US7076629B2 (en) | Method for providing concurrent non-blocking heap memory management for fixed sized blocks | |
| EP0697651A2 (en) | Microprocessor having register file | |
| CN1105360C (zh) | 执行直接存储器访问(dma)字节交换的方法和装置 | |
| CN1121649C (zh) | 数据存取控制装置和方法 | |
| US20060149940A1 (en) | Implementation to save and restore processor registers on a context switch | |
| JP2001524713A (ja) | 埋め込みプロセッサ及びホストプロセッサ用の、その間における見かけ上のネットワークインターフェイス | |
| DE69630416T2 (de) | Mikroprozessor zur Ausführung von Befehlen mit variablen Längen | |
| KR19990036893A (ko) | 다중 어드레싱 모드를 실행하는 프로세서 구조 및 그 설계방법 | |
| EP0510635A2 (en) | Address generation in a data processing unit | |
| KR100314484B1 (ko) | 정보 처리기 | |
| KR19990037573A (ko) | 사용가능한 연산코드를 최대화하고 다양한 어드레싱 모드를 실행하는 프로세서 구조 및 명령 세트 | |
| CA1261480A (en) | System for controlling data transfer instruction with extension storage device | |
| JP3504355B2 (ja) | プロセッサ | |
| EP0687974A1 (en) | Data processor having shared terminal for monitoring internal and external memory events | |
| US20040148464A1 (en) | Cache memory device and method of controlling the cache memory device | |
| US5933856A (en) | System and method for processing of memory data and communication system comprising such system | |
| US6243798B1 (en) | Computer system for allowing a two word jump instruction to be executed in the same number of cycles as a single word jump instruction | |
| EP0557077A1 (en) | Method for switching between memory management modes | |
| US20020069344A1 (en) | Apparatus and method for data access control and instruction format therewith | |
| JP3199604B2 (ja) | プロセッサ | |
| JP2001273014A (ja) | プログラマブルコントローラ | |
| JP2001255902A (ja) | デュアルポートメモリ、そのデータ転送方法、及びデュアルポートメモリを用いる制御システム | |
| KR100337138B1 (ko) | 고속 화상 처리에 이용하는 캐시 메모리 장치 및 캐시메모리 장치를 탑재한 프로세서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20030917 Termination date: 20101215 |