CN112154594A - 包括用于优化高电平开关和低电平开关的切换操作之间的死区时间的两个系统的半桥电子装置 - Google Patents
包括用于优化高电平开关和低电平开关的切换操作之间的死区时间的两个系统的半桥电子装置 Download PDFInfo
- Publication number
- CN112154594A CN112154594A CN201980034059.3A CN201980034059A CN112154594A CN 112154594 A CN112154594 A CN 112154594A CN 201980034059 A CN201980034059 A CN 201980034059A CN 112154594 A CN112154594 A CN 112154594A
- Authority
- CN
- China
- Prior art keywords
- voltage
- aton
- side switch
- signal
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000000630 rising effect Effects 0.000 claims abstract description 16
- 238000001514 detection method Methods 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 19
- 230000004913 activation Effects 0.000 claims description 18
- 238000001994 activation Methods 0.000 claims description 18
- 230000001052 transient effect Effects 0.000 claims description 15
- 230000009849 deactivation Effects 0.000 claims description 14
- 230000008859 change Effects 0.000 claims description 13
- 238000005259 measurement Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000001360 synchronised effect Effects 0.000 description 8
- 230000002123 temporal effect Effects 0.000 description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- 238000005457 optimization Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/38—Means for preventing simultaneous conduction of switches
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
- H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dc-Dc Converters (AREA)
Abstract
本发明涉及一种半桥电子装置(100)，包括串联连接在中心点(3)并且分别由第一(SLS)和第二(SHS)启用/停用信号控制的低电平开关(1)和高电平开关(2)。该装置(100)包括：第一(10)和第二(20)同步系统，它们被配置成解释在中心点(3)处的电压(Vm)分别遵循下降沿和上升沿的变化，并且分别生成第一(ATON‑LS)同步信号和与第一同步信号分离的第二(ATON‑HS)同步信号；第一(18)和第二(28)与型逻辑门，分别将第一同步信号(ATON‑LS)与第一控制信号(PWM‑LS)组合，以及将第二同步信号(ATON‑HS)与第二控制信号(PWM‑HS)组合，以便分别形成第一(SLS)和第二(SHS)启用/停用信号。
Description
技术领域
本发明涉及电力电子领域。本发明尤其涉及一种电子半桥装置，其包括两个同步装置，使得能够安全地优化高侧开关和低侧开关的交替启用之间的死区时间，该装置尤其用于DC-DC转换器中。
背景技术
由高侧开关和低侧开关组成的半桥电子装置通常用在DC-DC转换器中以将一个DC电压转换为较低值的另一DC电压。
在这些半桥装置中，由晶体管形成的两个开关串联连接在负载所连接的中心点。如在DC-DC转换器领域中已知的，负载通过启用(接通)“高侧”开关而选择性地联接到DC电压源，或者通过启用“低侧”开关而选择性地接地。
由于在停用(关断)“高侧”开关与启用“低侧”开关之间以及在停用“低侧”开关与启用“高侧”开关之间的死区时间，DC-DC转换器可能遭受显著的电损耗。
为了最大化转换器的效率，因此希望最小化这些切换死区时间，同时避免“高侧”和“低侧”开关的同时导通，这将导致电压源和地之间的短路。
在现有技术中，存在实现在半桥电子装置中的控制系统，用以优化切换死区时间。尤其是，文献US 6396250和US 6861826是已知的，其提出了使用中心点处的电压测量来同步转换器中的“高侧”和“低侧”开关的启用和停用的控制系统。
随着在半桥电子装置中实现快速切换开关(尤其是，由GaN晶体管形成的开关)，出现了额外的限制：由于这些开关的典型切换时间从大约100纳秒减少到大约10纳秒，因此控制系统的测量、分析和响应时间必须具有相同的数量级，以便有效地优化开关的切换操作之间的死区时间。
本发明的目的
本发明的一个目的是提出一种现有技术解决方案的替代解决方案。尤其是，本发明的一个目的是提出一种包括两个同步系统的半桥电子装置，以有效且安全地最小化开关的连续切换操作之间的死区时间。
发明内容
本发明涉及一种半桥电子装置，其包括串联连接在中心点的高侧开关和低侧开关，低侧开关和高侧开关分别由第一和第二启用/停用信号控制。
该装置包括：
·第一同步系统，其被配置成解释中心点处电压沿下降沿的变化，并且生成第一同步信号；
·第二同步系统，其被配置成解释中心点处电压沿上升沿的变化，并且生成与所述第一同步信号分离的第二同步信号；
·第一与(AND)型逻辑门，其将第一同步信号与第一控制信号组合，以便在所述第一逻辑门的输出端形成第一启用/停用信号；
·第二与型逻辑门，其将第二同步信号与第二控制信号组合，以便在所述第二逻辑门的输出端形成第二启用/停用信号。
根据本发明的其他有利且非限制性特征，单独采用或以任何技术上可行的组合采用：
·各同步系统包括检测电路和处理电路；
·各检测电路包括电容元件，用于根据中心点处的电压变化产生瞬态电流；
·各检测电路包括与电容元件串联的二极管和用于测量与瞬态电流成比例的电压的分流电阻器；
·各处理电路被配置成根据检测电路的测量结果生成同步信号；
·各处理电路包括电压比较器和存储点；
·各处理电路包括或(OR)型逻辑门(在电压比较器与存储点之间)，用于组合比较器输出信号和延迟规定延迟的控制信号；
·所述第二检测电路被配置成解释由高侧开关的输入电压与中心点处的电压之间的差引起的电压沿下降沿的变化；
·第一同步系统和第二同步系统由相同的检测和处理电路组成；
·开关中的至少一个包括高压晶体管；
·所述高压晶体管基于GaN；
·这些开关中的至少一个包括与处于增强模式的低压晶体管串联的处于耗尽模式的高压晶体管。
本发明还涉及一种使半桥电子装置中的低侧开关和高侧开关的交替启用同步的方法。该方法包括以下步骤：
a)当第一控制信号进入状态0时，停用低侧开关；
b)解释中心点处电压沿上升沿的变化，以便生成第二同步信号，
c)通过由与型逻辑门中第二同步信号与第二控制信号的组合直接产生的第二启用/停用信号启用高侧开关，
d)当第二控制信号进入状态0时，停用高侧开关，
e)解释中心点处电压沿下降沿的变化，以生成与第二同步信号分离的第一同步信号，
f)通过由在与逻辑门中第一同步信号与第一控制信号的组合直接产生的第一启用/停用信号启用低侧开关。
根据本发明的其他有利且非限制性特征，单独采用或以任何技术上可行的组合采用：
·对于低侧开关和高侧开关的交替切换操作的每个新循环重复步骤a)至f)；
·步骤b)通过解释由高侧开关的输入电压与中心点处的电压之间的差引起的电压沿下降沿的变化来执行；
·该方法包括步骤b')，该步骤b')是在步骤b)中对中心点处电压沿上升沿的变化的解释失败的情况下执行的，从而使得有可能在规定的延迟之后生成第二同步信号；
·该方法包括步骤e')，该步骤e')是在步骤e)中对中心点处电压沿下降沿的变化的解释失败的情况下执行的，从而使得有可能在规定的延迟之后生成第一同步信号。
附图说明
本发明的其他特征和优点将从参照附图提供的以下详细描述中变得明显，其中：
-图1a和图1b分别示出了根据现有技术的半桥电子装置的示意图和计时图；
-图2a和图2b示出了根据本发明的第一和第二实施方式的半桥电子装置的示意图；
-图3示出了根据本发明的半桥电子装置的开关的控制信号、同步信号和启用/停用信号的计时图；
-图4a和图4b示出了本发明的第一实施方式中的半桥电子装置的同步系统；
-图5a和图5b示出了本发明的第二实施方式中的半桥电子装置的同步系统；
-图6示出了根据本发明的变型的半桥电子装置的同步系统。
具体实施方式
在描述部分中，附图中相同的附图标记可用于相同性质的元件。
本发明涉及一种半桥电子装置100，其包括串联的高侧开关2和低侧开关2。
通常，在这种装置中，两个开关1、2在中心点3处连接在一起(图1a)。高侧开关2还连接到电压源V，该电压源可以是高压源(从几十伏到几百伏)；低侧开关1还接地。如图1a所示，负载200要连接到中心点3。
在标准操作模式中，PWM(脉宽调制)输入信号分别经由第一控制电路19和第二控制电路29发送到低侧开关1和高侧开关2。PWM输入信号被转换成脉冲以启用和停用高侧开关2并且交替地停用和启用低侧开关1。
术语“启用”是指闭合开关以允许通过；“停用”是指断开开关使其阻止通过。
为了避免由于同时启用两个开关1、2而引起的任何短路，必须预测一个开关的停用与另一个开关的启用之间的死区时间TM(图1b)。
接收PWM输入信号的延迟产生装置40(图1a)通常产生与PWM输入信号具有相同极性的控制信号PWM-LS(称为第一控制信号)，并且其脉冲(启用状态1)相对于PWM输入信号移位一个时间TM。延迟产生装置40还产生控制信号PWM-HS(称为第二控制信号)，其具有与PWM输入信号相反的极性，并且其脉冲(启用状态1)也相对于PWM输入信号移位时间TM。
第一控制电路19接收第一控制信号PWM-LS作为输入，其将控制低侧开关1的启用/停用。第二控制电路29接收第二控制信号PWM-HS(相对于第一控制信号PWM-LS极性相反)作为输入，其将控制高侧开关2的启用/停用。
当然，如前所述，重要的是最小化感应死区时间TM(图1a)以避免包括该装置的转换器中的显著电损耗。
根据本发明的装置100包括第一同步系统10和第二同步系统20，其分别用于发送同步信号ATON-LS(“自动接通-低侧”)以使得能够实现低侧开关1的启用，以及同步信号ATON-HS(“自动接通-高侧”)以使得能够实现高侧开关2的启用(图2a、图2b)。
第一同步系统10被配置成解释中心点3处电压Vm沿下降沿的变化并且生成第一同步信号ATON-LS；第二同步系统20被配置成解释中心点3处电压Vm沿上升沿的变化，并且生成与第一同步信号ATON-LS分离的第二同步信号ATON-HS。
第一与型逻辑门18将第一同步信号ATON-LS与第一控制信号PWM-LS组合，以直接在所述第一逻辑门18的输出端形成第一启用/停用信号SLS，该信号被发送到第一控制电路19的输入端，将对低侧开关1的启用/停用进行控制。
第二与型逻辑门28将第二同步信号ATON-HS与第二控制信号PWM-HS组合，以直接在所述第二逻辑门28的输出端形成第二启用/停用信号SHS，该信号被发送到第二控制电路29的输入端，将对高侧开关2的启用/停用进行控制。
在第一控制信号PWM-LS和第二控制信号PWM-HS上实现的固定死区时间TM可以被最小化到最大值或甚至为零；实际上，通过观察中心点3处的电压变化，第一同步信号ATON-LS和第二同步信号ATON-HS使得有可能在分别停用高侧开关2和低侧开关1之后最早分别启用低侧开关1和高侧开关2。
与逻辑门18、28要求各开关1、2的同步信号ATON-LS、ATON-HS和控制信号PWM-LS、PWM-HS处于启用状态1，以便生成启用信号SLS、SHS，这避免了两个开关1、2同时导通。同步信号(ATON-LS或ATON-HS)和与型逻辑门(18或28)中的控制信号(PWM-LS或PWM-HS)的组合也使得能够确保任何无意的切换，这些无意的切换将与相关同步系统10、20的故障相联系。为了补偿第一和第二同步系统10、20的故障(不能分别产生第一同步信号ATON-LS和第二同步信号ATON-HS)，分别用于启用低侧开关1和高侧开关2的第一启用/停用信号SLS和第二启用/停用信号SHS在规定的延迟tTO之后形成。例如，tTO将被定义在20ns到50ns的范围内。
分别专用于低侧开关1和高侧开关2的两个同步系统10、20的存在(产生两个分离且独立的同步信号ATON-LS，ATON-HS)允许对每个开关进行优化并独立地控制，而不是对两个开关进行相同的死区时间预测或依赖于两个开关的死区时间预测。
两个同步系统10、20因此使得能够实现对高侧开关2和低侧开关1的交替启用之间的死区时间的安全且有效的优化。
各同步系统10、20包括检测电路11、21，用以解释中心点3处电压Vm的时间变化(dVm/dt)。如图3中的计时图所示，中心点3处的电压Vm将随时间变化，这取决于高侧开关2或低侧开关1分别被启用(闭合)还是停用(断开)。实际上，高侧开关2一断开(停用)，中心点3处的电压Vm就将降低；低侧开关1一断开(停用)它就增加。
第一检测电路11(包括在第一同步系统10中)被设计成检测中心点3处电压Vm的下降沿。第二检测电路21(包括在第二同步系统20中)被设计成检测中心点3处电压Vm的上升沿。
根据第一实施方式(图2a)，各检测电路11、21包括直接连接到中心点3的电容元件12、22(图4a、图4b)。该电容元件12、22将根据中心点3处电压Vm的时间变化而产生瞬态电流i。电容元件12、22必须与中心点3处的电压Vm所能达到的最大电平兼容，即至少与连接到高侧开关2的输入端的电压源的电压V兼容。电容元件12、22的使用使得能够在检测电路11、21中分配能够保持电压源的电压V的有源测量部件。例如，电容元件12、22可以由根据电压源的电压V(从几十伏特到几百伏特)确定尺寸的电容器组成。根据另一有利的示例，电容元件12、22可以由布置在结合装置100的印刷电路上的两个共面金属线组成，也根据电压源的电压V确定尺寸。
根据第一种方法(未示出)，瞬态电流i可以由与电容元件12、22串联连接的电流表直接测量。
根据第二种更有利的方法，各检测电路11、21包括与电容元件12、22串联的分流电阻器13、23(图4a、图4b)。它使得能够在其端子处测量与瞬态电流i成比例的电压U1、U2。各检测电路11、21因此可以产生电压U1、U2的测量值，其表示中心点3处的电压Vm的变化。
有利地，各检测电路11、21还包括二极管14、24，其与分流电阻器13、23串联，后者(分流电阻器13、23)接地或连接到参考电压Vref1、Vref2。
二极管14、24仅在规定的极性下允许瞬态电流i流过分流电阻器13、23。取决于中心点3处的电压Vm是根据下降沿还是上升沿而变化，在电容元件12、22的输出端处产生的瞬态电流i将为正或负。因此，二极管14被配置成仅允许与中心点3处的电压Vm的下降沿相关的瞬态电流i1通过，而二极管24被配置成仅允许与中心点3处的电压Vm的上升沿相关的瞬态电流i2(符号与i1相反)通过。
根据第二实施方式(图2b)，第一同步系统10和第二同步系统20都由相同的检测电路11、21形成。
为此目的：
·第一检测电路11被配置成检测中心点3处电压Vm的下降沿，如在第一实现模式中那样；
·并且第二检测电路21被配置成解释由高侧开关2的输入电压V和中心点3处的电压Vm之间的差产生的电压(V-Vm)沿下降沿的变化。
第一检测电路11包括连接到中心点3的电容元件12、22，并且参考电压Vref1接地，如图5a所示。第二检测电路21包括连接到输入电压V的电容元件，并且参考电压Vref2是中心点3处的电压Vm，如图5b所示。
然后，第一检测电路11和第二检测电路21都旨在分别解释中心点3处电压Vm和上述电压(V-Vm)沿下降沿的变化。先前在第一实施方式中描述的部件(二极管14、24和分流电阻器13、23)形成第一检测电路11和第二检测电路21，因此对于两个同步系统10、20可以是相同的，这简化了本发明的工业实施。
在下面的描述中，为了简化起见，我们将自己置于检测电路11、21的第一实施方式中；当然，上述第二实施方式也是适用的。
第一检测电路11因此被配置成解释中心点3处电压Vm的下降沿：由于在中心点3处电压Vm的减小的时间变化(下降沿)，它允许直接或间接测量瞬态电流i1。
根据该测量，第一同步系统10必须生成第一同步信号ATON-LS，以使得能够启动低侧开关1。
为此，第一同步系统10有利地包括第一处理电路15(图2a、图2b)。该处理电路15包括电压比较器16，其将测量电压U1的值(与瞬态电流i1成比例)与设定点电压Vc1进行比较(图4a、图5a)。一旦测得的电压U1高于设定点电压Vc1，比较器16就向存储单元17发送脉冲。所述脉冲将使在存储点17的输出端的第一同步信号ATON-LS进入启用状态1(图3)。例如，存储点17可以由异步锁存器实现。一旦控制信号PWM-LS改变到状态0，就复位存储点17(ATON-LS)(图3)。
由第一同步系统10生成的第一同步信号ATON-LS和第一控制信号PWM-LS然后在与型逻辑门18中组合，以便直接在所述逻辑门18的输出端处形成第一启用/停用信号SLS(图3)。第一启用/停用信号SLS被发送到第一控制电路19并且将启用/停用低侧开关1。
在第一同步系统10中，设定点电压与参考电压之间的差(Vc1-Vref1)用于调节电压比较器16的切换电平(U1>Vc1)，以产生信号ATON-LS。调节该电平补偿了系统的传播时间：例如，可以规定该电压差，使得大约在Vm达到其最小值之前在状态1中启用信号ATON-LS。
第二检测电路21被配置成解释中心点3处的电压Vm的上升沿。由于在中心点3处的电压Vm的增加的时间变化，使得能够对瞬态电流i2进行直接或间接测量。
根据该测量，第二同步系统20必须生成同步信号ATON-HS以使得能够实现高侧开关2的启用。
为此，第二同步系统20有利地包括第二处理电路25(图2a、图2b)。该处理电路25包括电压比较器26，其将测量电压U2的值(与瞬态电流i2成比例)与设定点电压Vc2进行比较(图4b、图5b)。一旦测得的电压U2高于设定点电压Vc2，比较器26就将脉冲发送到存储点27。该脉冲使存储单元27输出端处的第二同步信号ATON-HS切换到启用状态1。例如，存储点27可由异步锁存器实现。一旦控制信号PWM-HS改变到状态0，存储点27(ATON-HS)就复位到零(图3)。
由第二同步系统20生成的第二同步信号ATON-HS和第二控制信号PWM-HS然后在与型逻辑门28中组合，以便直接在所述逻辑门28的输出端处形成第二启用/停用信号SHS(图3)。第二启用/停用信号SHS被发送到第二控制电路29，并且将启用/停用高侧开关2。
在第二同步系统20中，设定点电压与参考电压之间的差(Vc2-Vref2)用于调节电压比较器26的切换电平(U2>Vc2)，以产生信号ATON-HS。调节该电平使得能够补偿系统的传播时间：例如，可以规定这个电压差，使得信号ATON-HS基本上在Vm达到其最大值之前在状态1中被启用。
如图3中的计时图所示，第一启用/停用信号SLS和第二启用/停用信号SHS使得能够在另一个开关被停用之后最早通过分别启用低侧开关1和高侧开关2来优化死区时间tm。实际上，从控制信号PWM-LS和PWM-HS之间的固定最小延迟TM(例如0到20ns)开始，在与型逻辑门18、28中与所述控制信号PWM-LS，PWM-HS组合的同步信号ATON-LS和ATON-HS能够分别切换到状态1，第一启用/停用信号SLS和第二启用/停用信号SHS控制低侧开关1和高端开关2：这使得能够确保开关1、2的交替切换，具有优化的有效死区时间tm(例如在4ns到30ns之间)。
死区时间tm的优化使得能够最小化损耗，从而最大化装备有装置100的转换器的输出(或能量效率)。
针对低侧开关1和高侧开关2的每次切换操作生成同步信号ATON-LS和ATON-HS；因此，根据本发明的装置100通过解释中心点3处电压Vm的变化，使得能够每个开关周期自动启用(设置到状态1)一个开关1、2，并且在停用另一个开关2、1之后最早进行。
每个同步系统10、20专用于开关1、2的启用的事实也允许电压变化Vm的有效解释和指令到相关开关的直接和快速传输。
具有快速开关1、2的DC-DC转换器允许信号Vm的5ns到20ns的切换时间：在这种情况下，同步系统10、20必须具有低于这些值的响应时间以最小化死区时间。
为了补偿检测电路11、21或处理电路15、25中的比较器16、26的故障(该故障将分别导致不生成第一同步信号ATON-LS和第二同步信号ATON-HS)，各处理电路15、25可以包括或型逻辑门30，其将比较器16、26的输出信号和被延迟规定的延迟tTO的控制信号PWM-LS(tTO)或PWM-HS(tTO)(分别用于低侧开关1和高侧开关2)组合(图6)。换句话说，与控制信号PWM-LS或PWM-HS相比，延迟的控制信号PWM-LS(tTO)或PWM-HS(tTO)以tTO的延迟改变到状态1。
因此，第一同步信号ATON-LS和第二同步信号ATON-HS总是在处理电路15、25的输出端处生成，以分别形成用于启用低侧开关1和高侧开关2的第一启用/停用信号SLS和第二启用/停用信号SHS。检测电路11、21或比较器16、26或处理电路15、25的故障不能中断半桥电子装置100的操作。
最后，出于灵活性的原因，半桥电子装置100可以包括用于使同步系统10、20的中心点3处的电压Vm的上升沿和/或下降沿的自动检测功能失效(neutralizing)的系统。例如，图6中所示的或型逻辑门30可以具有第三输入端(未示出)，该第三输入端被提供设置为状态1的数字信号用于失效：与型逻辑门(28、29)的输出端处的启用/停用信号SHS、SLS于是仅取决于PWM-HS、PWM-LS控制信号。
现在将参照图3中的计时图描述根据本发明的半桥电子装置100的操作。
现在将考虑对应于状态1和0的交替的时隙中的数字PWM输入信号的示例。通过延迟产生装置40产生第一控制信号PWM-LS和第二控制信号PWM-HS，第一控制信号PWM-LS的脉冲移位固定时间TM，第二控制信号PWM-HS的脉冲相对于PWM输入信号反转并移位时间TM。死区时间TM根据本发明被设置为最小值或甚至为零值。
如图3所示，计时图的起始点对应于PWM输入信号的状态1，其在控制低侧开关1的闭合(启用)的状态1中生成第一控制信号PWM-LS。在中心点3处的电压Vm具有最小值，通常为0。
当PWM输入信号进入状态0时，控制信号PWM-LS也进入状态0，并且第一控制电路19控制低侧开关1的停用(断开)。中心点3处的电压Vm增加到最大值，通常是电压V。
第二同步系统20通过其检测电路21解释中心点3处的电压Vm的上升沿。在电压Vm达到其最大值的时刻(或者基本上更早，取决于电压差的设定值(Vc2-Vref2))，第二同步系统20经由其处理电路25生成第二同步信号ATON-HS，该第二同步信号ATON-HS在与型逻辑门28中与控制信号PWM-HS组合，以在该逻辑门28的输出端处形成第二启用/停用信号SHS：第二同步信号ATON-HS允许信号SHS在最佳时间tm内切换到启用模式(状态1)以命令高侧开关2的闭合(启用)。
输入信号一改变到状态1，控制信号PWM-HS就改变到状态0，并且第二控制电路29控制高侧开关2的停用(断开)。当控制信号PWM-HS改变到状态0时，第二同步系统20的处理电路25的存储点27被重置为零。中心点3处的电压Vm降低到最小值，通常为0。
第一同步系统10通过其检测电路11解释中心点3处的电压Vm的下降沿。在电压Vm达到其最小值的时刻(或者基本上更早，取决于电压差的设定值(Vc1-Vref1))，第一同步系统10通过其处理电路15生成第一同步信号ATON-LS，该第一同步信号ATON-LS在与型逻辑门18中与控制信号PWM-LS组合，以便在所述逻辑门18的输出端处形成启用/停用信号SLS：第一同步信号ATON-LS将把信号SLS切换到启用模式(状态1)，以命令在优化时间tm内闭合(启用)低侧开关1。
注意，尽管低侧开关1和高侧开关2的优化启用延迟都被命名为tm，但是它们的值在切换周期期间可以不同。
当PWM输入信号返回到状态0时，控制信号PWM-LS也返回到状态0，第一同步系统的处理电路15的存储点17被重置为0，并且第一控制电路19控制低侧开关1的停用(断开)，等等。对于开关1、2的切换操作的每个新的交替循环，同步系统10、20将交替地生成同步信号ATON-LS和ATON-HS，以在另一个开关2、1被停用之后最早安全地启用另一个开关1、2。
根据特定实施方式，半桥电子装置100的开关1、2中的至少一个包括高压晶体管，使得能够将电压从几十伏特切换到几百伏特(例如400V)。
高压晶体管例如可以由诸如氮化镓(GaN)的III-N材料形成。晶体管可以是HEMT(“高电子迁移率晶体管”)。另选地，可以基于硅形成高压晶体管。
在另一特定实施方式中，半桥装置100的开关1、2中的至少一个包括与处于增强模式的低压晶体管串联的处于耗尽模式的高压晶体管。高压晶体管和低压晶体管可以形成级联电路，在这种情况下，高压晶体管的栅极连接到低压晶体管的源极。另选地，它们可以形成级联电路，在这种情况下，高压晶体管的栅极由控制电路19、29控制。
本发明还涉及一种使半桥电子装置100中的低侧开关1和高侧开关2的交替启用同步的方法。低侧开关1和高侧开关2分别由第一启用/停用信号SLS和第二启用/停用信号SHS控制。该过程包括以下步骤：
a)当第一控制信号PWM-LS改变到状态0时，停用低侧开关1；PWM输入信号一进入状态0，所述第一控制信号PWM-LS也进入状态0；
b)解释中心点3处电压Vm沿上升沿的变化，以生成第二同步信号ATON-HS l；
c)通过由在与型逻辑门28中第二同步信号ATON-HS和第二控制信号PWM-HS的组合直接生成的第二启用/停用信号SHS启用(允许通过的模式)高侧开关2；
d)当第二控制信号PWM-HS改变到状态0时，停用高侧开关2；PWM输入信号一旦变为状态1，所述第二控制信号PWM-HS就变为状态0；
e)解释中心点3处电压Vm沿下降沿的变化，以生成与第二同步信号ATON-HS分离的第一同步信号ATON-LS；
f)通过由在与型逻辑门18中第一同步信号ATON-LS和第一控制信号PWM-LS的组合直接生成的第一启用/停用信号SLS启用低侧开关1。
针对低侧开关1和高侧开关2的交替切换操作的每个新周期重复步骤a)至f)。
有利地，在步骤d)中，该方法包括复位第二同步信号ATON-HS；当第二控制信号PWM-HS变为状态0时，发生复位。
有利地，在步骤a)中，该方法还包括复位第一同步信号ATON-LS；当第一控制信号PWM-LS进入到状态0时发生复位。
根据中心点3处电压Vm的上升沿的变化的解释(步骤b))包括检测所述电压Vm的确定的高电平。该确定的电平可以是电压Vm的最大值或者另选地明显低于最大值的值。对所确定的高电平的选择使得能够在低侧开关1停用之后不久生成第二同步信号ATON-HS以启用高侧开关2。
根据中心点3处电压Vm的下降沿的变化的解释(步骤e))包括检测所述电压Vm的确定的低电平。该确定的低电平可以是电压Vm的最小值或者另选地明显高于最小值的值。对所确定的低电平的选择使得能够在高侧开关2的停用之后不久生成第一同步信号ATON-LS以启用低侧开关1。
优选地，通过解释由高侧开关2的输入电压V与中心点3处的电压Vm之间的差产生的电压(V-Vm)沿下降沿的变化来执行步骤b)。因此，第一和第二同步系统10、20可以由相同的检测电路11、21和处理电路15、25形成。
为了补偿检测电路11、21或同步系统10、20中的比较器16、26的故障，可以在规定的延迟tTO(“暂停”)执行分别启用高侧开关2和低侧开关1的步骤c)和f)。
为此目的，该方法包括步骤b')，其在步骤b)失败的情况下执行，使得能够在规定的延迟tTO之后生成第二同步信号ATON-HS；该方法还包括步骤e')，在步骤e)失败的情况下执行，使得能够在规定的延迟tTO之后生成第一同步信号ATON-LS。
根据本发明的半桥电子装置100和方法可以应用于DC-DC功率变换器、AC-DC功率变换器等领域。
当然，本发明不限于所描述的实施方式，并且在不脱离由权利要求限定的本发明的范围的情况下，可以添加实施方式变化。
Claims (17)
1.一种半桥电子装置(100)，所述半桥电子装置(100)包括串联连接在中心点(3)的高侧开关(2)和低侧开关(1)，所述低侧开关(1)和所述高侧开关(2)分别由第一启用/停用信号(SLS)和第二启用/停用信号(SHS)控制，所述装置(100)的特征在于包括：
·第一同步系统(10)，所述第一同步系统(10)被配置成解释所述中心点(3)处的电压(Vm)沿下降沿的变化，并且生成第一同步信号(ATON-LS)；
·第二同步系统(20)，所述第二同步系统(20)被配置成解释所述中心点(3)处的所述电压(Vm)沿上升沿的变化，并且生成与所述第一同步信号(ATON-LS)分离的第二同步信号(ATON-HS)；
·第一与型逻辑门(18)，所述第一与型逻辑门(18)将所述第一同步信号(ATON-LS)与第一控制信号(PWM-LS)组合以在所述第一逻辑门(18)的输出端处形成所述第一启用/停用信号(SLS)；
·第二与型逻辑门(28)，所述第二与型逻辑门(28)将所述第二同步信号(ATON-HS)与第二控制信号(PWM-HS)组合以在所述第二逻辑门(28)的输出端处形成所述第二启用/停用信号(SHS)。
2.根据前一权利要求所述的半桥电子装置(100)，其中，各同步系统(10、20)包括检测电路(11、21)和处理电路(15、25)。
3.根据前一权利要求所述的半桥电子装置(100)，其中，各检测电路包括电容元件(12、22)，用于根据在所述中心点(3)处的所述电压(Vm)的变化生成瞬态电流(i、i1、i2)。
4.根据前一权利要求所述的半桥电子装置(100)，其中，各检测电路(11、21)包括与所述电容元件(12、22)串联的二极管(14、24)和分流电阻器(13、23)，用于测量与所述瞬态电流(i、i1、i2)成比例的电压(U、U1、U2)。
5.根据权利要求2至4中的一项所述的半桥电子装置(100)，其中，各处理电路(15、25)被配置成根据所述检测电路(11、21)的测量生成所述同步信号(ATON-LS、ATON-HS)。
6.根据前一权利要求所述的半桥电子装置(100)，其中，各处理电路(15、25)包括电压比较器(16、26)和存储点(17、27)。
7.根据前一权利要求所述的半桥电子装置(100)，其中，各处理电路(15、25)包括位于所述电压比较器(16、26)和所述存储点(17、27)之间的或型逻辑门(30)，所述或型逻辑门(30)将所述比较器(16、26)的输出信号与延迟了规定的延迟(tTO)的延迟控制信号(PWM-HS(tTO))组合。
8.根据权利要求2至7中的一项所述的半桥电子装置(100)，其中，所述第二检测电路(21)被配置成解释由所述高侧开关(2)的输入电压(V)与所述中心点(3)处的电压(Vm)之间的差产生的电压(V-Vm)沿下降沿的变化。
9.根据前一权利要求所述的半桥电子装置(100)，其中，所述第一同步系统(10)和所述第二同步系统(20)由相同的检测电路和处理电路形成。
10.根据前述权利要求中的一项所述的半桥电子装置(100)，其中，所述开关(1、2)中的至少一个包括高压晶体管。
11.根据前一权利要求所述的半桥电子装置(100)，其中，所述高压晶体管是基于GaN的。
12.根据前述两项权利要求中的一项所述的半桥电子装置(100)，其中，所述开关(1、2)中的至少一个包括与处于增强模式的低压晶体管串联的处于耗尽模式的高压晶体管。
13.一种使半桥电子装置(100)中的低侧开关(1)和高侧开关(2)的交替启用同步的方法，其特征在于，所述方法包括以下步骤：
a)当第一控制信号(PWM-LS)进入状态0时停用所述低侧开关(1)，
b)解释中心点(3)处的电压(Vm)沿上升沿的变化，以便生成第二同步信号(ATON-HS)，
c)通过第二启用/停用信号(SHS)启用所述高侧开关(2)，所述第二启用/停用信号由在与型逻辑门(28)中所述第二同步信号(ATON-HS)与第二控制信号(PWM-HS)的组合直接产生，
d)当所述第二控制信号(PWM-HS)进入状态0时，停用所述高侧开关(2)，
e)解释所述中心点(3)处的所述电压(Vm)沿下降沿的变化，以便生成与所述第二同步信号(ATON-HS)分离的第一同步信号(ATON-LS)，
f)通过第一启用/停用信号(SLS)启用所述低侧开关(1)，所述第一启用/停用信号由在与型逻辑门(18)中所述第一同步信号(ATON-LS)与第一控制信号(PWM-LS)的组合直接产生。
14.根据前一权利要求所述的同步方法，其中，针对所述低侧开关(1)和所述高侧开关(2)的交替切换操作的每个新循环重复步骤a)至步骤f)。
15.根据前述两项权利要求中的一项所述的同步方法，其中，步骤b)是通过解释由所述高侧开关(2)的输入电压(V)与所述中心点(3)处的电压(Vm)之间的差产生的电压(V-Vm)沿下降沿的变化来执行的。
16.根据前述三项权利要求中的一项所述的同步方法，该同步方法包括步骤b')，该步骤在步骤b)对所述中心点(3)处的所述电压(Vm)沿上升沿的变化的解释失败的情况下执行，使得能够在规定的延迟(tTO)之后生成所述第二同步信号(ATON-HS)。
17.根据前述四项权利要求中的一项所述的同步方法，该同步方法包括步骤e')，该步骤在步骤e)对所述中心点(3)处的所述电压(Vm)沿下降沿的变化的解释失败的情况下执行，使得能够在规定的延迟(tTO)之后生成所述第一同步信号(ATON-LS)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR1854247A FR3081633B1 (fr) | 2018-05-22 | 2018-05-22 | Dispositif electronique en demi-pont comprenant deux systemes pour l'optimisation des temps morts entre les commutations d'un interrupteur niveau haut et d'un interrupteur niveau bas |
| FR1854247 | 2018-05-22 | ||
| PCT/FR2019/051091 WO2019224451A1 (fr) | 2018-05-22 | 2019-05-14 | Dispositif electronique en demi-pont comprenant deux systemes pour l'optimisation des temps morts entre les commutations d'un interrupteur niveau haut et d'un interrupteur niveau bas |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112154594A true CN112154594A (zh) | 2020-12-29 |
| CN112154594B CN112154594B (zh) | 2024-08-09 |
Family
ID=63036132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201980034059.3A Active CN112154594B (zh) | 2018-05-22 | 2019-05-14 | 包括用于优化高电平开关和低电平开关的切换操作之间的死区时间的两个系统的半桥电子装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US11695326B2 (zh) |
| EP (1) | EP3797471A1 (zh) |
| CN (1) | CN112154594B (zh) |
| FR (1) | FR3081633B1 (zh) |
| WO (1) | WO2019224451A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11552633B1 (en) * | 2021-10-15 | 2023-01-10 | Stmicroelectronics S.R.L. | Driver circuit with enhanced control for current and voltage slew rates |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010036085A1 (en) * | 2000-03-15 | 2001-11-01 | Kawasaki Steel Corporation | Soft switching DC-to-DC converter and controlling method thereof |
| US20060164867A1 (en) * | 2003-06-21 | 2006-07-27 | Koninklijke Philips Electronics N.V. | Dead time control in a switching circuit |
| US20090273957A1 (en) * | 2008-05-05 | 2009-11-05 | Martin Feldtkeller | System and Method for Providing Adaptive Dead Times |
| CN102077449A (zh) * | 2008-06-30 | 2011-05-25 | 美国芯源系统股份有限公司 | 电压转换器 |
| CN102437772A (zh) * | 2012-01-06 | 2012-05-02 | 盐城工学院 | 高频脉冲交流环节逆变器的双极性调制控制装置 |
| CN102651622A (zh) * | 2012-05-09 | 2012-08-29 | 浙江大学 | 全桥无死区spwm控制方法 |
| US20160087543A1 (en) * | 2014-09-19 | 2016-03-24 | Chengdu Monolithic Power Systems Co., Ltd. | Resonant converter, control circuit and associated control method with adaptive dead-time adjustment |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6396250B1 (en) | 2000-08-31 | 2002-05-28 | Texas Instruments Incorporated | Control method to reduce body diode conduction and reverse recovery losses |
| US6861826B2 (en) | 2003-03-31 | 2005-03-01 | Texas Instruments Incorporated | Timing circuit for synchronous DC/DC control to reduce synchronous rectifier body diode conduction |
| US9712046B2 (en) * | 2011-09-12 | 2017-07-18 | Infineon Technologies Ag | Dead-time optimization of DC-DC converters |
| US9443787B2 (en) * | 2013-08-09 | 2016-09-13 | Infineon Technologies Austria Ag | Electronic component and method |
| US9577525B2 (en) * | 2014-03-04 | 2017-02-21 | Maxim Integrated Products, Inc. | Adaptive dead time control |
| US9759750B2 (en) * | 2015-08-03 | 2017-09-12 | Alex C. H. MeVay | Low loss current sensor and power converter using the same |
| FR3053833B1 (fr) * | 2016-07-08 | 2018-11-16 | Exagan | Circuit integre comprenant une puce formee d'un transistor a haute tension et comprenant une puce formee d'un transistor a basse tension |
| US10348293B2 (en) * | 2017-06-19 | 2019-07-09 | Psemi Corporation | Timing controller for dead-time control |
| FR3068844B1 (fr) * | 2017-07-10 | 2022-05-13 | Exagan | Dispositif electronique en demi-pont comprenant deux systemes pour la minimisation des temps morts entre les commutations d'un interrupteur niveau haut et d'un interrupteur niveau bas. |
| FR3103580B1 (fr) * | 2019-11-25 | 2022-01-07 | Commissariat Energie Atomique | Commande d'interrupteurs |
-
2018
- 2018-05-22 FR FR1854247A patent/FR3081633B1/fr active Active
-
2019
- 2019-05-14 CN CN201980034059.3A patent/CN112154594B/zh active Active
- 2019-05-14 EP EP19732078.1A patent/EP3797471A1/fr active Pending
- 2019-05-14 WO PCT/FR2019/051091 patent/WO2019224451A1/fr unknown
- 2019-05-14 US US17/058,101 patent/US11695326B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010036085A1 (en) * | 2000-03-15 | 2001-11-01 | Kawasaki Steel Corporation | Soft switching DC-to-DC converter and controlling method thereof |
| US20060164867A1 (en) * | 2003-06-21 | 2006-07-27 | Koninklijke Philips Electronics N.V. | Dead time control in a switching circuit |
| US20090273957A1 (en) * | 2008-05-05 | 2009-11-05 | Martin Feldtkeller | System and Method for Providing Adaptive Dead Times |
| CN102077449A (zh) * | 2008-06-30 | 2011-05-25 | 美国芯源系统股份有限公司 | 电压转换器 |
| CN102437772A (zh) * | 2012-01-06 | 2012-05-02 | 盐城工学院 | 高频脉冲交流环节逆变器的双极性调制控制装置 |
| CN102651622A (zh) * | 2012-05-09 | 2012-08-29 | 浙江大学 | 全桥无死区spwm控制方法 |
| US20160087543A1 (en) * | 2014-09-19 | 2016-03-24 | Chengdu Monolithic Power Systems Co., Ltd. | Resonant converter, control circuit and associated control method with adaptive dead-time adjustment |
Also Published As
| Publication number | Publication date |
|---|---|
| FR3081633B1 (fr) | 2021-06-18 |
| US20210159774A1 (en) | 2021-05-27 |
| CN112154594B (zh) | 2024-08-09 |
| FR3081633A1 (fr) | 2019-11-29 |
| US11695326B2 (en) | 2023-07-04 |
| WO2019224451A1 (fr) | 2019-11-28 |
| EP3797471A1 (fr) | 2021-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI599160B (zh) | 返馳式電源供應器及其控制器與驅動器 | |
| US6535400B2 (en) | Control circuit for synchronous rectifiers in DC/DC converters to reduce body diode conduction losses | |
| US9490716B2 (en) | Isolated converter with initial rising edge PWM delay | |
| US9042121B2 (en) | Power converter with preemptive protection | |
| EP3447918B1 (en) | Multi-stage gate turn-off with dynamic timing | |
| US7345896B2 (en) | Secondary side power supply controller and method therefor | |
| US7791912B2 (en) | Protection method, system and apparatus for a power converter | |
| US8218340B2 (en) | Switching power supply apparatus and primary side control circuit | |
| US20040041619A1 (en) | Mosgate driver integrated circuit with adaptive dead time | |
| KR20200145797A (ko) | 최소 전력 손실의 바디 다이오드를 가지는 스위칭 컨버터를 위한 게이트 드라이버 | |
| TW202424680A (zh) | 電子電路及操作一電子電路之方法 | |
| US20040130307A1 (en) | PWM-based DC-DC converter with assured dead time control exhibiting no shoot-through current and independent of type of fet used | |
| US7952898B2 (en) | Forward converter transformer saturation prevention | |
| US9960679B2 (en) | Controlling a pair of switches | |
| CZ341498A3 (cs) | Zařízení pro ovládání indukční zátěže | |
| US20150365083A1 (en) | Circuit and method for driving a power semiconductor switch | |
| KR20120090329A (ko) | 스위치 제어 장치 및 이를 포함하는 컨버터 | |
| TW201902123A (zh) | 脈衝驅動之功率場效電晶體 | |
| CN112154594B (zh) | 包括用于优化高电平开关和低电平开关的切换操作之间的死区时间的两个系统的半桥电子装置 | |
| JP5353406B2 (ja) | スイッチング電源装置 | |
| CN110945769B (zh) | 半桥电子器件以及使其高低电平开关交替启用的同步方法 | |
| US10998817B2 (en) | Auto calibration dead-time control circuit | |
| US10298221B2 (en) | Adaptive leading-edge blanking | |
| KR20210070591A (ko) | 전력 스위치용 단락보호회로 | |
| Fuhrmann et al. | Enhancing short-circuit capability of high-performance IGBTs by gate-drive unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Country or region after: France Address after: Montrouge, France Applicant after: STMicroelectronics France Address before: Montrouge, France Applicant before: STMicroelectronics S.A. Country or region before: France |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20240228 Address after: Montrouge, France Applicant after: STMicroelectronics S.A. Country or region after: France Address before: Grenoble Applicant before: Exagan Country or region before: France |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |