CN112151493A - 一种半导体器件、电器件以及制作方法 - Google Patents
一种半导体器件、电器件以及制作方法 Download PDFInfo
- Publication number
- CN112151493A CN112151493A CN202011024828.2A CN202011024828A CN112151493A CN 112151493 A CN112151493 A CN 112151493A CN 202011024828 A CN202011024828 A CN 202011024828A CN 112151493 A CN112151493 A CN 112151493A
- Authority
- CN
- China
- Prior art keywords
- semiconductor device
- substrate
- lead
- mounting frame
- circuit substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/808—Bonding techniques
- H01L2224/80801—Soldering or alloying
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
本发明还提供了一种半导体器件、电器件以及制作方法,电器件包括电路基板、设于所述电路基板上的射频开关器、射频放大器、导线以及衬底、嵌于所述衬底下端面上的安装框,所述安装框与所述衬底之间形成安装空间,所述半导体器件还包括设于所述安装空间内的电路器件、嵌设于所述衬底上的导电的连接件以及埋入引线,所述导线与所述连接件相电连接。通过本方法制作的电器件能极好的控制电路器件和电路基板的间距,进而精确控制电路器件与其他器件之间产生的干涉等问题。
Description
技术领域
本发明涉及一种半导体器件、电器件以及制作方法。
背景技术
随着无线移动通信系统所支持的模式及频段的不断增加,当前无线通信移动终端的射频前端架构也变得越来越复杂。双工器将成为主要的器件。双工器主要采用声表面波器件、体声波器件、薄膜体声波器件等声波器件实现。可以采用金属封装、塑料封装或表贴封装等封装方式对声波器件封装。
现有的封装方法会导致器件的体积太大,不容易与射频前端模块的功能器件集成在一起。而且封装精度会因焊接程度不同导致电路器件与电路基板的间距存在较大误差。
发明内容
本发明的目的是提供一种便于组装的半导体器件。
为解决上述技术问题,本发明采用如下技术方案:一种半导体器件,其包括衬底、嵌于所述衬底下端面上的安装框,所述安装框与所述衬底之间形成安装空间,所述半导体器件还包括设于所述安装空间内的电路器件、嵌设于所述衬底上的导电的连接件以及埋入引线,埋入引线埋设于所述衬底内用于使连接件与安装框内的电路器件的电连接,所述连接件包括导电的第一柱体和穿设于所述第一柱体的第二柱体,所述第一柱体开设有上大下小的贯通孔,所述第二柱体具有上段和较所述上段细的下段,所述上段卡设于所述贯通孔内,所述下段穿过所述贯通孔,所述第二柱体在所述第一柱体内自由下垂后其下端面低于安装框的下端面。
另一种优化方案,所述安装框由绝缘材料制成。
另一种优化方案,所述安装框采用塑胶或陶瓷制成。
另一种优化方案,所述连接件由金属材料制成。
另一种优化方案,所述连接件采用金、银、铜、铝中的任意一种、或其中任意两种或两种以上的上述金属的合金制成。
另一种优化方案,若干个所述连接件位于所述安装框的周围。
本发明还提供了一种电器件,其包括电路基板、设于所述电路基板上的射频开关器、射频放大器、半导体器件以及导线,所述半导体器件在所述电路基板上的投影为其水平安装位置,所述半导体器件为上述半导体器件,所述导线与所述连接件相电连接。
本发明还提供了一种上述电器件的制作方法,其包括以下步骤:
a.将导线印制于所述电路基板上;
b.所述射频开关器、所述射频放大器焊接于所述电路基板上;
c.将所述半导体器件悬于所述电路基板上且位于所述水平安装位置上方;
d.下移所述半导体器件直至所述第二柱体与所述导线接触,同时控制安装框与衬底相离;
e.对所述第二柱体和导线进行焊接,通过热传导使得第一柱体、第二柱体以及导线熔融连接为一体。
另一种优化方案,步骤c中,所述半导体器件在所述电路基板上方的垂直高度通过位于所述电路基板两侧的光幕控制。
本发明的有益效果在于:通过本方法制作的电器件能极好的控制电路器件和电路基板的间距,进而精确控制电路器件与其他器件之间产生的干涉等问题。
附图说明
附图1为本发明的结构示意图;
附图2为本公开实施例的电器件的制造方法的流程图。
具体实施方式
为使本申请的上述目的、特征和优点能够更加明显易懂,下面结合附图对本申请的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本申请。但是本申请能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本申请内涵的情况下做类似改进,因此本申请不受下面公开的具体实施例的限制。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
在本申请中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件,它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的,并不表示是唯一的实施方式。
如图1所示,电器件,其包括电路基板1、设于所述电路基板1上的射频开关器2、射频放大器3、半导体器件4以及导线5,半导体器件4在电路基板1上的投影为其水平安装位置。
半导体器件4,其包括衬底41、嵌于所述衬底41下端面上的安装框42,所述安装框42与所述衬底41之间形成安装空间44,还包括设于所述安装空间内44的电路器件43,该安装框42的材料可以包括聚合物材料等绝缘材料,具体的可以是塑胶或陶瓷材料制成。需要说明的是,该安装框42的形状包括但不限于圆环状、多边形环状(例如正方形环状、长方形环状、五边形环状等) 或者不规则图形环状。可以根据实际需要将安装框设计成任意形状的结构。
半导体器件4还包括嵌设于所述衬底41上的导电的一个或多个连接件45以及埋入引线46,该连接件45分别与埋入引线46相电连接,图1中示出了2个连接件45,连接件45采用金、银、铜、铝中的任意一种、或其中任意两种或两种以上的上述金属的合金制成;且连接件45位于所述安装框的周围;需要说明的是,该连接件的数量可以根据实际需要来确定,并不仅限于这里所公开的数量。埋入引线46采用金、银、铜、铝中的任意一种、或其中任意两种或两种以上的上述金属的合金制成;埋入引线46的数量也可以根据实际需要来确定,并不仅限于这里所公开的数量。
在本实施例中,所述导线5与所述连接件45相电连接,埋入引线46埋设于所述衬底41内用于使连接件45与安装框42内的电路器件43的电连接。所述连接件45包括导电的第一柱体451和穿设于所述第一柱体451的第二柱体452,所述第一柱体开设有上大下小的贯通孔453,所述第二柱体452具有上段454和较所述上段细的下段455,所述上段454卡设于所述贯通孔453内,所述下段455穿过所述贯通孔453,所述第二柱体452在所述第一柱体451内自由下垂后其下端面低于安装框42的下端面。
图2是根据本公开一些实施例的电器件的制造方法的流程图。如图2所示,电器件的制作方法,其包括以下步骤:
a.将导线印制于所述电路基板上;
b.所述射频开关器、所述射频放大器焊接于所述电路基板上;
c.将所述半导体器件悬于所述电路基板上且位于所述水平安装位置上方,所述半导体器件在所述电路基板上方的垂直高度通过位于所述电路基板两侧的光幕控制;
d.下移所述半导体器件直至所述第二柱体与所述导线接触,同时控制安装框与衬底相离;
e.对所述第二柱体和导线进行焊接,通过热传导使得第一柱体、第二柱体以及导线熔融连接为一体。
上述实施例只为说明本发明的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本发明的内容并据以实施,并不能以此限制本发明的保护范围。凡根据本发明精神所作的等效变化或修饰,都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种半导体器件,其特征在于:其包括衬底、嵌于所述衬底下端面上的安装框,所述安装框与所述衬底之间形成安装空间,所述半导体器件还包括设于所述安装空间内的电路器件、嵌设于所述衬底上的一个或多个导电的连接件以及埋入引线,所述埋入引线埋设于所述衬底内用于使所述连接件与所述安装框内的电路器件的电连接,所述连接件包括导电的第一柱体和穿设于所述第一柱体的第二柱体,所述第一柱体开设有上大下小的贯通孔,所述第二柱体具有上段和较所述上段细的下段,所述上段卡设于所述贯通孔内,所述下段穿过所述贯通孔,所述第二柱体在所述第一柱体内自由下垂后其下端面低于安装框的下端面。
2.根据权利要求1所述的半导体器件,其特征在于:所述安装框由绝缘材料制成。
3.根据权利要求2所述的半导体器件,其特征在于:所述安装框采用塑胶或陶瓷制成。
4.根据权利要求1所述的半导体器件,其特征在于:所述连接件由金属材料制成。
5.根据权利要求4所述的半导体器件,其特征在于:所述连接件采用金、银、铜、铝中的任意一种、或其中任意两种或两种以上的上述金属的合金制成。
6.根据权利要求1所述的半导体器件,其特征在于:若干个所述连接件位于所述安装框的周围。
7.根据权利要求2所述的半导体器件,所述埋入引线采用金、银、铜、铝中的任意一种、或其中任意两种或两种以上的上述金属的合金制成。
8.一种电器件,其包括电路基板、设于所述电路基板上的射频开关器、射频放大器、半导体器件以及导线,所述半导体器件在所述电路基板上的投影为其水平安装位置,所述半导体器件为权利要求1-7所述的半导体器件,所述导线与所述连接件相电连接。
9.一种权利要求8所述的电器件的制作方法,其特征在于,其包括以下步骤:
a.将导线印制于所述电路基板上;
b.所述射频开关器、所述射频放大器焊接于所述电路基板上;
c.将所述半导体器件悬于所述电路基板上且位于所述水平安装位置上方;
d.下移所述半导体器件直至所述第二柱体与所述导线接触,同时控制所述安装框与所述衬底相离;
e.对所述第二柱体和所述导线进行焊接,通过热传导使得所述第一柱体、所述第二柱体以及所述导线熔融连接为一体。
10.根据权利要求9所述电器件的制作方法,其特征在于:步骤c中,所述半导体器件在所述电路基板上方的垂直高度通过位于所述电路基板两侧的光幕控制。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011024828.2A CN112151493B (zh) | 2020-09-25 | 2020-09-25 | 一种半导体器件、电器件以及制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011024828.2A CN112151493B (zh) | 2020-09-25 | 2020-09-25 | 一种半导体器件、电器件以及制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112151493A true CN112151493A (zh) | 2020-12-29 |
CN112151493B CN112151493B (zh) | 2023-02-10 |
Family
ID=73897153
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011024828.2A Active CN112151493B (zh) | 2020-09-25 | 2020-09-25 | 一种半导体器件、电器件以及制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112151493B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1942393A (zh) * | 2004-03-01 | 2007-04-04 | 德塞拉股份有限公司 | 组装的声波和电磁换能器芯片 |
CN107424940A (zh) * | 2016-05-24 | 2017-12-01 | 台湾积体电路制造股份有限公司 | 集成扇出型封装体的制造方法 |
CN111416592A (zh) * | 2019-01-04 | 2020-07-14 | 宜确半导体(苏州)有限公司 | 半导体器件、射频电路装置和制造方法 |
-
2020
- 2020-09-25 CN CN202011024828.2A patent/CN112151493B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1942393A (zh) * | 2004-03-01 | 2007-04-04 | 德塞拉股份有限公司 | 组装的声波和电磁换能器芯片 |
CN107424940A (zh) * | 2016-05-24 | 2017-12-01 | 台湾积体电路制造股份有限公司 | 集成扇出型封装体的制造方法 |
CN111416592A (zh) * | 2019-01-04 | 2020-07-14 | 宜确半导体(苏州)有限公司 | 半导体器件、射频电路装置和制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN112151493B (zh) | 2023-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012009887A (ja) | 表面実装コンデンサおよびその製造方法 | |
CN107818869B (zh) | 电子部件 | |
KR101036986B1 (ko) | 고체 전해 콘덴서 | |
US20200051717A1 (en) | Current sensing resistor | |
EP3174159B1 (en) | Antenna device and manufacturing method of antenna device | |
EP2924732A1 (en) | Easily-assembled cob lamp bead, support for the lamp bead, method for manufacturing the lamp bead, and easily-assembled led module. | |
JP2021524591A (ja) | 一次導体が一体化された電流変換器 | |
CN102064789B (zh) | 表面安装晶体振荡器及其制造方法 | |
KR20150016699A (ko) | 탄탈륨 캐패시터 및 그 제조 방법 | |
CN111557055A (zh) | 电动车辆电池组的电池电芯 | |
KR102176281B1 (ko) | 탄탈륨 캐패시터 및 그 제조 방법 | |
CN112151493B (zh) | 一种半导体器件、电器件以及制作方法 | |
CN207067372U (zh) | 霍尔传感器以及镜头模块 | |
KR101761941B1 (ko) | 탄탈륨 캐패시터 및 그 제조 방법 | |
JP2016510513A (ja) | 回路アッセンブリ | |
CN202841073U (zh) | 高基频石英晶体谐振器 | |
US20240044828A1 (en) | Substrate, package, sensor device, and electronic apparatus | |
JP2012038873A (ja) | 半導体装置 | |
CN108508283B (zh) | 电场传感器封装组件及其批量化制造方法 | |
KR20150049918A (ko) | 탄탈륨 캐패시터 및 그 제조 방법 | |
KR20150125406A (ko) | 탄탈륨 캐패시터 및 그 제조 방법 | |
CN114624844A (zh) | 镜头驱动装置及其底座和底座的制造方法 | |
JP2007250805A (ja) | 表面実装型気密端子 | |
KR102052763B1 (ko) | 탄탈륨 캐패시터 및 그 제조 방법 | |
JPS6252451B2 (zh) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |