CN112130485A - 一种高速多通道同步采集装置及方法 - Google Patents

Abstract

本发明公开了一种高速多通道同步采集装置及方法，利用多个基于uCOSII实时操作系统的STM32F407构成多个采集通道进行多路同步采集，信号处理模块将不同信号幅值的高频信号进行放大滤波处理后传输至STM32中，STM32利用其内部ADC进行信号采集和数字化处理，并通过uCOSII实时操作系统实现对各采集与数字化处理流程的控制，接收外部时钟与上位机采集指令，与其他通道形成采集时钟同步和启动采集同步；存储模块将ADC采集的数据存储起来；UDP传输模块将采集到的ADC数据通过UDP协议的网口方式传输至上位机；上位机将各通道的数据进行时间戳匹配并同步显示。本发明能够通过下达统一采集指令的方式实现采集同步，更加安全可靠。

Description

一种高速多通道同步采集装置及方法

技术领域

本发明涉及信号采集领域，具体涉及一种高速多通道同步采集装置及方法。

背景技术

在多种复杂环境测量系统中，研究对于多通道信号同步采集具有重要意义。尤其在弹丸破片测试中，试验数据的获取有着非常重要的意义，通常，一套测试装置从设计到定型，中间需要进行大量的试验，为了分析系统设计的合理性、破片速度测量的准确性以及空间分布的匹配算法的有效性等，需要一套高速实时数据同步采集装置对大量破片经过传感器时的触发信号进行采集和存储，为此需要配备一个具有多通道高速同步数据采集装置。

目前用于采集破片信号的最典型的一款采集卡是基于PCIExpress总线通用化的采集卡，其最大支持四通道同步采样，其在采集性能方面存在缺陷，如采集不同步、数据无法实现匹配同步、采集速度低。在采集通道多的情况下，需要增加触发信号同步板来扩展通道，大大增加整个系统的体积，提高系统的硬件成本；同时，现有的采集卡中板卡采样来的数据直接通过串口等方式上传到主机，主机的处理量大，传输速度慢。

发明内容

本发明的目的在于提出一种高速多通道同步采集装置及方法。

实现本发明目的的技术解决方案为：一种高速多通道同步采集装置，利用多个基于uCOSII实时操作系统的STM32F407构成多个采集通道进行多路同步采集，每个通道包括信号处理模块、STM32、存储模块、UDP传输模块、上位机，其中：所述信号处理模块用于将不同信号幅值的高频信号进行放大滤波处理后传输至STM32中，所述STM32利用其内部ADC进行信号采集和数字化处理，并通过uCOSII实时操作系统实现对各采集与数字化处理流程的控制，接收外部时钟与上位机采集指令，与其他通道形成采集时钟同步和启动采集同步；所述存储模块用于将ADC采集的数据存储起来；所述UDP传输模块用于将采集到的ADC数据通过UDP协议的网口方式传输至上位机；所述上位机用于将各通道的数据进行时间戳匹配并同步显示。

进一步的，所述信号处理模块包括第一接口、第一放大芯片、第一电阻、第一可控增益放大电阻芯片、第二接口、第二电阻、第三电阻、第二放大芯片、第四电阻、第一增益放大电阻、第五电阻，其中第一接口、第一放大芯片、第一电阻、第一可控增益放大电阻芯片、第二接口、第二电阻构成一级放大电路，第三电阻、第二放大芯片、第四电阻、第一增益放大电阻构成二级放大电路，第五电阻是输出匹配电阻，构成输出回路，信号接入第一接口的1脚，第一接口的2脚接地，第一放大芯片的正端接第一接口的1脚，第一电阻的一端接第一放大芯片的负端，另一端接地；第一可控增益放大电阻芯片的8脚接第一放大芯片的负端，第一可控增益放大电阻芯片的1脚接第一放大芯片的输出端，第一可控增益放大电阻芯片的7脚和1脚短接，第一可控增益放大电阻芯片的4脚、5脚、6脚分别与第二接口的3脚、1脚、2脚相连接，第二电阻是调试电阻，该电阻的一端接第一放大芯片的负端，另一端接第一放大芯片的输出端，第一放大芯片的输出端接第三电阻的一端，第三电阻的另一端接第二放大芯片的正端，第四电阻接第二放大芯片的负端，另一端接第二放大芯片的输出端，第五电阻一端接第二放大芯片的输出端，另一端接地，第二放大芯片的输出端与第二接口的4脚相连，第二接口的5脚接地。

进一步的，所述STM32包括STM32F407、复位电路、调试接口电路和晶振电路，其中晶振电路包括第一电容、第二电容、第一晶振、第三电容、第四电容、第二晶振和电阻，第一电容、第二电容、电阻、第一晶振为整个装置提供一种时钟源，第三电容、第四电容、第二晶振为整个装置提供另外一种时钟源；第一晶振的1脚接在STM32F407的23脚，其2脚接在STM32F407的23脚，第一电容的一端接第一晶振的1脚，另一端接地，第二电容的一端接第一晶振的2脚，另一端接地，电阻的一端接在第一晶振的1脚，另一端接在第一晶振的2脚；第二晶振的1脚接在STM32F407的9脚，其2脚接在STM32F407的8脚，第三电容的一端接第二晶振的1脚，另一端接地，第四电容的一端接第二晶振的2脚，另一端接地。

进一步的，所述储存模块是基于F-RAM的储存模块，包括第一存储器、第二存储器和反向缓冲器，第一存储器的6脚接STM32F407的125脚，反向缓冲器的1脚接STM32F497的125脚，2脚接第二存储器的6脚，第一存储器和第二存储器的地址线分别与STM32F407的FSMC的地址线一一对应相连，第一存储器和第二存储器的数据线分别与STM32F407的FSMC的数据线一一对应相连，第一存储器和第二存储器的33脚和11脚接VCC，第一存储器和第二存储器的34脚和12脚接地，从而形成两个存储器的级联。

进一步的，所述UDP传输模块采用Lwip的UDP协议的方式将上位机下达的同步采集信号传输至各个采集通道，实现采集同步后再将各个采集通道的数据输出至上位机显示。

进一步的，所述上位机将各个通道同步采集的信号按时间戳近似方法进行同步，显示同一时间点各个采集通道的数据变化。

一种高速多通道同步采集方法，使用上述任一项所述的装置进行高速多通道同步采集，包括如下步骤：

步骤1：给装置供电，STM32的uCOSII系统初始化数据传输任务、按键扫描任务、ADC采集任务、存储任务，并等待上位机发送指令；

步骤2：上位机下达增益控制指令；

步骤3：STM32通过UDP网口传输模块接收上位机指令并解析获得增益放大倍数；

步骤4：STM32将获得的增益放大倍数设置合理的电阻值写入AD5245可控增益芯片，

步骤5：STM32通过按键的方式发送读取增益指令，确认增益设置正确，等待上位机发送启动采集指令；

步骤6：上位机发送启动采集指令，STM32立即开启ADC采集任务并启动存储任务，触发定时器；

步骤7：等待定时器定时中断，在中断中挂起ADC采集与存储器任务，并启动数据传输任务；

步骤8：数据传输任务将存储器中的数据利用UDP协议的数据传输任务传输至上位机的路由器后恢复ADC采集及存储器任务，并将定时器中断标志位清零，开启定时；

步骤9：上位机接收到各通道上传的数据，记录数据到时间节点与数据，上位机完成数据时间点近似的方法，确定各通道在某一时间点的数据，完成数据的同步解算并显示；

步骤10：重复步骤7-9，进行下一个采集处理周期。

本发明与现有技术相比，其显著优点为：能够通过下达统一采集指令的方式实现采集同步，对于复杂的测试环境更加安全可靠，将数据传输至上位机通过通信协议将数据进行同步显示能够在现场清晰的对比各个通道数据采集的情况，使得后续实验数据更加便捷。

附图说明

图1为本发明的高速多通道同步采集装置的模块示意图；

图2为信号处理模块的电路图；

图3为同一时钟源电路图；

图4为存储模块电路图；

图5为STM32程序流程图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

如图1所示，本发明高速多通道同步采集装置。该装置主要通过利用多个基于uCOSII实时操作系统的STM32F407构成多个采集通道进行多路同步采集，在多种复杂环境下，能够精确地对多路微弱信号进行处理、高速同步采集、大容量地储存和数据的显示。其中单一通道主要包括：信号处理模块、STM32、存储模块、UDP传输模块、上位机。其中所述信号处理模块主要将不同信号幅值的高频信号进行处理后传输至STM32中。所述STM32主要利用其内部ADC进行信号采集，并通过uCOSII实时操作系统实现对各采集与处理流程的控制，接收外部时钟与上位机采集指令与其他通道分别形成采集时钟同步和启动采集同步。所述存储模块是将ADC采集的数据存储起来。所述UDP传输模块是将采集到的ADC数据通过UDP协议的网口方式传输至上位机。所述上位机主要是将各通道的数据进行时间戳匹配并同步显示。

如图2所示，信号处理模块包括第一接口P₁、第一放大芯片U₁、第一电阻R₁、第一可控增益放大电阻芯片U₂、第二接口P₂、第二电阻R₂、第三电阻R₃、第二放大芯片U₃、第四电阻R₄、第一增益放大电阻R_f、第五电阻R₅。其中第一接口P₁、第一放大芯片U₁、第一电阻R₁、第一可控增益放大电阻芯片U₂、第二接口P₂、第二电阻R₂构成一级放大电路。第三电阻R₃、第二放大芯片U₃、第四电阻R₄、第一增益放大电阻R_f构成二级放大电路，第五电阻R₅是输出匹配电阻，构成输出回路。信号接入第一接口P₁的1脚，第一接口P₁的2脚接地，第一放大芯片U₁的正端接第一接口的1脚，第一电阻R1的一端接第一放大芯片U₁的负端，另一端接地。第一可控增益放大电阻芯片U₂的8脚接第一放大芯片U₁的负端，第一可控增益放大电阻芯片U₂的1脚接第一放大芯片U₁的输出端，第一可控增益放大电阻芯片U₂的7脚和1脚短接，第一可控增益放大电阻芯片U₂的4脚、5脚、6脚分别与第二接口P₂的3脚、1脚、2脚相连接，第二电阻R₂是调试电阻，该电阻的一端接第一放大芯片U₁的负端，另一端接第一放大芯片U₁的输出端，第一放大芯片U₁的输出端接第三电阻R₃的一端，第三电阻R₃的另一端接第二放大芯片U₃的正端，第四电阻R₄的一端接第二放大芯片U₃的负端，另一端接地，第一增益电阻R_f接第二放大芯片U₂的负端，另一端接第二放大芯片U₃的输出端，第五电阻R₅一端接第二放大芯片U₃的输出端，另一端接地，第二放大芯片U₃的输出端与第二接口P₂的4脚相连，第二接口P₂的5脚接地。作为一种具体示例。对于电路中U₁和U₃选用通频带宽大、零漂小、温漂小，高速的放大芯片AD8061，其单电源供电电压为+5V，能够满足频率为1MHz的微弱信号进行放大。U₂选用ADI公司生产的AD5245BRJ50-R2，其具有256位端到端电阻为0-50KΩ，可单电源5V供电，实现对电阻的精确调节。

所述基于uCOSII实时操作系统的STM32在硬件上是利用STM32F407ZGT型号的最小系统，其包括典型的复位电路，调试接口电路等，与其他不一样的是采用8M、32.768K的典型晶振电路，作为多个通道的STM32的时钟源，为多通道ADC采集提供同一个时间基准。如图3所示，该晶振电路主要包括第一电容C₁、第二电容C₂、第一晶振Y₁、第三电容C₃、第四电容C₄、第二晶振Y₂和电阻R。其中第一电容C₁、第二电容C₂、电阻R、第一晶振Y₁为整个装置提供8M时钟源,第三电容C₃、第四电容C₄、第二晶振Y₂为整个装置提供32.768K时钟源。第一晶振Y₁的1脚接在STM32F407的23脚，其2脚接在STM32F407的23脚，第一电容C₁的一端接第一晶振Y₁的1脚，另一端接地，第二电容C₂的一端接第一晶振Y₁的2脚，另一端接地，电阻R的一端接在第一晶振Y₁的1脚，另一端接在第一晶振Y₁的2脚；第二晶振Y₂的1脚接在STM32F407的9脚，其2脚接在STM32F407的8脚，第三电容C₃的一端接第二晶振Y₂的1脚，另一端接地，第四电容C₄的一端接第二晶振Y₂的2脚，另一端接地。其中第一晶振Y₁选用8M晶振，第二晶振Y₂选用32.768K晶振，第一电容C₁、第二电容C₂选用22pF电容，电阻选用1MΩ；第三电容C₃、第四电容C₄选用12pF电容。在软件上通过搭建uCOSII实时操作系统，接收上位机发送的多通道采集指令，实现与其他通道的启动采集同步，与此同时实现单一通道的放大增益调节、采集结束等任务的控制。

如图4所示，所述储存模块是基于F-RAM的储存模块，其包括第一存储器U₄、第二存储器U₅和反向缓冲器U₆。第一存储器U₄的6脚即使能端接STM32F407的125脚，反向缓冲器U₆的1脚接STM32F497的125脚，2脚接第二存储器U₅的6脚，第一存储器和第二存储器的18根地址线分别与STM32F407的FSMC的地址线一一对应相连，第一存储器和第二存储器的16根数据线分别与STM32F407的FSMC的数据线一一对应相连。第一存储器U₄、第二存储器U₅的33脚和11脚接VCC，第一存储器U₄、第二存储器U₅的34脚和12脚接地，从而形成两个存储器的级联，最终实现片外存储空间达8Mbit，能够满足很好的满足装置的大容量、高速存储的要求。作为一种具体示例，本发明采用FM22L16-55-TG型号的F-RAM，其主要特点是纳秒级高速存储并且具有掉电保护功能。

所述UDP传输模块是采用Lwip的UDP协议的方式将上位机下达的同步采集信号传输至各个采集通道，实现采集同步后再将各个采集通道的数据输出至上位机显示。

所述上位机主要是将各个通道同步采集的信号按时间戳近似方法将数据进行同步，与此同时完成数据的处理工作，最终能够清晰的显示出同一时间点，各个采集通道的数据变化。

一种基于上述路高速多通道同步采集装置的同步采集方法，包括如下步骤：

步骤1：给装置供电，STM32的uCOSII系统初始化各任务，并等待上位机发送指令

步骤2：上位机下达增益控制指令；

步骤3：STM32通过UDP网口传输模块接收上位机指令并解析获得增益放大倍数；

步骤4：STM32将获得的增益放大倍数设置合理的电阻值写入AD5245可控增益芯片，

步骤5：STM32通过按键的方式发送读取增益指令，确认增益设置正确，等待上位机发送启动采集指令；

步骤6：上位机发送启动采集指令，STM32立即开启ADC采集任务并启动存储任务，触发定时器；

步骤7：等待定时器定时中断，在中断中挂起ADC采集与存储器任务，并启动数据传输任务；

步骤8：数据传输任务将存储器中的数据利用UDP协议的数据传输任务传输至上位机的路由器后恢复ADC采集及存储器任务，并将定时器中断标志位清零，开启定时；

步骤9：上位机接收到各通道上传的数据，记录数据到时间节点与数据，上位机完成数据时间点近似的方法，确定各通道在某一时间点的数据，完成数据的同步解算并显示；

步骤10：重复步骤7-9，进行下一个采集处理周期。

数据传输任务：搭建基于现有UDP通信协议的数据传输通道，包括创建连接、发送、接收函数，在其发送完毕后恢复ADC采集及存储器，并将定时器中断标志位清零，开启定时；

按键扫描任务：通过周期为10ms的扫描按键接口获得是否有被按下，若被按下，读取AD5245的电阻值并通过LCD显示；

ADC采集任务：通过设置采集引脚的类型、采集的频率为5MHz，采样有效位数12bit，DMA传输的方向、大小、位宽、模式；

存储任务：通过接收ADC采集中DMA中断函数发出的存储信号量(标志位)，可开启数据写入至F-RAM中；

定时器：设置定时长度为100ms，在其中断中实现任务切换。

本发明每个通道中的STM32通过接收同一上位机的同一触发ADC采集指令或者是经过同一外部脉冲引起各STM32的外部中断，触发ADC采集，从而实现整个装置的ADC采集的启动同步。多个通道中的STM32接收来自同一时钟源的时钟，并将该时钟设置为ADC采集时钟，从而在同一采集时钟下，各通道的STM32内部ADC能够进行采集同步。上位机将各个通道同步采集的信号按时间戳近似方法将数据进行同步显示，能够清晰的显示出同一时间点，各个采集通道的数据变化，从而实现多通道的显示同步。综上所述，本发明的高速多通道同步采集装置能完多种复杂环境下，能够精确地对多路微弱信号进行处理、高速同步采集、大容量地储存和数据的现场显示。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (7)

1.一种高速多通道同步采集装置，其特征在于，利用多个基于uCOSII实时操作系统的STM32F407构成多个采集通道进行多路同步采集，每个通道包括信号处理模块、STM32、存储模块、UDP传输模块、上位机，其中：所述信号处理模块用于将不同信号幅值的高频信号进行放大滤波处理后传输至STM32中，所述STM32利用其内部ADC进行信号采集和数字化处理，并通过uCOSII实时操作系统实现对各采集与数字化处理流程的控制，接收外部时钟与上位机采集指令，与其他通道形成采集时钟同步和启动采集同步；所述存储模块用于将ADC采集的数据存储起来；所述UDP传输模块用于将采集到的ADC数据通过UDP协议的网口方式传输至上位机；所述上位机用于将各通道的数据进行时间戳匹配并同步显示。

2.根据权利要求1所述的高速多通道同步采集装置，其特征在于，所述信号处理模块包括第一接口(P₁)、第一放大芯片(U₁)、第一电阻(R₁)、第一可控增益放大电阻芯片(U₂)、第二接口(P₂)、第二电阻(R₂)、第三电阻(R₃)、第二放大芯片(U₃)、第四电阻(R₄)、第一增益放大电阻(R_f)、第五电阻(R₅)，其中第一接口(P₁)、第一放大芯片(U₁)、第一电阻(R₁)、第一可控增益放大电阻芯片(U₂)、第二接口(P₂)、第二电阻(R₂)构成一级放大电路，第三电阻(R₃)、第二放大芯片(U₃)、第四电阻(R₄)、第一增益放大电阻(R_f)构成二级放大电路，第五电阻(R₅)是输出匹配电阻，构成输出回路，信号接入第一接口(P₁)的1脚，第一接口(P₁)的2脚接地，第一放大芯片(U₁)的正端接第一接口的1脚，第一电阻(R1)的一端接第一放大芯片(U₁)的负端，另一端接地；第一可控增益放大电阻芯片(U₂)的8脚接第一放大芯片(U₁)的负端，第一可控增益放大电阻芯片(U₂)的1脚接第一放大芯片(U₁)的输出端，第一可控增益放大电阻芯片(U₂)的7脚和1脚短接，第一可控增益放大电阻芯片(U₂)的4脚、5脚、6脚分别与第二接口(P₂)的3脚、1脚、2脚相连接，第二电阻(R₂)是调试电阻，该电阻的一端接第一放大芯片(U₁)的负端，另一端接第一放大芯片(U₁)的输出端，第一放大芯片(U₁)的输出端接第三电阻(R₃)的一端，第三电阻(R₃)的另一端接第二放大芯片(U₃)的正端，第四电阻(R₄的一端接第二放大芯片U₃的负端，另一端接地，第一增益电阻(R_f)接第二放大芯片(U₂)的负端，另一端接第二放大芯片(U₃)的输出端，第五电阻(R₅)一端接第二放大芯片(U₃)的输出端，另一端接地，第二放大芯片(U₃)的输出端与第二接口(P₂)的4脚相连，第二接口(P₂)的5脚接地。

3.根据权利要求1所述的高速多通道同步采集装置，其特征在于，所述STM32包括STM32F407、复位电路、调试接口电路和晶振电路，其中晶振电路包括第一电容(C₁)、第二电容(C₂)、第一晶振(Y₁)、第三电容(C₃)、第四电容(C₄)、第二晶振(Y₂)和电阻(R)，第一电容(C₁)、第二电容(C₂)、电阻(R)、第一晶振(Y₁)为整个装置提供一种时钟源，第三电容(C₃)、第四电容(C₄)、第二晶振(Y₂)为整个装置提供另外一种时钟源；第一晶振(Y₁)的1脚接在STM32F407的23脚，其2脚接在STM32F407的23脚，第一电容(C₁)的一端接第一晶振(Y₁)的1脚，另一端接地，第二电容(C₂)的一端接第一晶振(Y₁)的2脚，另一端接地，电阻(R)的一端接在第一晶振(Y₁)的1脚，另一端接在第一晶振(Y₁)的2脚；第二晶振(Y₂)的1脚接在STM32F407的9脚，其2脚接在STM32F407的8脚，第三电容(C₃)的一端接第二晶振(Y₂)的1脚，另一端接地，第四电容(C₄)的一端接第二晶振(Y₂)的2脚，另一端接地。

4.根据权利要求1所述的高速多通道同步采集装置，其特征在于，所述储存模块是基于F-RAM的储存模块，包括第一存储器(U₄)、第二存储器(U₅)和反向缓冲器(U₆)，第一存储器(U₄)的6脚接STM32F407的125脚，反向缓冲器(U₆)的1脚接STM32F497的125脚，2脚接第二存储器(U₅)的6脚，第一存储器(U₄)和第二存储器(U₅)的地址线分别与STM32F407的FSMC的地址线一一对应相连，第一存储器(U₄)和第二存储器(U₅)的数据线分别与STM32F407的FSMC的数据线一一对应相连，第一存储器(U₄)和第二存储器(U₅)的33脚和11脚接VCC，第一存储器(U₄)和第二存储器(U₅)的34脚和12脚接地，从而形成两个存储器的级联。

5.根据权利要求1所述的高速多通道同步采集装置，其特征在于，所述UDP传输模块采用Lwip的UDP协议的方式将上位机下达的同步采集信号传输至各个采集通道，实现采集同步后再将各个采集通道的数据输出至上位机显示。

6.根据权利要求1所述的高速多通道同步采集装置，其特征在于，所述上位机将各个通道同步采集的信号按时间戳近似方法进行同步，显示同一时间点各个采集通道的数据变化。

7.一种高速多通道同步采集方法，其特征在于，使用权利要求1-6任一项所述的装置进行高速多通道同步采集，包括如下步骤：

步骤1：给装置供电，STM32的uCOSII系统初始化数据传输任务、按键扫描任务、ADC采集任务、存储任务，并等待上位机发送指令；

步骤2：上位机下达增益控制指令；

步骤3：STM32通过UDP网口传输模块接收上位机指令并解析获得增益放大倍数；

步骤4：STM32将获得的增益放大倍数设置合理的电阻值写入AD5245可控增益芯片，

步骤5：STM32通过按键的方式发送读取增益指令，确认增益设置正确，等待上位机发送启动采集指令；

步骤6：上位机发送启动采集指令，STM32立即开启ADC采集任务并启动存储任务，触发定时器；

步骤7：等待定时器定时中断，在中断中挂起ADC采集与存储器任务，并启动数据传输任务；

步骤8：数据传输任务将存储器中的数据利用UDP协议的数据传输任务传输至上位机的路由器后恢复ADC采集及存储器任务，并将定时器中断标志位清零，开启定时；

步骤9：上位机接收到各通道上传的数据，记录数据到时间节点与数据，上位机完成数据时间点近似的方法，确定各通道在某一时间点的数据，完成数据的同步解算并显示；

步骤10：重复步骤7-9，进行下一个采集处理周期。

Images