CN210514976U - 一种基于fpga的多通道同步实时高速数据采集系统 - Google Patents

Abstract

本实用新型公开了一种基于FPGA的多通道同步实时高速数据采集系统，包含数据前采集前端处理模块、数据存储模块、选通开关控制模块、FPGA核心控制模块、晶振模块、电源模块、外部命令输入模块、数据实时显示模块；所述FPGA核心控制模块的输出端分别连接数据存储模块、选通开关控制模块和数据实时显示模块的输入端，所述外部命令输入模块与FPGA核心控制模块连接，针对传统数据采集处理系统不能有效地实现数据在传输和存储过程中的同步性、实时性问题，本实用新型公开一种基于FPGA的16通道高精度同步实时高速采集系统，采用FPGA控制AD7609在转换期间读取数据的传输方式，使系统能够达到200 kHz采样率。

Description

一种基于FPGA的多通道同步实时高速数据采集系统

技术领域

本实用新型属于数据采集控制领域，尤其涉及基于FPGA的多通道同步实时高速数据采集系统。

背景技术

随着科学技术的快速发展，数据采集系统已广泛应用于航天、军事、工业、医疗等各个领域，尤其在高精度产品的检测和监控项目中发挥着至关重要的作用。在实际工程应用中，要求采集系统具有高速率、高精度、实时处理、系统稳定性好和通道数量多等特点。但是，传统的数据采集方案多数以ARM处理器(Advanced RISC Machine，ARM)或数字信号处理器 (Digital Signal Processing，DSP)作为控制核心，并不能有效解决高速数据采集处理中实时性和同步性的技术难题。

与DSP和ARM相比，FPGA在数据采集领域有着极其重要的地位。FPGA具有时钟频率高、内部延时小、纯硬件并行控制、运算速度快、编程配置灵活、开发周期短、抗干扰能力强、内部资源丰富等优点，非常适用于实时高速数据采集。

实用新型内容

本实用新型所要解决的技术问题是针对传统数据采集处理系统不能有效地实现数据在传输和存储过程中的同步性、实时性问题，本发明公开了一种基于FPGA的16通道高精度同步实时高速采集系统，采用FPGA控制AD7609在转换期间读取数据的传输方式，使系统能够达到200kHz采样率。

本实用新型为解决上述技术问题采用以下技术方案

一种基于FPGA的多通道同步实时高速数据采集系统，包含数据前采集前端处理模块、数据存储模块、选通开关控制模块、FPGA核心控制模块、晶振模块、电源模块、外部命令输入模块、数据实时显示模块；所述数据前采集前端处理模块、晶振模块和电源模块的输出端分别连接FPGA核心控制模块的输入端，所述FPGA核心控制模块的输出端分别连接数据存储模块、选通开关控制模块和数据实时显示模块的输入端，所述外部命令输入模块与FPGA核心控制模块连接。

作为本实用新型一种基于FPGA的多通道同步实时高速数据采集系统的进一步优选方案，所述数据前采集前端处理模块包含依次连接的信号调理电路和数据采集电路，用于对输入测量系统的模拟信号进行滤波处理和幅值控制，以保证输入采集芯片的模拟信号更加稳定。

作为本实用新型一种基于FPGA的多通道同步实时高速数据采集系统的进一步优选方案，所述选通开关控模块包含包含TTL电平转换单元、同轴开关切换单元和模拟信号切换单元，用于实现被测设备的输入信号选通和电源通断控制，使被测设备能安全快速地进入到监测状态。

作为本实用新型一种基于FPGA的多通道同步实时高速数据采集系统的进一步优选方案，所述数据存储模块采用采用ST公司的S25FL128P Flash存储器。

作为本实用新型一种基于FPGA的多通道同步实时高速数据采集系统的进一步优选方案，所述FPGA核心控制模块包含AD采集控制单元、数据处理和RAM读写模单元、端口控制单元、同步时钟控制单元、命令解帧单元、FIFO数据缓存单元、Flash数据存储控制单元、数据判读单元；所述数据采集电路的输出端连接AD采集控制单元的输入端，所述AD 采集控制单元与数据处理和RAM读写模单元连接，所述数据处理和RAM读写模单元通过 FIFO数据缓存单元连接数据实时显示模块的输入端；所述数据处理和RAM读写模单元通过端口控制单元分别连接TTL电平转换单元、同轴开关切换单元和模拟信号切换单元，所述外部命令输入模块通过命令解帧单元分别连接AD采集控制单元和端口控制单元，所述同步时钟控制单元分别与端口控制单元和FIFO数据缓存单元连接，所述数据处理和RAM读写模单元分别与Flash数据存储控制单元、数据判读单元连接，所述数据判读单元还通过Flash数据存储控制单元连接数据存储模块。

作为本实用新型一种基于FPGA的多通道同步实时高速数据采集系统的进一步优选方案，所述采集前端处理模块包含依次连接的放大器AD8065、低通滤波器、芯片MAX4080、模拟数字转换器。

作为本实用新型一种基于FPGA的多通道同步实时高速数据采集系统的进一步优选方案，所述数据采集电路采用采用ADI公司的高精度、低功耗、电荷再次分配逐次逼近型模数转换器AD7609，该产品是一款8通道、18位、真差分、同步采样模数转换芯片。

作为本实用新型一种基于FPGA的多通道同步实时高速数据采集系统的进一步优选方案，所述数据存储模块采用ST公司的S25FL128P Flash存储器进行实时存储，该芯片存储容量为128Mbit，通过SPI接口与外部控制器建立通信，接口的时钟频率最大可达到104MHz。

本实用新型采用以上技术方案与现有技术相比，具有以下技术效果：

1、本实用新型采用Xilinx公司的Spartan6系列的FPGA作为核心控制器件，实现了数据采集控制、数据缓存、数据处理、数据存储、数据传输和同步时钟控制等功能，具有精度高、速率快、可靠性好、实时性强、成本低等特点；

2、本实用新型以FPGA作为主要处理器的16通道实时高速高精度的同步数据采集系统，在实际监测工程中的采样频率为200kHz，运用FPGA合理地控制和协调数据流在各个模块之间传输，进而实现系统所需求的实时、同步和高速采集等功能；

3、本实用新型需要对8个被测设备进行同步实时循环测量与控制，并对测量数据进行记录判读、传输与存储。主要包括：供电管理与电源控制、直流电压电流实时监测、模拟信号通道切换、射频信号切换、数据存储等功能；

4、本实用新型针对传统数据采集处理系统不能有效地实现数据在传输和存储过程中的同步性、实时性问题，公开一种基于FPGA的16通道高精度同步实时高速采集系统，该系统采用FPGA控制AD7609在转换期间读取数据的传输方式，使系统能够达到200kHz采样率。通过合理利用FPGA内部资源，实现数据缓存的乒乓传输方式，从而完成了数据的实时传输和 Flash的实时存储功能，增强了数据传输和存储的可靠性、有效性和稳定性，极大地发挥出了FPGA的高速数据并行处理能力和时序约束能力。

附图说明

图1是本发明的整体系统结构示意图；

图2是本发明的整体系统结构原理图。

具体实施方式

下面结合附图对本实用新型的技术方案做进一步的详细说明：

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

一种基于FPGA的多通道同步实时高速数据采集系统，如图1所示，包含数据前采集前端处理模块、数据存储模块、选通开关控制模块、FPGA核心控制模块、晶振模块、电源模块、外部命令输入模块、数据实时显示模块；所述数据前采集前端处理模块、晶振模块和电源模块的输出端分别连接FPGA核心控制模块的输入端，所述FPGA核心控制模块的输出端分别连接数据存储模块、选通开关控制模块和数据实时显示模块的输入端，所述外部命令输入模块与FPGA核心控制模块连接。

所述数据前采集前端处理模块包含依次连接的信号调理电路和数据采集电路，用于对输入测量系统的模拟信号进行滤波处理和幅值控制，以保证输入采集芯片的模拟信号更加稳定。

所述选通开关控模块包含包含TTL电平转换单元、同轴开关切换单元和模拟信号切换单元，用于实现被测设备的输入信号选通和电源通断控制，使被测设备能安全快速地进入到监测状态。

所述数据存储模块采用采用ST公司的S25FL128P Flash存储器。

如图2所示，所述FPGA核心控制模块包含AD采集控制单元、数据处理和RAM读写模单元、端口控制单元、同步时钟控制单元、命令解帧单元、FIFO数据缓存单元、Flash数据存储控制单元、数据判读单元；所述数据采集电路的输出端连接AD采集控制单元的输入端，所述AD采集控制单元与数据处理和RAM读写模单元连接，所述数据处理和RAM读写模单元通过FIFO数据缓存单元连接数据实时显示模块的输入端；所述数据处理和RAM读写模单元通过端口控制单元分别连接TTL电平转换单元、同轴开关切换单元和模拟信号切换单元，所述外部命令输入模块通过命令解帧单元分别连接AD采集控制单元和端口控制单元，所述同步时钟控制单元分别与端口控制单元和FIFO数据缓存单元连接，所述数据处理和RAM读写模单元分别与Flash数据存储控制单元、数据判读单元连接，所述数据判读单元还通过Flash数据存储控制单元连接数据存储模块。

所述采集前端处理模块包含依次连接的放大器AD8065、低通滤波器、芯片MAX4080、模拟数字转换器。

所述数据采集电路采用采用ADI公司的高精度、低功耗、电荷再次分配逐次逼近型模数转换器AD7609，该产品是一款8通道、18位、真差分、同步采样模数转换芯片。

所述数据存储模块采用ST公司的S25FL128P Flash存储器进行实时存储。该芯片存储容量为128Mbit，通过SPI接口与外部控制器建立通信，接口的时钟频率最大可达到104MHz。

本系统的总体结构主要由数据前采集前端处理、数据存储系统、选通开关控制系统和FPGA 核心控制系统四部分构成。采集前端处理主要对输入测量系统的模拟信号进行滤波处理和幅值控制，以保证输入采集芯片的模拟信号更加稳定；FPGA核心控制系统通过使用FPGA作为核心控制器件，实现了数据同步处理、实时采集、数据缓存、时序约束、端口控制、数据判读数、据存储等功能；数据存储系统的功能是将判读后的数据实时存储到Flash中；选通开关控系统则是利用1选8多路复用开关ADG1408和固态继电器G3FD-X03SN实现被测设备的输入信号选通和电源通断控制，使被测设备能安全快速地进入到监测状态。本系统需要对8个被测设备进行同步实时循环测量与控制，并对测量数据进行记录判读、传输与存储。主要包括：供电管理与电源控制、直流电压电流实时监测、模拟信号通道切换、射频信号切换、数据存储等功能

1.2 系统工作原理

系统上电后，等待FPGA初始化完成，进入等待连接状态。当外部输入相关命令参数后，由FPGA接收并解析命令。先控制系统内部选通开关工作，将被选中的设备信号接入采集系统中。然后向被测设备发出控制信息，同时采集系统实时监控被测设备的供电情况，随后，将采集的数据缓存到FPGA内部随机存取存储器(Random Access Memory，RAM)中等待处理。最后将采集到的数据通过FPGA片上先进先出队列(First Input First Output，FIFO)回传到外部监视器上进行实时显示，按照相应规则进行判决并存储，形成测试数据报表。

2 部分硬件电路设计

2.1 信号调理电路设计

由于输入系统的被测信号的电压幅值为27V，无法直接对被测信号进行采集处理，因此本系统设计了信号调理电路对输入系统的模拟信号进行滤波处理和幅值控制。该电路通过采用可编程放大器AD8065设计了一个具有较平坦通带的二阶有源巴特沃斯低通滤波器，对前端输入模拟电压信号进行滤波处理。随后，利用芯片MAX4080将模拟电流信号转换成模拟电压信号。然后，使用高精度的电阻网络分压方式对被测模拟电压进行比例降压，再经过高性能运放AD8276进行模拟电压调理。最后，传送到模拟数字转换器(Analog-to-Digital Converter，ADC)进行采样。经过该硬件调理后，可以保障输入采集芯片的模拟电压信号具有平滑、稳定的特性。

2.2 A/D转换电路设计

A/D模数转换器是数据采集的核心器件，影响着整个系统的采样精度、采样速率和数据吞吐量，所以芯片选型是采集系统设计中最关键的一步。本系统设计采用ADI公司的高精度、低功耗、电荷再次分配逐次逼近型模数转换器AD7609，该产品是一款8通道、18位、真差分、同步采样模数转换芯片。本系统采用两片AD7609芯片构成了16路通道的数据采集电路。 AD7609硬件电路，将并行/串行接口选择输入端与3.3V电平直接相连，再将芯片引脚CONVST A和CONVST B短接在一起，并施加同一个转换信号可以实现8个通道同时转换。

2.3 存储电路

数据采集完成后，将相应通道的采样数据发送到监视器进行实时显示和存储到Flash闪存中，等待外部控制器发送读取命令。本系统采用ST公司的S25FL128P Flash存储器进行实时存储。该芯片存储容量为128Mbit，通过SPI接口与外部控制器建立通信，接口的时钟频率最大可达到104MHz。该芯片具有设计简单、存储数据稳定和价格低廉等特点，具有广泛的实用性。

针对传统数据采集处理系统不能有效地实现数据在传输和存储过程中的同步性、实时性问题，本文设计了一种基于FPGA的16通道高精度同步实时高速采集系统。该系统采用FPGA 控制AD7609在转换期间读取数据的传输方式，使系统能够达到200kHz采样率。通过合理利用FPGA内部资源，实现数据缓存的乒乓传输方式，从而完成了数据的实时传输和Flash的实时存储功能，增强了数据传输和存储的可靠性、有效性和稳定性，极大地发挥出了FPGA的高速数据并行处理能力和时序约束能力。本系统已成功应用于某实际工程监测项目中，具有一定的应用价值。

最后应说明的几点是：首先，在本申请的描述中，需要说明的是，除非另有规定和限定，术语“安装”、“相连”、“连接”应做广义理解，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变，则相对位置关系可能发生改变；

其次：本实用新型公开实施例附图中，只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计，在不冲突情况下，本实用新型同一实施例及不同实施例可以相互组合；最后：以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种基于FPGA的多通道同步实时高速数据采集系统，其特征在于：包含数据前采集前端处理模块、数据存储模块、选通开关控制模块、FPGA核心控制模块、晶振模块、电源模块、外部命令输入模块、数据实时显示模块；所述数据前采集前端处理模块、晶振模块和电源模块的输出端分别连接FPGA核心控制模块的输入端，所述FPGA核心控制模块的输出端分别连接数据存储模块、选通开关控制模块和数据实时显示模块的输入端，所述外部命令输入模块与FPGA核心控制模块连接。

2.根据权利要求1所述的一种基于FPGA的多通道同步实时高速数据采集系统，其特征在于：所述数据前采集前端处理模块包含依次连接的信号调理电路和数据采集电路，用于对输入测量系统的模拟信号进行滤波处理和幅值控制，以保证输入采集芯片的模拟信号更加稳定。

3.根据权利要求2所述的一种基于FPGA的多通道同步实时高速数据采集系统，其特征在于：所述选通开关控模块包含包含TTL电平转换单元、同轴开关切换单元和模拟信号切换单元，用于实现被测设备的输入信号选通和电源通断控制，使被测设备能安全快速地进入到监测状态。

4.根据权利要求3所述的一种基于FPGA的多通道同步实时高速数据采集系统，其特征在于：所述数据存储模块采用采用ST公司的S25FL128P Flash存储器。

5.根据权利要求4所述的一种基于FPGA的多通道同步实时高速数据采集系统，其特征在于：所述FPGA核心控制模块包含AD采集控制单元、数据处理和RAM读写模单元、端口控制单元、同步时钟控制单元、命令解帧单元、FIFO数据缓存单元、Flash数据存储控制单元、数据判读单元；所述数据采集电路的输出端连接AD采集控制单元的输入端，所述AD采集控制单元与数据处理和RAM读写模单元连接，所述数据处理和RAM读写模单元通过FIFO数据缓存单元连接数据实时显示模块的输入端；所述数据处理和RAM读写模单元通过端口控制单元分别连接TTL电平转换单元、同轴开关切换单元和模拟信号切换单元，所述外部命令输入模块通过命令解帧单元分别连接AD采集控制单元和端口控制单元，所述同步时钟控制单元分别与端口控制单元和FIFO数据缓存单元连接，所述数据处理和RAM读写模单元分别与Flash数据存储控制单元、数据判读单元连接，所述数据判读单元还通过Flash数据存储控制单元连接数据存储模块。

6.根据权利要求5所述的一种基于FPGA的多通道同步实时高速数据采集系统，其特征在于：所述采集前端处理模块包含依次连接的放大器AD8065、低通滤波器、芯片MAX4080、模拟数字转换器。

7.根据权利要求6所述的一种基于FPGA的多通道同步实时高速数据采集系统，其特征在于：所述数据采集电路采用采用ADI公司的高精度、低功耗、电荷再次分配逐次逼近型模数转换器AD7609，该产品是一款8通道、18位、真差分、同步采样模数转换芯片。

8.根据权利要求7所述的一种基于FPGA的多通道同步实时高速数据采集系统，其特征在于：所述数据存储模块采用ST公司的S25FL128P Flash存储器进行实时存储，该芯片存储容量为128Mbit，通过SPI接口与外部控制器建立通信，接口的时钟频率最大可达到104MHz。

Images