CN112117971A - 一种pcb板上的晶振电路、pcb板以及服务器 - Google Patents

一种pcb板上的晶振电路、pcb板以及服务器 Download PDF

Info

Publication number
CN112117971A
CN112117971A CN202011033929.6A CN202011033929A CN112117971A CN 112117971 A CN112117971 A CN 112117971A CN 202011033929 A CN202011033929 A CN 202011033929A CN 112117971 A CN112117971 A CN 112117971A
Authority
CN
China
Prior art keywords
crystal oscillator
grounding
capacitor
oscillator circuit
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011033929.6A
Other languages
English (en)
Other versions
CN112117971B (zh
Inventor
田立良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011033929.6A priority Critical patent/CN112117971B/zh
Publication of CN112117971A publication Critical patent/CN112117971A/zh
Priority to PCT/CN2021/103302 priority patent/WO2022062534A1/zh
Priority to US18/246,292 priority patent/US20230380051A1/en
Application granted granted Critical
Publication of CN112117971B publication Critical patent/CN112117971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10075—Non-printed oscillator
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10083—Electromechanical or electro-acoustic component, e.g. microphone
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Oscillators With Electromechanical Resonators (AREA)

Abstract

本发明公开了一种PCB板上的晶振电路，包括：晶振，所述晶振包括输入端、输出端、第一接地端和第二接地端；第一电容，所述第一电容的一端与所述输入端连接；第二电容，所述第二电容的一端与所述输出端连接；其中，所述第一接地端与第一接地孔连接，所述第二接地端与第二接地孔连接，所述第一电容的另一端与第三接地孔连接，所述第二电容的另一端与第四接地孔连接；所述第一接地孔、所述第二接地孔、所述第三接地孔和所述第四接地孔互相独立且不与所述晶振电路所在层的主板地连接。本发明还公开了一种PCB板和服务器。本发明提出的方案可以使服务器的晶振设计辐射发射满足B级水平，相对于同行业服务器A级水平的辐射减少了90％以上。

Description

一种PCB板上的晶振电路、PCB板以及服务器
技术领域
本发明涉及晶振领域，具体涉及一种PCB板上的晶振电路、PCB板以及服务器。
背景技术
晶振时钟信号是脉宽调制信号，此信号是输出端得到一系列幅值相等的脉冲，用这些脉冲来代替正弦波或所需要的波形。也就是在输出波形的半个周期中产生多个脉冲，使各脉冲的等值电压为正弦波形，所获得的输出平滑且低次谐波。按一定的规则对各脉冲的宽度进行调制，即可改变电路输出电压的大小，也可改变输出频率。
电磁场产生的原因为，电压随时间的急剧变化产生电场，电流随时间急剧变化产生磁场，从脉宽调制信号的波形可以看出时钟信号伴随着电压或电流信号的急剧变化，所以时钟信号必将产生很强的电场与磁场。如果在设计中不加以注意必将导致很强的辐射发射，最终电磁辐射能量超过限值要求。
如图1所示，为行业内常见的晶振连接示意图，在图中Y1为晶振，C2、 C3为滤波电容，R1为电阻，在行业内常见的晶振设计电路中，通常是晶振下方铺GND，晶振以及电容的GND与主板的GND进行连接，这种情况下，因为常见的设计电路是将服务器辐射发射限值定义为A级，虽然晶振会往外辐射能量，但是因为测试限值比较高，所以大多数情况下通过多次调试也可以通过A级测试，但是无法通过B级电磁辐射测试限值。
发明内容
有鉴于此，为了克服上述问题的至少一个方面，本发明实施例提出一种PCB板上的晶振电路，包括：
晶振，所述晶振包括输入端、输出端、第一接地端和第二接地端；
第一电容，所述第一电容的一端与所述输入端连接；
第二电容，所述第二电容的一端与所述输出端连接；
其中，所述第一接地端与第一接地孔连接，所述第二接地端与第二接地孔连接，所述第一电容的另一端与第三接地孔连接，所述第二电容的另一端与第四接地孔连接；
所述第一接地孔、所述第二接地孔、所述第三接地孔和所述第四接地孔互相独立且不与所述晶振电路所在层的主板地连接。
在一些实施例中，所述第一电容和所述第二电容与所述晶振的距离处于第一预设区间范围内。
在一些实施例中，还包括：
第一差分信号线，所述第一差分信号线与所述第一电容的一端连接；
第二差分信号线，所述第二差分信号线与所述第二电容的一端连接；
金属保护走线，所述金属保护走线构造为包围所述晶振、所述第一电容、所述第二电容、所述第一差分信号线以及所述第二差分信号线；
其中，所述金属保护走线上设置有多个第五接地孔。
在一些实施例中，所述金属保护走线不与所述第一接地孔、所述第二接地孔、所述第三接地孔和所述第四接地孔连接且不与所述晶振电路所在层的主板地连接。
在一些实施例中，相邻的两个所述第五接地孔之间的距离处于第二预设区间范围内。
在一些实施例中，所述金属保护走线包括第一部分、第二部分以及第三部分；
其中，所述第一部分和所述第二部分位于所述晶振的两侧，且所述第一部分和所述第二部分的宽度处于第三预设区间范围内；所述第三部分位于所述晶振的下方，且所述第三部分的宽度不小于所述第一部分或第二部分的宽度。
在一些实施例中，所述第一部分与所述第一差分信号线之间的距离，所述第二部分与所述第二差分信号线之间的距离、所述第一部分与所述晶振电路所在层的其他信号线或地线之间的距离、所述第二部分与所述晶振电路所在层的其他信号线或地线之间的距离均处于第四预设区间范围内。
在一些实施例中，所述第三部分的拐角大于预设值或所述第三部分的拐角为圆弧状。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种PCB板，包括如上实施例任一项所述的晶振电路。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种服务器，包括如上实施例所述PCB板。
本发明具有以下有益技术效果之一：本发明提出的方案可以使服务器的晶振设计辐射发射满足B级水平，相对于同行业服务器A级水平的辐射减少了90％以上。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为现有技术中晶振电路的连接示意图；
图2为本发明的实施例提供的PCB板上的晶振电路的结构连接示意图；
图3为本发明的实施例提供的PCB板上的晶振电路的另一结构连接示意图；
图4为本发明的实施例提供的PCB边缘晶振与参考接地板之间的电场分布示意图；
图5为本发明的实施例提供的PCB的结构示意图；
图6为本发明的实施例提供的服务器的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
根据本发明的一个方面，本发明的实施例提出一种PCB板上的晶振电路，如图2所示，其可以包括：
晶振Y1，所述晶振Y1包括输入端1、输出端2、第一接地端3和第二接地端4；
第一电容C2，所述第一电容C2的一端与所述输入端1连接；
第二电容C3，所述第二电容C3的一端与所述输出端2连接；
其中，所述第一接地端3与第一接地孔5连接，所述第二接地端4与第二接地孔6连接，所述第一电容C2的另一端与第三接地孔7连接，所述第二电容C3的另一端与第四接地孔8连接；
所述第一接地孔5、所述第二接地孔6、所述第三接地孔7和所述第四接地孔8互相独立且不与所述晶振电路所在层的主板地连接。
本发明提出的方案可以使服务器的晶振设计辐射发射满足B级水平，相对于同行业服务器A级水平的辐射减少了90％以上。
在一些实施例中，所述第一电容C2和所述第二电容C3与所述晶振Y1 的距离处于第一预设区间范围内。
具体的，电容C2和C3应该摆放在尽量靠近晶振的位置，所述第一电容C2和所述第二电容C3与所述晶振Y1的距离处于第一预设区间范围内，优选的，第一预设区间可以是60mil-90mil，也即为了达到更好的滤波效果，电容距离晶振的距离应该不能大于90mil。
在一些实施例中，如图2所示，两个滤波电容C2和C3、晶振Y1、和控制芯片COMM1相应的电路要放在同一层上，以免造成辐射发射风险。两个滤波电容C2和C3的容值可以参考25pf-30pf，晶振pad之间应该直接用直线进行连接。在电容之后可以加50欧姆电阻R1，连接晶振的输入输出线之间。
在一些实施例中，还包括：
第一差分信号线9，所述第一差分信号线与所述第一电容C2的一端连接；
第二差分信号线10，所述第二差分信号线10与所述第二电容C3的一端连接；
金属保护走线11，所述金属保护走线11构造为包围所述晶振Y1、所述第一电容C2、所述第二电容C3、所述第一差分信号线9以及所述第二差分信号线10；
其中，所述金属保护走线11上设置有多个第五接地孔12。
具体的，如图2所示，为了达到很好的滤波与防护效果，晶振通常采用包地设计，即利用金属保护走线11(guard trace)将其包裹起来，在现有的晶振电路中，如图1所示，guard trace只是将晶振Y1、电容C2和C3以及电阻进行包裹，并未对差分线进行包裹，这样无法对差分线产生的辐射进行防护。
需要说明的是，金属保护走线11相当于镀的一层金属走线，多个第五接地孔12在金属保护走线上钻的通孔。
在一些实施例中，所述金属保护走线不与所述第一接地孔、所述第二接地孔、所述第三接地孔和所述第四接地孔连接且不与所述晶振电路所在层的主板地连接。
具体的，无论是晶振的接地孔5(6)与滤波电容的接地孔7(8)应该都有独立的GND，其既不能与所述晶振电路所在层的主板地连接在一起，也不能与金属保护走线连接，以防止干扰能量的相互串扰。
在一些实施例中，相邻的两个所述第五接地孔12之间的距离处于第二预设区间范围内。
具体的，图2示出的第五接地孔12之间的距离处于第二预设区间范围内即可以防止第五接地孔过于密集导致金属保护线11无法提供防护作用，也保证更好的电磁兼容效果。优先的，第二预设区间可以是100mil-200mil。
通过多个第五接地孔12可以使晶振Y1的金属保护线11与PCB GND 进行低阻抗搭接，从而使晶振Y1旁边通过一个法拉利笼进行GND屏蔽，防止晶振能量辐射发射到空间中。
在一些实施例中，所述金属保护走线11包括第一部分111、第二部分以及112第三部分113；
其中，所述第一部分111和所述第二部分112位于所述晶振Y1的两侧，且所述第一部分111和所述第二部分112的宽度处于第三预设区间范围内，优先的，第三预设区间可以是大于50mil；所述第三部分113位于所述晶振 Y1的下方，且所述第三部分113的宽度不小于所述第一部分111或第二部分112的宽度。
具体的，如图2和图3所示，在实际的电路设计过程中，晶振既存在放在PCB板中间的位置，也存在放在板子边缘的情况发生，尤其是板子比较小，空间比较紧张的情况下。如图2所示，当晶振放在PCB板中间时，第三部分113的宽度可以与第一部分111和第二部分的宽度相同。如图3 所示，当晶振Y1放在PCB板子的边缘时，第三部分113的宽度需要大于第一部分111和第二部分的宽度。
在一些实施例中，如图4所示，当一个被测产品置于辐射发射的测试环境中时，被测产品中的高速信号线或高速器件与实验室中参考接地板会形成一定的容性耦合，被测产品中高速信号线或高速器件与实验室中参考接地板之间存在电场分布或寄生电容，这个寄生电容很小(小于0.1pf), 但是还是会导致产品出现一种共模辐射，产生这种共模辐射的原理是，晶振壳体上的电压(外壳不接0V的晶振)或晶振时钟信号上的电压U和参考接地板产生寄生回路，在我们的服务器设计过程中，晶振上方如果有线缆存在，在回路中的共模电流通过电缆产生共模辐射，共模辐射电流 I_CM＝C*ω*U_DM，其中C为PCB中信号与接地平面之间的寄生电容，约为0.1pf到几pf之间，ω为信号角频率，共模辐射电流I_CM会在几微安到数十微安之间，从这个工时可以看出，晶振上方流过这个数量级的共模电流可以造成辐射发射问题的超标。
从以上分析可以看出，晶振与参考接地板之间的耦合导致电缆共模辐射的实质是晶振与参考接地板之间的寄生电容，也就是说这个寄生电容越大，晶振与参考接地板之间的耦合就越严重，流过的共模电流也越大，反之共模电流也越小。这个寄生电容的实质是，晶振与参考接地板之间存在电场分布，当两者之间的电压差恒定时，两者之间电场分布越多，两者之间的电场强度越大，两者寄生电容也越大。从图4种可以看出，晶振距离 PCB的板边越远时，晶振与参考接地板之间的电场分布越小，当晶振靠近板边越近时，产生的电场强度越大，从而产生的辐射发射越大。
当晶振布置在PCB的中间，或离PCB边缘较远时，由于PCB中工作地存在，使大部分的电场控制在晶振和PCB工作地之间，即在PCB内部分布到参考接地板的电场大大减小，即晶振与参考接地板之间的寄生电容大大减小。从以上分析也可以看出晶振布置在PCB边缘时会导致辐射发射超标，而向板内移动后，辐射发射就降低了。
通过以上段落分析可以得到结论，在回路中的共模电流通过电缆产生共模辐射，共模辐射电流I_CM＝C*ω*U_DM，其中C为PCB中信号与接地平面之间的寄生电容，约为0.1pf到几pf之间，ω为信号角频率，当guard trace与PCB GND的低阻抗搭接时，U_DM值为之前的十分之一，C为PCB 中信号与接地平面之间的寄生电容也可缩小为之前的十分之一时，因为辐射电流I_CM＝C*ω*U_DM可以减小为之前的百分之一，在辐射电流大大减小的同时，产生辐射发射问题的概率也会大大减小。
在回路中的共模电流通过电缆产生共模辐射，共模辐射电流I_CM＝C* ω*U_DM，其中C为PCB中信号与接地平面之间的寄生电容，约为0.1pf 到几pf之间，ω为信号角频率，共模辐射电流I_CM会在几微安到数十微安之间，从这个公式可以看出，晶振上方流过这个数量级的共模电流可以造成辐射发射问题的超标。这个寄生电容的实质是，晶振与参考接地板之间存在电场分布，当两者之间的电压差恒定时，两者之间电场分布越多，两者之间的电场强度越大，两者寄生电容也越大。从图4可以看出，晶振距离PCB的板边越远时，晶振与参考接地板之间的电场分布越小，当晶振靠近板边越近时，产生的电场强度越大，从而产生的辐射发射越大。
通过以上分析，可以看出，当晶振靠近板边时，如何处理才能达到良好的辐射发射效果是行业内存在的一大难题，我们通过多次研究以及实验得到在将晶振放置在板边时，需要将第三部分113的宽度设置为大于第一部分111和第二部分的宽度。例如，可以在晶振靠近板边的地方至少铺1 厘米GND铜箔，因为1厘米＝10毫米＝393.7mil，所以在晶振下方晶振与板子之间加393.7mil GND铜箔。
在一些实施例中，所述第三部分的拐角大于预设值或所述第三部分的拐角为圆弧状。
具体的，铜箔不能出现90°拐角或者锐角，应该采取钝角或圆弧型铜箔，如果出现90°拐角或者锐角，在拐角处会产生非常大的辐射场，造成辐射发射超标。同样的，铜箔上也需要设置多个第五接地孔，多个第五接地孔之间的间距也在第二预设区间内。
在一些实施例中，所述第一部分111与所述第一差分信号线9之间的距离，所述第二部分112与所述第二差分信号线10之间的距离、所述第一部分111与所述晶振电路所在层的其他信号线或地线之间的距离、所述第二部分112与所述晶振电路所在层的其他信号线或地线之间的距离均处于第四预设区间范围内。
具体的，为了保证良好的电磁兼容效果，可以金属保护线11与其他的走线或地线需要间隔预设的距离，优先的，第四预设区间范围可以为 10mil-20mil。当金属保护线11外侧为改层的参考地线时，两者之间形成的空隙应该有10mil到20mil的anti-pad间距。
本发明提出的方案可以使服务器的晶振设计辐射发射满足B级水平，相对于同行业服务器A级水平的辐射减少了90％以上。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种过流保护系统400，如图5所示，包括如上任一实施例所述的PCB 板上的晶振电路401。
基于同一发明构思，根据本发明的另一个方面，本发明的实施例还提供了一种服务器500，如图6所示，包括：
PCB板501，所述PCB板501包括如上实施例任一项所述的晶振电路 502。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种PCB板上的晶振电路，其特征在于，所述晶振电路包括：
晶振，所述晶振包括输入端、输出端、第一接地端和第二接地端；
第一电容，所述第一电容的一端与所述输入端连接；
第二电容，所述第二电容的一端与所述输出端连接；
其中，所述第一接地端与第一接地孔连接，所述第二接地端与第二接地孔连接，所述第一电容的另一端与第三接地孔连接，所述第二电容的另一端与第四接地孔连接；
所述第一接地孔、所述第二接地孔、所述第三接地孔和所述第四接地孔互相独立且不与所述晶振电路所在层的主板地连接。
2.如权利要求1所述的晶振电路，其特征在于，所述第一电容和所述第二电容与所述晶振的距离处于第一预设区间范围内。
3.如权利要求1所述的晶振电路，其特征在于，还包括：
第一差分信号线，所述第一差分信号线与所述第一电容的所述一端连接；
第二差分信号线，所述第二差分信号线与所述第二电容的所述一端连接；
金属保护走线，所述金属保护走线构造为包围所述晶振、所述第一电容、所述第二电容、所述第一差分信号线以及所述第二差分信号线；
其中，所述金属保护走线上设置有多个第五接地孔。
4.如权利要求3所述的晶振电路，其特征在于，所述金属保护走线不与所述第一接地孔、所述第二接地孔、所述第三接地孔和所述第四接地孔连接且不与所述晶振电路所在层的主板地连接。
5.如权利要求3所述的晶振电路，其特征在于，相邻的两个所述第五接地孔之间的距离处于第二预设区间范围内。
6.如权利要求3所述的晶振电路，其特征在于，所述金属保护走线包括第一部分、第二部分以及第三部分；
其中，所述第一部分和所述第二部分位于所述晶振的两侧，且所述第一部分和所述第二部分的宽度处于第三预设区间范围内；所述第三部分位于所述晶振的下方，且所述第三部分的宽度不小于所述第一部分或第二部分的宽度。
7.如权利要求6所述的晶振电路，其特征在于，所述第一部分与所述第一差分信号线之间的距离，所述第二部分与所述第二差分信号线之间的距离、所述第一部分与所述晶振电路所在层的其他信号线或地线之间的距离、所述第二部分与所述晶振电路所在层的其他信号线或地线之间的距离均处于第四预设区间范围内。
8.如权利要求6所述的晶振电路，其特征在于，所述第三部分的拐角大于预设值或所述第三部分的拐角为圆弧状。
9.一种PCB板，其特征在于，包括如权利要求1-8任一项所述的晶振电路。
10.一种服务器，其特征在于，包括如权利要求9所述的PCB板。
CN202011033929.6A 2020-09-27 2020-09-27 一种pcb板上的晶振电路、pcb板以及服务器 Active CN112117971B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011033929.6A CN112117971B (zh) 2020-09-27 2020-09-27 一种pcb板上的晶振电路、pcb板以及服务器
PCT/CN2021/103302 WO2022062534A1 (zh) 2020-09-27 2021-06-29 一种pcb板上的晶振电路、pcb板以及服务器
US18/246,292 US20230380051A1 (en) 2020-09-27 2021-06-29 Crystal Oscillator Circuit On PCB, PCB And Server

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011033929.6A CN112117971B (zh) 2020-09-27 2020-09-27 一种pcb板上的晶振电路、pcb板以及服务器

Publications (2)

Publication Number Publication Date
CN112117971A true CN112117971A (zh) 2020-12-22
CN112117971B CN112117971B (zh) 2023-01-06

Family

ID=73797725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011033929.6A Active CN112117971B (zh) 2020-09-27 2020-09-27 一种pcb板上的晶振电路、pcb板以及服务器

Country Status (3)

Country Link
US (1) US20230380051A1 (zh)
CN (1) CN112117971B (zh)
WO (1) WO2022062534A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113221497A (zh) * 2021-03-31 2021-08-06 西安羚控电子科技有限公司 一种pcb板的晶振电路
WO2022062534A1 (zh) * 2020-09-27 2022-03-31 苏州浪潮智能科技有限公司 一种pcb板上的晶振电路、pcb板以及服务器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201766563U (zh) * 2010-09-09 2011-03-16 华为终端有限公司 一种单板时钟系统
CN104320905A (zh) * 2014-08-25 2015-01-28 深圳市共进电子股份有限公司 印刷电路板、pcba板和电子设备
CN205378339U (zh) * 2016-01-14 2016-07-06 重庆蓝岸通讯技术有限公司 晶振在pcb板中的接地结构
CN109660228A (zh) * 2018-12-21 2019-04-19 郑州云海信息技术有限公司 一种印刷电路板及其生产方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972561A (zh) * 2005-11-23 2007-05-30 鸿富锦精密工业（深圳）有限公司 印刷电路板
CN209624696U (zh) * 2018-12-21 2019-11-12 郑州云海信息技术有限公司 一种印刷电路板
CN112117971B (zh) * 2020-09-27 2023-01-06 苏州浪潮智能科技有限公司 一种pcb板上的晶振电路、pcb板以及服务器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201766563U (zh) * 2010-09-09 2011-03-16 华为终端有限公司 一种单板时钟系统
CN104320905A (zh) * 2014-08-25 2015-01-28 深圳市共进电子股份有限公司 印刷电路板、pcba板和电子设备
CN205378339U (zh) * 2016-01-14 2016-07-06 重庆蓝岸通讯技术有限公司 晶振在pcb板中的接地结构
CN109660228A (zh) * 2018-12-21 2019-04-19 郑州云海信息技术有限公司 一种印刷电路板及其生产方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022062534A1 (zh) * 2020-09-27 2022-03-31 苏州浪潮智能科技有限公司 一种pcb板上的晶振电路、pcb板以及服务器
CN113221497A (zh) * 2021-03-31 2021-08-06 西安羚控电子科技有限公司 一种pcb板的晶振电路

Also Published As

Publication number Publication date
US20230380051A1 (en) 2023-11-23
WO2022062534A1 (zh) 2022-03-31
CN112117971B (zh) 2023-01-06

Similar Documents

Publication Publication Date Title
US8907748B2 (en) Common-mode suppression filter for microstrip 10-Gb/s differential lines
CN112117971B (zh) 一种pcb板上的晶振电路、pcb板以及服务器
CN107896418B (zh) 一种光模块
Hubing PCB EMC design guidelines: a brief annotated list
Montrose EMC and printed circuit board design
JP2845210B2 (ja) 電磁放射を低減するグランド構成
JP6611555B2 (ja) プリント回路板及び電子機器
US8779298B2 (en) Electronic circuit
JP6843312B1 (ja) 回路基板及び電子機器
Carter Circuit board layout techniques
Motorola System design and layout techniques for noise reduction in MCU-based systems
JP2001326432A (ja) プリント配線板とケーブルの接続構造及び電子機器
Katrai et al. EMI reduction techniques
CN217936069U (zh) 特种车载磁平衡霍尔电流传感器
CN115455703B (zh) 高速线缆的设计方法、fpc排线、线缆排线、服务器
JP3408376B2 (ja) フィルタ回路
Tran Electromagnetic Interference (EMI)
WO2022201223A1 (ja) ノイズフィルタ回路及びノイズフィルタ装置
TW201004519A (en) Signal transmission structure
JP2011146454A (ja) ノイズ対策構造
JPH0716116B2 (ja) 電子装置
JPWO2011021339A1 (ja) 給電線構造及びそれを用いた回路基板、ｅｍｉノイズ低減方法
JPH11259172A (ja) 電子機器
Raza et al. Electromagnetically Compatible Solutions for High and Low Frequency Environment by Separation of Systems
Tran et al. Electromagnetic Interference (EMI)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant