CN112115672B - 一种高压多路复用器芯片的版图结构 - Google Patents
一种高压多路复用器芯片的版图结构 Download PDFInfo
- Publication number
- CN112115672B CN112115672B CN202010965711.8A CN202010965711A CN112115672B CN 112115672 B CN112115672 B CN 112115672B CN 202010965711 A CN202010965711 A CN 202010965711A CN 112115672 B CN112115672 B CN 112115672B
- Authority
- CN
- China
- Prior art keywords
- edition
- layout
- area
- region
- layout area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000007493 shaping process Methods 0.000 claims abstract description 4
- 238000006243 chemical reaction Methods 0.000 claims abstract description 3
- 238000002955 isolation Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 8
- 230000005540 biological transmission Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明公开了一种高压多路复用器芯片的版图结构,第一版图区与第二版图区和第四版图区相连,第二版图区与第三版图区相连,第三版图区与第六版图区相连相连;第五版图区与第一、二、三、四、六版图区均相连;第一版图区为输入整形电路版图区;第二版图区为电平转换电路版图区;第三版图区为译码电路版图区;第四版图区为输入接口版图区;第五版图区为输出接口版图区;第六版图区为多路复用器电路版图区。本发明的版图结构,各版图区布局合理、紧凑,面积达到最优化,降低了芯片成本;同时,不同电压阈电路模块、数字模块和模拟模块之间有效隔离,提高通道一致性和抗闩锁能力。
Description
技术领域
本发明涉及集成电路设计技术领域,涉及芯片版图结构,尤其涉及一种高压多路复用器芯片的版图结构。
背景技术
高压多路复用器常常用于模拟信号与数字控制器的接口,随着半导体技术的快速发展和消费电子产品的升级,开关功能是视频、音频传输及处理过程中的一个很重要组成部分,在手机和其它超便携产品中广泛应用,对高压多路复用器芯片的性能指标提出了更多的要求,除了要求低的导通电阻和电阻平坦性特性外,对在高压下通道串扰、通道一致性以及高压抗闩锁等特性要求显著提高,因此设计一款基于高压多路复用器芯片尤为必要。
发明内容
本发明所要解决的技术问题是克服现有技术的缺陷,提供一种合理高效的多路复用器芯片的版图结构,通过合理的芯片布局布线实现了芯片的高性能、低成本、高压抗闩锁能力。
为解决上述技术问题,本发明采用的技术方案如下:
一种高压多路复用器芯片的版图结构,包括第一版图区、第二版图区、第三版图区、第四版图区、第五版图区和第六版图区,其中,第一版图区与第二版图区和第四版图区相连,第二版图区与第三版图区相连,第三版图区与第六版图区相连相连;第五版图区与第一、二、三、四、六版图区均相连;
第一版图区为输入整形电路版图区,包括逻辑控制输入和使能输入版图区,采用正电源和地供电;
第二版图区为电平转换电路版图区,采用正电源和负电源供电;
第三版图区为译码电路版图区,包括数字逻辑控制电路版图区,采用正电源和负电源供电;
第四版图区为输入接口版图区,包括输入ESD保护版图区和地线版图区;
第五版图区为输出接口版图区,包括输出接口版图区和正负电源线版图区;
第六版图区为多路复用器电路版图区,包括开关控制电路、开关电路和开关接口ESD保护版图区,采用正电源和负电源供电。
进一步地,第一版图区添加衬底隔离环和N阱隔离环与第四版图区进行隔离。
进一步地,第二版图区与第一版图区间设有预设距离20μm~30μm。
进一步地,第二版图区添加衬底隔离环和N阱隔离环与第一版图区进行隔离。
进一步地,第三版图区的控制信号线等长。
进一步地,所述第六版图区中,开关电路的PMOS和NMOS设置在该路输出接口的两侧,并添加衬底隔离环和N阱隔离环。
进一步地,第二版图区和第四版图区分别设置在第一版图区的相对的两侧;
第三版图区设置在第二版图区的一侧并与第一版图区相对,第五版图区设置在第三版图区的一侧并与第二版图区相对;
第六版图区对称地设置在其他版图区的两侧。
本发明所达到的有益效果:
本发明的版图结构,各版图区布局合理、紧凑,面积达到最优化,降低了芯片成本;同时,不同电压阈电路模块、数字模块和模拟模块之间有效隔离,提高通道一致性和抗闩锁能力。
附图说明
图1是本发明具体实施的高压多路复用器芯片的版图结构示意图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
参见图1所示,为本发明具体实施的高压多路复用器芯片的版图结构示意图。该高压多路复用器芯片的版图结构,包括第一版图区10、第二版图区20、第三版图区30、第四版图区40、第五版图区50、第六版图区60。其中,第一版图区10与第二版图区20和第四版图区40、第二版图区20与第三版图区30、第三版图区30与第六版图区60,第五版图区50与其余版图区相连。
第一版图区10位于所述芯片的中间上方区域,为输入整形电路版图区,包括4个逻辑控制输入和1个使能输入版图区,采用15V电源和地供电,与NMOS管在上面,与第四版图区的输入和地线就近连接,添加衬底隔离环和N阱隔离环进行隔离;第二版图区20位于所述芯片的中间区域,为电平转换电路版图区,采用15V电源和-15V电源供电,与第一版图区间设有预设距离20μm~30μm,添加衬底隔离环和N阱隔离环进行隔离;第三版图区30位于所述芯片的中间下方区域,为译码电路版图区,包括数字逻辑控制电路版图区,采用15V电源和-15V电源供电,集成了4-16译码器,输出16路控制信号,其中1-8路、9-16路分别与第六版图区的左右侧相连,版图布局布线考虑寄生效应,使控制信号线等长,提高通道一致性;第四版图区40位于所述芯片的中间顶部区域,为输入接口版图区,包括输入ESD保护版图区和地线版图区;第五版图区50位于所述芯片的中间底部区域,为输出接口版图区,包括输出接口版图区、正负电源线版图区及ESD保护版图区;第六版图区60位于所述芯片的左侧、右侧区域,为多路复用器电路版图区,包括开关控制电路、开关电路、开关接口ESD保护版图区,采用正电源和负电源电压阈供电,开关电路由一个PMOS和NMOS组成的传输门构成,因其面积很大,分别放置在该路输出接口的两侧,并添加衬底隔离环和N阱隔离环,以提高抗闩锁能力,版图布局布线时使第六版图区60的左侧、右侧版图保持对称、连线等长,提高通道一致性。
本发明并不限于上文讨论的实施方式,以上对具体实施方式的描述旨在于为了描述和说明本发明涉及的技术方案。基于本发明启示的显而易见的变换或替代也应当被认为落入本发明的保护范围;以上的具体实施方式用来揭示本发明的最佳实施方法,以使得本领域的普通技术人员能够应用本发明的多种实施方式以及多种替代方式来达到本发明的目的。
Claims (6)
1.一种高压多路复用器芯片的版图结构,其特征是,包括第一版图区、第二版图区、第三版图区、第四版图区、第五版图区和第六版图区,其中,第一版图区与第二版图区和第四版图区相连,第二版图区与第三版图区相连,第三版图区与第六版图区相连相连;第五版图区与第一、二、三、四、六版图区均相连;第二版图区和第四版图区分别设置在第一版图区的相对的两侧;第三版图区设置在第二版图区的一侧并与第一版图区相对,第五版图区设置在第三版图区的一侧并与第二版图区相对;第六版图区对称地设置在其他版图区的两侧;
第一版图区为输入整形电路版图区,包括逻辑控制输入和使能输入版图区,采用正电源和地供电;
第二版图区为电平转换电路版图区,采用正电源和负电源供电;
第三版图区为译码电路版图区,包括数字逻辑控制电路版图区,采用正电源和负电源供电;
第四版图区为输入接口版图区,包括输入ESD保护版图区和地线版图区;
第五版图区为输出接口版图区,包括输出接口版图区和正负电源线版图区;
第六版图区为多路复用器电路版图区,包括开关控制电路、开关电路和开关接口ESD保护版图区,采用正电源和负电源供电。
2.根据权利要求1所述的高压多路复用器芯片的版图结构,其特征是,第一版图区添加衬底隔离环和N阱隔离环与第四版图区进行隔离。
3.根据权利要求1所述的高压多路复用器芯片的版图结构,其特征是,第二版图区与第一版图区间设有预设距离20μm~30μm。
4.根据权利要求1所述的高压多路复用器芯片的版图结构,其特征是,第二版图区添加衬底隔离环和N阱隔离环与第一版图区进行隔离。
5.根据权利要求1所述的高压多路复用器芯片的版图结构,其特征是,第三版图区的控制信号线等长。
6.根据权利要求1所述的高压多路复用器芯片的版图结构,其特征是,所述第六版图区中,开关电路的PMOS和NMOS设置在该开关电路输出接口的两侧,并添加衬底隔离环和N阱隔离环。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010965711.8A CN112115672B (zh) | 2020-09-15 | 2020-09-15 | 一种高压多路复用器芯片的版图结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010965711.8A CN112115672B (zh) | 2020-09-15 | 2020-09-15 | 一种高压多路复用器芯片的版图结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112115672A CN112115672A (zh) | 2020-12-22 |
CN112115672B true CN112115672B (zh) | 2024-01-26 |
Family
ID=73802725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010965711.8A Active CN112115672B (zh) | 2020-09-15 | 2020-09-15 | 一种高压多路复用器芯片的版图结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112115672B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116011390B (zh) * | 2023-03-24 | 2023-06-20 | 飞腾信息技术有限公司 | 一种芯片布线设计方法、装置、存储介质及电子设备 |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1806776A (zh) * | 2005-12-16 | 2006-07-26 | 清华大学 | 生物体植入关节双向数字无线压力监视系统 |
CN101308839A (zh) * | 2007-05-18 | 2008-11-19 | 国际商业机器公司 | 多端口cam单元及其制造方法 |
CN101587509A (zh) * | 2009-06-18 | 2009-11-25 | 中国科学院微电子研究所 | 一种频率合成器芯片版图结构 |
CN101800237A (zh) * | 2010-02-09 | 2010-08-11 | 中国科学院上海微系统与信息技术研究所 | 相变存储器芯片版图结构 |
CN102523017A (zh) * | 2011-12-01 | 2012-06-27 | 清华大学 | 一种单载波超宽带接收机芯片 |
CN102930094A (zh) * | 2012-10-25 | 2013-02-13 | 北京七芯中创科技有限公司 | 带温度补偿的高精度时钟芯片版图结构 |
CN103003940A (zh) * | 2009-10-12 | 2013-03-27 | 莫诺利特斯3D<sup>TM</sup>有限公司 | 具有半导体装置和结构的系统 |
CN204425537U (zh) * | 2014-11-10 | 2015-06-24 | 深圳艾科创新微电子有限公司 | 一种视频解码处理器芯片 |
CN109712972A (zh) * | 2017-10-26 | 2019-05-03 | 上海长园维安电子线路保护有限公司 | 一种过压保护芯片的版图结构 |
CN209000014U (zh) * | 2018-11-21 | 2019-06-18 | 紫光同芯微电子有限公司 | Usb key芯片版图结构 |
CN209708976U (zh) * | 2017-10-26 | 2019-11-29 | 上海长园维安电子线路保护有限公司 | 一种过压保护芯片的版图结构 |
CN111209715A (zh) * | 2018-11-21 | 2020-05-29 | 紫光同芯微电子有限公司 | 一种usb key芯片的版图结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8410814B2 (en) * | 2011-06-16 | 2013-04-02 | Apple Inc. | Receiver circuits for differential and single-ended signals |
CN205984953U (zh) * | 2015-06-26 | 2017-02-22 | Pep创新私人有限公司 | 半导体封装 |
-
2020
- 2020-09-15 CN CN202010965711.8A patent/CN112115672B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1806776A (zh) * | 2005-12-16 | 2006-07-26 | 清华大学 | 生物体植入关节双向数字无线压力监视系统 |
CN101308839A (zh) * | 2007-05-18 | 2008-11-19 | 国际商业机器公司 | 多端口cam单元及其制造方法 |
CN101587509A (zh) * | 2009-06-18 | 2009-11-25 | 中国科学院微电子研究所 | 一种频率合成器芯片版图结构 |
CN103003940A (zh) * | 2009-10-12 | 2013-03-27 | 莫诺利特斯3D<sup>TM</sup>有限公司 | 具有半导体装置和结构的系统 |
CN101800237A (zh) * | 2010-02-09 | 2010-08-11 | 中国科学院上海微系统与信息技术研究所 | 相变存储器芯片版图结构 |
CN102523017A (zh) * | 2011-12-01 | 2012-06-27 | 清华大学 | 一种单载波超宽带接收机芯片 |
CN102930094A (zh) * | 2012-10-25 | 2013-02-13 | 北京七芯中创科技有限公司 | 带温度补偿的高精度时钟芯片版图结构 |
CN204425537U (zh) * | 2014-11-10 | 2015-06-24 | 深圳艾科创新微电子有限公司 | 一种视频解码处理器芯片 |
CN109712972A (zh) * | 2017-10-26 | 2019-05-03 | 上海长园维安电子线路保护有限公司 | 一种过压保护芯片的版图结构 |
CN209708976U (zh) * | 2017-10-26 | 2019-11-29 | 上海长园维安电子线路保护有限公司 | 一种过压保护芯片的版图结构 |
CN209000014U (zh) * | 2018-11-21 | 2019-06-18 | 紫光同芯微电子有限公司 | Usb key芯片版图结构 |
CN111209715A (zh) * | 2018-11-21 | 2020-05-29 | 紫光同芯微电子有限公司 | 一种usb key芯片的版图结构 |
Non-Patent Citations (1)
Title |
---|
多电源电压SoC芯片ESD保护设计;李文嘉 等;电脑知识与技术;第12卷(第4期);221-223 * |
Also Published As
Publication number | Publication date |
---|---|
CN112115672A (zh) | 2020-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8222945B2 (en) | Semiconductor integrated circuit device | |
US7411267B2 (en) | Semiconductor integrated circuit device | |
US11908799B2 (en) | Semiconductor integrated circuit device | |
US8405442B2 (en) | Level shifters and integrated circuits thereof | |
US7294892B2 (en) | Multi-transistor layout capable of saving area | |
US8994443B2 (en) | Bidirectional switch and switch circuit using the bidirectional switch | |
US8432190B2 (en) | Semiconductor device with reduced power consumption | |
US7707521B2 (en) | Layout architecture having high-performance and high-density design | |
JP2008270377A (ja) | 半導体装置およびそれを用いたプラズマディスプレイ駆動用半導体集積回路装置 | |
CN112115672B (zh) | 一种高压多路复用器芯片的版图结构 | |
US7884424B2 (en) | Structure of MTCMOS cell | |
US8836418B2 (en) | High frequency semiconductor switch | |
US20150028940A1 (en) | Integrated circuit having at least one functional circuit block operating in multi-source power domain and related system with power management | |
US7626266B2 (en) | Semiconductor integrated circuit device having a plurality of functional circuits with low power consumption | |
US9531374B2 (en) | Low power die | |
CN101166028A (zh) | 半导体集成电路的设计方法、装置以及电子装置 | |
US6653693B1 (en) | Semiconductor integrated circuit device | |
US20220230954A1 (en) | Semiconductor device | |
JPH07212218A (ja) | 論理回路 | |
WO2017156921A1 (zh) | 一种基于soi工艺的电池管理芯片电路 | |
US10505545B1 (en) | Simplified bias scheme for digital designs | |
CN101916762A (zh) | 互补金属氧化物半导体场效应晶体管结构 | |
CN216053047U (zh) | 开关芯片及包含其的电子装置 | |
US20130043541A1 (en) | Low power/high speed tsv interface design | |
CN101123250B (zh) | 具有高性能及高密度设计的布局架构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |