CN112103279A - 微显示装置及制造方法 - Google Patents
微显示装置及制造方法 Download PDFInfo
- Publication number
- CN112103279A CN112103279A CN202011089660.3A CN202011089660A CN112103279A CN 112103279 A CN112103279 A CN 112103279A CN 202011089660 A CN202011089660 A CN 202011089660A CN 112103279 A CN112103279 A CN 112103279A
- Authority
- CN
- China
- Prior art keywords
- chip
- bonding
- display
- insulating layer
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 75
- 229910052751 metal Inorganic materials 0.000 claims abstract description 75
- 239000011810 insulating material Substances 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 30
- 150000002739 metals Chemical class 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000011161 development Methods 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 4
- 239000003822 epoxy resin Substances 0.000 claims description 4
- 238000004021 metal welding Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 229920000647 polyepoxide Polymers 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 239000000741 silica gel Substances 0.000 claims 2
- 229910002027 silica gel Inorganic materials 0.000 claims 2
- 230000000694 effects Effects 0.000 abstract description 3
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 43
- 238000005516 engineering process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000000499 gel Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- -1 anode metal Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000008447 perception Effects 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 210000001525 retina Anatomy 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
- H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
本发明涉及一种微显示装置及其制造方法，包括：阵列排布的若干显示芯片和驱动芯片，所述的显示芯片和驱动芯片倒装键合，所述的显示芯片和所述的驱动芯片上分别具有多个键合金属，所述的显示芯片和所述的驱动芯片之间还设有延展绝缘层，所述的显示芯片和所述的驱动芯片上的多个键合金属穿过述的延展绝缘层一一对应地键合。本发明在两片待键合的芯片中的其中一片或两片上，制作图形化的，具有一定延展性的绝缘材料，达到提高键合工艺窗口，降低工艺要求，从而提高良率的效果。
Description
技术领域
本发明属于微显示技术领域，特别涉及一种Micro-LED显示屏及其制造方法。
背景技术
微显示领域的显示器件多被用于产生高亮度的微缩显示图像，通过光学系统进行投影从而被观察者感知，投影目标可以是视网膜(虚像)，或者投影幕布（实相）。传统的微型显示屏并不被用于直接肉眼观察，其像素尺寸很小，像素密度Pixel per Inch (PPI) 很高。传统的微型显示技术有LCoS（硅基液晶显示Liquid Crystal on Silicon）、DLP（数字光处理Digital Light Processing）等，新兴技术主要是Micro-LED，其原理是通过高精密图形曝光显影刻蚀的方式，将LED外延片刻蚀成一个个独立的像素，通常像素的大小在微米量级（0.1-50 μm）。Micro-LED即LED微缩技术，是将传统LED阵列化、微缩化后采用键合工艺来结合驱动芯片与显示芯片，键合工艺的电学互联点达到了百万量级。目前主要的技术路线有巨量转移技术和倒装焊技术，巨量转移技术还不成熟，转移效率低；而Flip Chip（倒装焊工艺），无法实现高像素密度的芯片键合，通常只能实现50um以上的间距的像素的芯片键合。
Micro-LED高像素密度的显示芯片若采用倒装焊工艺键合，需要显示芯片和驱动芯片的表面状况满足近乎苛刻的要求，如加工环境无尘度要求高、芯片平整度高、无翘曲等。在工艺过程中，由于工艺要求难以达到，极易出现芯片局部变形，导致键合失效，从而导致变形部分单像素显示异常，量产良率低等问题。
发明内容
为了解决上述技术问题，本发明的目的是提供一种制造成本低、良率高的微显示装置。
为了实现上述发明的目的，本发明采用如下技术方案：一种微显示装置，包括：阵列排布的若干显示芯片和若干驱动芯片，所述的显示芯片和驱动芯片倒装键合，所述的显示芯片和所述的驱动芯片上分别具有多个键合金属，所述的显示芯片和所述的驱动芯片之间还平铺设有延展绝缘层，所述的延展绝缘层上开有多个通孔，所述的显示芯片和所述的驱动芯片上的多个键合金属穿过述的延展绝缘层的多个通孔分别一一对应地键合，所述的延展绝缘层被压缩在所述的显示芯片和所述的驱动芯片的键合面之间。
优选的，所述的键合金属包括设置在所述显示芯片和驱动芯片其中的一个上的凸起，以及设置在所述显示芯片和驱动芯片中的另一个上的金属垫，所述凸起分别穿过多个所述通孔与金属垫连接，所述的凸起凸出于所在键合面的高度小于等于所述的延展绝缘层的厚度。
优选的，所述的键合金属包括分别设置所述显示芯片和驱动芯片上且凸出于键合面的凸起，所述显示芯片和驱动芯片上的凸起凸出与各自所在键合面的高度之和小于等于所述的延展绝缘层的厚度。
优选的，所述的延展绝缘层选自苯并环丁烯材料或硅胶、环氧树脂、聚酰亚胺中的一种。
优选的，所述的延展绝缘层的厚度为0.01nm-100nm。
本发明的另一个目的是提供一种工艺难度低、成品良率高的微显示装置的制造方法。
为实现该目的，本发明还采用如下技术方案：一种微显示装置的制造方法，包括下述步骤
提供一第一晶圆片，所述的第一晶圆片上具有若干第一芯片，所述的第一芯片的键合面上具有多个第一键合金属；
提供一第二晶圆片，所述的第二晶圆片上具有若干第二芯片，所述的第二芯片的键合面上具有多个第二键合金属；
在所述的第一晶圆片和/或第二晶圆片的键合面上形成一层延展绝缘材料，去除部分延展性绝缘材料使所述的第一键合金属及第二键合金属外露；
将所述的第一晶圆片与第二晶圆片倒装键合，使所述的第一键合金属与第二键合金属对位键合；其中，所述的第一芯片和第二芯片之一为显示芯片，另一个为驱动芯片，所述的延展绝缘材料被压缩在所述的显示芯片和所述的驱动芯片的键合面之间。
上述技术方案中，优选的，所述的延展绝缘层选自苯并环丁烯材料或硅胶、环氧树脂、聚酰亚胺中的一种。
上述技术方案中，优选的，所述的延展性绝缘材料的厚度为0.01nm-100nm。
上述技术方案中，优选的，所述延展性绝缘材料通过直接涂布的方式形成在所述的第二芯片上，再通过曝光、显影工艺处理，去除所述的第一键合金属及第二键合金属表面的延展性绝缘材料。
上述技术方案中，优选的，所述延展性绝缘材料通过光阻涂布的方式形成在所述的第一芯片或第二芯片上，再通过曝光、显影、刻蚀处理，去除所述的第一键合金属或第二键合金属表面的延展性绝缘材料。
上述技术方案中，优选的，所述的第一晶圆片先通过金属化工艺形成多个金属焊点，再经过绝缘层刻蚀削去部分绝缘层，使多个所述的金属焊点凸出于所述的第一芯片的键合面而形成多个所述的第一键合金属。
上述技术方案中，优选的，所述的第一键合金属凸出于第一芯片的键合面向外延伸的高度为H1，所述的第二键合金属凸出于键合面向外延伸的高度为H2，所述的延展绝缘材料的厚度大于等于H1、H2之和。
本发明的原理是：
受限于前道工艺的限制，待键合的上下两片晶圆片无法做到绝对的光滑，并且在晶圆的不同位置，也会随机的出现高低的不同，如中间区域高，边缘低；另外晶圆表面上的异物等颗粒（Particle）也是无法绝对避免的。这种情况下，键合时无法做到完全贴合，出现有些地方成功键合，有些地方没有连接，从而出现工艺窗口比较小的情况。本发明通过增加延展绝缘材料后，配合上下两片晶圆的键合金属结构，延展绝缘材料会在外界压力作用下出现延展，使晶圆上高的地方比低的地方会收到更大的压力影响，并且可以大大的消除颗粒异物的影响，从而增加键合的工艺窗口，提高键合成功率。
附图说明
附图1为载有显示芯片的第一晶圆片的示意图；
附图2为键合过程示意图图；
附图3本发明的微显示装置的结构示意图；
附图4为延展绝缘材料在第二晶圆片上的分布示意图；
其中：10、第一晶圆片；11、凸起；12、键合面；20、第二晶圆片；21、金属垫；22、键合面；30、延展绝缘层；31、通孔；41、显示芯片；42、驱动芯片。
具体实施方式
为详细说明发明的技术内容、构造特征、所达成目的及功效，下面将结合实施例并配合附图予以详细说明，其中本说明书中所述的“上”、“下”位置关系分别与附图2中的上、下方对应。
本实施例公开了一种微显示装置及其制造方法，该方法可适用于Micro-LED制造过程。
参见附图1、2，该制造方法包括下述步骤：
1.提供一第一晶圆片10，该第一晶圆片10上通过外延生长形成LED外延层，再通过图形化、蚀刻以及涂布绝缘层等工艺形成若干LED显示芯片。这些显示芯片通过金属化工艺在第一晶圆片的键合面上形成阳极引线、阴极引线等，这些金属引线的末端形成用于连接驱动芯片管脚的多个金属焊点，再经过绝缘层刻蚀将部分绝缘层减薄，使多个金属焊点凸出于所述的显示芯片的键合面而形成多个第一键合金属，即图1所示的凸起11，这些凸起11沿着垂直于第一晶圆片10的键合面向外的方向延伸的高度为H1，凸起11凸出于其所在芯片键合面的高度在0.01nm-100nm之间，优选0.1nm-10nm。；
2.提供一第二晶圆片20，所述的第二晶圆片20上具有若干驱动芯片，所述的驱动芯片的键合面上通过金属化工艺形成有若干金属焊点，这些金属焊点齐平或略低于驱动芯片的键合面，形成相对于键合面向内凹陷形成第二键合金属，即图2中的若干金属垫21，金属垫21相对于其键合面凸出的高度为H2，H2可以为正值或负值；
3.在所述的第二晶圆片20的键合面上涂布一层厚度为0.01nm-100nm的延展绝缘材料，形成延展绝缘层30，去除部分延展性绝缘材料后使其形成多个与金属垫21对应的通孔31，使通孔31的下方的金属垫21外露，延展绝缘材料是指具有延展性的材料，该延展性绝缘材料选自BCB（Bisbenzocyclobutene苯并环丁烯）材料，或硅胶、环氧树脂、聚酰亚胺等其他具有延展性的材料。在外界环境作用下，包括但不限于力、温度、紫外线、红外线、超声波等，材料具有延展特性。参见图4所示，延展绝缘材料覆盖在第二晶圆片表面，并外露全部或部分金属垫21，供后续键合，通孔31的大小应等于或大于金属垫21的大小。
4.将所述的第一晶圆片10与第二晶圆片20倒装键合，使所述的显示芯片的多个凸起11与驱动芯片的金属垫21对位键合。键合过程中，键合压力不做特定限制，在本发明的最佳实施例中，键合压力是变化的，且第一晶圆片10与第二晶圆片20之间的相对位置可做水平调节。
延展绝缘层的厚度应当大于等于一对键合金属凸起的高度H1、H2之和，在本实施例中，由于第一键合金属为凸起11，第二键合金属为金属垫21，金属垫21与第二晶圆片20的键合面齐平或略低，因此一对键合金属凸起的高度大致等于凸起11的高度，也就是延展绝缘层的厚度大于等于第一晶圆片表面被减薄的绝缘层的厚度。因此当第一晶圆片10和第二晶圆片20键合以后，延展绝缘层位于显示芯片与驱动芯片之间，并被二者的键合面压缩，能够对二者形成稳定的支撑。
5.去除显示芯片衬底，形成显示装置。
步骤3当中，所述延展性绝缘材料可以通过直接涂布的方式形成在所述的驱动芯片上，再通过曝光、显影工艺处理，去除所述的金属垫表面的延展性绝缘材料。
或者，所述延展性绝缘材料还可以通过光阻涂布的方式形成在所述的驱动芯片上，再通过曝光、显影、刻蚀处理，去除所述的金属垫表面的延展性绝缘材料。
而在本发明的其他实施例中，也可以与本实施例相反的，在第一晶圆片上形成驱动芯片，并在驱动芯片上形成凸起，在第二晶圆片上形成显示芯片，并在显示芯片上设置金属垫，这是仍是根据本发明构思而做出的技术方案。或者还可以在显示芯片和驱动芯片上均形成若干凸起，只要单个芯片或两个芯片凸起的总高度，略低于延展绝缘层的厚度即可。
参见附图3所示，一种微显示装置，包括：阵列排布的若干显示芯片和若干驱动芯片，其中显示芯片包括多个阵列排布的LED发光单元、显示电路等；而驱动芯片可以是COMS电路、存储芯片、传感器芯片、逻辑芯片等。所述的显示芯片和驱动芯片倒装键合。所述的显示芯片和所述的驱动芯片之间还设有延展绝缘层30，所述的显示芯片和所述的驱动芯片上分别具有若干个阳极金属、阴极金属以及驱动芯片的管脚等键合金属，延展绝缘层30在多个键合金属的位置处形成通孔，使得所述的显示芯片和所述的驱动芯片上的多个键合金属能够穿过述的延展绝缘层一一对应地键合。
所述显示芯片上具有多个凸出于键合面12的金属凸起11，所述驱动芯片上具有多个相对于键合面22凹陷的金属垫21，多个所述凸起11分别穿过延展绝缘层30上的多个所述通孔与金属垫21连接。由于所述延展绝缘层30的厚度大于所述金属凸起凸出于所述键合面12的高度，因此微显示装置中的延展绝缘层30被弹性的压缩，延展绝缘层可以起到连接两片晶圆、固定/支撑两片晶圆的效果。避免在后续的加热工艺过程中，晶圆出现位置偏移、键合失效等异常情况。当后续工艺过程中两片晶圆被加热、加压时，延展绝缘层厚度会下降，从而匹配两个芯片之间距离，实现金属电学互连。
本发明的各方面、实施例、特征及实例应视为在所有方面为说明性的且不打算限制本发明，本发明的范围仅由权利要求书界定。在不背离所主张的本发明的精神及范围的情况下，所属领域的技术人员将明了其它实施例、修改及使用。
在本申请案通篇中，在将组合物描述为具有、包含或包括特定组份之处或者在将过程描述为具有、包含或包括特定过程步骤之处，预期本发明教示的组合物也基本上由所叙述组份组成或由所叙述组份组成，且本发明教示的过程也基本上由所叙述过程步骤组成或由所叙述过程步骤组组成。
在本申请案中，在将元件或组件称为包含于及/或选自所叙述元件或组件列表之处，应理解，所述元件或组件可为所叙述元件或组件中的任一者且可选自由所叙述元件或组件中的两者或两者以上组成的群组。此外，应理解，在不背离本发明教示的精神及范围的情况下，本文中所描述的组合物、设备或方法的元件及/或特征可以各种方式组合而无论本文中是明确说明还是隐含说明。
除非另外具体陈述，否则术语“包含”的使用通常应理解为开放式的且不具限制性。
除非另外具体陈述，否则本文中单数的使用包含复数(且反之亦然)。此外，除非上下文另外清楚地规定，否则单数形式“一(a、an)”及“所述(the)”包含复数形式。另外，在术语“约”的使用在量值之前之处，除非另外具体陈述，否则本发明教示还包括特定量值本身。
应理解，各步骤的次序或执行特定动作的次序并非十分重要，只要本发明教示保持可操作即可。此外，可同时进行两个或两个以上步骤或动作。
应理解，本发明的各图及说明已经简化以说明与对本发明的清楚理解有关的元件，而出于清晰性目的消除其它元件。然而，所属领域的技术人员将认识到，这些及其它元件可为合意的。然而，由于此类元件为此项技术中众所周知的，且由于其不促进对本发明的更好理解，因此本文中不提供对此类元件的论述。应了解，各图是出于图解说明性目的而呈现且不作为构造图式。所省略细节及修改或替代实施例在所属领域的技术人员的范围内。
可了解，在本发明的特定方面中，可由多个组件替换单个组件且可由单个组件替换多个组件以提供一元件或结构或者执行一或若干给定功能。除了在此替代将不操作以实践本发明的特定实施例之处以外，将此替代视为在本发明的范围内。
尽管已参考说明性实施例描述了本发明，但所属领域的技术人员将理解，在不背离本发明的精神及范围的情况下可做出各种其它改变、省略及/或添加且可用实质等效物替代所述实施例的元件。另外，可在不背离本发明的范围的情况下做出许多修改以使特定情形或材料适应本发明的教示。因此，本文并不打算将本发明限制于用于执行本发明的所揭示特定实施例，而是打算使本发明将包含归属于所附权利要求书的范围内的所有实施例。此外，除非具体陈述，否则术语第一、第二等的任何使用不表示任何次序或重要性，而是使用术语第一、第二等来区分一个元素与另一元素。
Claims (12)
1.一种微显示装置，包括：阵列排布的若干显示芯片和若干驱动芯片，所述的显示芯片和驱动芯片倒装键合，所述的显示芯片和所述的驱动芯片上分别具有多个键合金属，其特征在于：所述的显示芯片和所述的驱动芯片之间还平铺设有延展绝缘层，所述的延展绝缘层上开有多个通孔，所述的显示芯片和所述的驱动芯片上的多个键合金属穿过述的延展绝缘层的多个通孔分别一一对应地键合，所述的延展绝缘层被压缩在所述的显示芯片和所述的驱动芯片的键合面之间。
2.根据权利要求1所述的一种微显示装置，其特征在于：所述的键合金属包括设置在所述显示芯片和驱动芯片其中的一个上的凸起，以及设置在所述显示芯片和驱动芯片中的另一个上的金属垫，所述凸起分别穿过多个所述通孔与金属垫连接，所述的凸起凸出于所在键合面的高度小于等于所述的延展绝缘层的厚度。
3.根据权利要求1所述的一种微显示装置，其特征在于：所述的键合金属包括分别设置所述显示芯片和驱动芯片上且凸出于键合面的凸起，所述显示芯片和驱动芯片上的凸起凸出与各自所在键合面的高度之和小于等于所述的延展绝缘层的厚度。
4.根据权利要求1所述的一种微显示装置，其特征在于：所述的延展绝缘层选自苯并环丁烯材料或硅胶、环氧树脂、聚酰亚胺中的一种。
5.根据权利要求1或4所述的一种微显示装置，其特征在于：所述的延展绝缘层的厚度为0.01nm-100nm。
6.一种微显示装置的制造方法，其特征在于：包括下述步骤
提供一第一晶圆片，所述的第一晶圆片上具有若干第一芯片，所述的第一芯片的键合面上具有多个第一键合金属；
提供一第二晶圆片，所述的第二晶圆片上具有若干第二芯片，所述的第二芯片的键合面上具有多个第二键合金属；
在所述的第一晶圆片和/或第二晶圆片的键合面上形成一层延展绝缘材料，去除部分延展性绝缘材料使所述的第一键合金属及第二键合金属外露；
将所述的第一晶圆片与第二晶圆片倒装键合，使所述的第一键合金属与第二键合金属对位键合；其中，所述的第一芯片和第二芯片之一为显示芯片，另一个为驱动芯片，所述的延展绝缘材料被压缩在所述的显示芯片和所述的驱动芯片的键合面之间。
7.根据权利要求6所述的微显示装置的制造方法，其特征在于：所述的延展绝缘层选自苯并环丁烯材料或硅胶、环氧树脂、聚酰亚胺中的一种。
8.根据权利要求7所述的微显示装置的制造方法，其特征在于：所述的延展性绝缘材料的厚度为0.01nm-100nm。
9.根据权利要求6所述的微显示装置的制造方法，其特征在于：所述延展性绝缘材料通过直接涂布的方式形成在所述的第二芯片上，再通过曝光、显影工艺处理，去除所述的第一键合金属及第二键合金属表面的延展性绝缘材料。
10.根据权利要求6所述的微显示装置的制造方法，其特征在于：所述延展性绝缘材料通过光阻涂布的方式形成在所述的第一芯片或第二芯片上，再通过曝光、显影、刻蚀处理，去除所述的第一键合金属或第二键合金属表面的延展性绝缘材料。
11.根据权利要求6所述的微显示装置的制造方法，其特征在于：所述的第一晶圆片先通过金属化工艺形成多个金属焊点，再经过绝缘层刻蚀削去部分绝缘层，使多个所述的金属焊点凸出于所述的第一芯片的键合面而形成多个所述的第一键合金属。
12.根据权利要求6所述的微显示装置的制造方法，其特征在于：所述的第一键合金属凸出于第一芯片的键合面向外延伸的高度为H1，所述的第二键合金属凸出于键合面向外延伸的高度为H2，所述的延展绝缘材料的厚度大于等于H1、H2之和。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011089660.3A CN112103279A (zh) | 2020-10-13 | 2020-10-13 | 微显示装置及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011089660.3A CN112103279A (zh) | 2020-10-13 | 2020-10-13 | 微显示装置及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112103279A true CN112103279A (zh) | 2020-12-18 |
Family
ID=73784112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011089660.3A Pending CN112103279A (zh) | 2020-10-13 | 2020-10-13 | 微显示装置及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112103279A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113410223A (zh) * | 2021-06-15 | 2021-09-17 | 上海壁仞智能科技有限公司 | 芯片组及其制造方法 |
| CN113763877A (zh) * | 2021-08-26 | 2021-12-07 | 南京观海微电子有限公司 | 一种硅基oled显示矩阵和驱动电路分开的制作方法 |
-
2020
- 2020-10-13 CN CN202011089660.3A patent/CN112103279A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113410223A (zh) * | 2021-06-15 | 2021-09-17 | 上海壁仞智能科技有限公司 | 芯片组及其制造方法 |
| CN113763877A (zh) * | 2021-08-26 | 2021-12-07 | 南京观海微电子有限公司 | 一种硅基oled显示矩阵和驱动电路分开的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10600823B2 (en) | Assembly of semiconductor devices | |
| EP3345178B1 (en) | Assembly of semiconductor devices | |
| US20230163111A1 (en) | Led chip packaging module, fabrication method thereof, and display | |
| CN100583425C (zh) | 制造通孔和电子器件的方法 | |
| EP3996076A1 (en) | Assembly of semiconductor devices | |
| JP4542768B2 (ja) | 固体撮像装置及びその製造方法 | |
| TW200832644A (en) | Water level package with good CTE performance and method of the same | |
| US20100123163A1 (en) | Substrate with chips mounted thereon, method of manufacturing substrate with chips mounted thereon, display, and method of manufacturing display | |
| JP5437489B2 (ja) | 電子装置 | |
| TW201929212A (zh) | 畫素陣列基板及其製造方法 | |
| JP2007516602A (ja) | 流動可能な伝導媒体を含むキャップ付きチップの製造構造および方法 | |
| CN112103279A (zh) | 微显示装置及制造方法 | |
| TW200834863A (en) | Wafer level image sensor package with die receiving cavity and method of the same | |
| JP2023522583A (ja) | バックプレーン及びディスプレイアセンブリ | |
| US8531042B2 (en) | Technique for fabricating microsprings on non-planar surfaces | |
| CN105914202A (zh) | 显示驱动背板、显示器以及制造方法 | |
| Fukushima et al. | “FlexTrate^ TM”—Scaled Heterogeneous Integration on Flexible Biocompatible Substrates Using FOWLP | |
| JP2008098612A (ja) | イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 | |
| US8274150B2 (en) | Chip bump structure and method for forming the same | |
| CN212750893U (zh) | 微显示装置 | |
| US20110134618A1 (en) | Connection structure for chip-on-glass driver ic and connection method therefor | |
| Susumago et al. | Room-Temperature Direct Cu Semi-Additive Plating (SAP) Bonding for Chip-on-Wafer 3D Heterogenous Integration With μLED | |
| KR100868616B1 (ko) | 반도체(플립 칩) 실장 부품과 그 제조 방법 | |
| JP2022540304A (ja) | 表示デバイスにおける平面性ばらつきを減少させること | |
| CN114447021A (zh) | 高密度微显示装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |