CN112084735A - 一种基于rtl源码的fpga切割方法及系统 - Google Patents

一种基于rtl源码的fpga切割方法及系统 Download PDF

Info

Publication number
CN112084735A
CN112084735A CN202010917936.6A CN202010917936A CN112084735A CN 112084735 A CN112084735 A CN 112084735A CN 202010917936 A CN202010917936 A CN 202010917936A CN 112084735 A CN112084735 A CN 112084735A
Authority
CN
China
Prior art keywords
fpga
resource
target
source code
rtl source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010917936.6A
Other languages
English (en)
Other versions
CN112084735B (zh
Inventor
魏鹏远
周立兵
林铠鹏
黄小立
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guoweijingrui Technology Co ltd
Original Assignee
Guowei Group Shenzhen Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guowei Group Shenzhen Co ltd filed Critical Guowei Group Shenzhen Co ltd
Priority to CN202010917936.6A priority Critical patent/CN112084735B/zh
Priority to PCT/CN2020/116885 priority patent/WO2022047849A1/zh
Publication of CN112084735A publication Critical patent/CN112084735A/zh
Application granted granted Critical
Publication of CN112084735B publication Critical patent/CN112084735B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/34—Circuit design for reconfigurable circuits, e.g. field programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Software Systems (AREA)
  • Devices For Executing Special Programs (AREA)

Abstract

本发明公开了一种基于RTL源码的FPGA切割方法及系统，所述方法包括：解析用户设计的RTL源码，生成所述RTL源码对应的资源表，并计算所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重；将设置用于容纳所述RTL源码的多个目标FPGA可容纳的资源量及所述多个目标FPGA之间的连接资源数据化，形成目标FPGA矩阵数据结构图；根据所述目标FPGA矩阵数据结构图和所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重对所述RTL源码对应的资源进行切割，将其拆分成多个FPGA资源文件。采用本发明的技术方案，可自动将大规模FPGA设计拆分成到多个小规模FPGA中进行编译运行。

Description

一种基于RTL源码的FPGA切割方法及系统
技术领域
本发明涉及FPGA设计领域，尤其涉及一种基于RTL源码的FPGA切割方法及系统。
背景技术
当前，电子技术飞速发展，程序设计规模越来越大，一颗处理器已经难以容下完整的用户设计。这种状况在FPGA开发过程中尤其明显。受限于逻辑资源的规模限制，用户在一颗FPGA中无法实现超大规模的复杂设计，严重制约用户开发工作。
当用户设计在一颗FPGA中放不下时，通常情况下，用户会手动切割设计，将功能分成几个模块，评估资源，放在多个FPGA中，同时根据FPGA之间的IO连线，设计通信协议，来实现整个系统的多FPGA协同工作。手动切割对工程师要求极高，要保证运行时多个FPGA的逻辑配合正确，功能正常，性能达标难度很大，小型工程勉强还可以，对大型工程几乎无法实现。
发明内容
本发明的目的是针对上述现有技术存在的问题，提供一种基于RTL源码的FPGA切割方法及系统，可自动将大规模FPGA设计拆分成到多个小型FPGA中进行编译运行，降低大规模FPGA的编译时间。
本发明实施例中，提供了一种基于RTL源码的FPGA切割方法，其包括：
解析用户设计的RTL源码，生成所述RTL源码对应的资源表，并计算所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重；
将设置用于容纳所述RTL源码的多个目标FPGA可容纳的资源量及所述多个目标FPGA之间的连接资源数据化，形成目标FPGA矩阵数据结构图；
根据所述目标FPGA矩阵数据结构图和所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重对所述RTL源码对应的资源进行切割，将其拆分成多个FPGA资源文件。
本发明实施例中，将所述RTL源码对应的资源表拆分成多个FPGA资源文件，具体包括：
根据用户设置的限制条件以最底层模块为单位将所述RTL源码对应的资源表切割成的各种拆分组合，将每种拆分组合放置在所述多个目标FPGA中，计算每种拆分组合中，每个所述目标FPGA的占用资源权重总值及所述多个目标FPGA之间的连接资源总值，遍历循环结束以后，在满足每个所述目标FPGA的占用资源权重总值能被容纳的情况下，选取连接资源总值最低的拆分组合作为拆分的结果。
本发明实施例中，在切割完成以后，进一步计算各个目标FPGA的资源占用比和各个目标FPGA之间的IO连接资源，若出现资源溢出，或者IO连接资源数量不足，则对所述RTL源码的切割条件进行调整，并根据新的切割条件重新进行切割。
本发明实施例中，所述的基于RTL源码的FPGA切割方法，还包括：
根据拆分后的多个FPGA资源文件生成多个可加载到所述多个目标FPGA中的FPGA源码；
对每个可加载到所述目标FPGA中的FPGA源码进行综合编译，生成可运行的二进制文件；
将所述二进制文件下载到对应的目标FPGA中进行测试。
本发明实施例中，所述的基于RTL源码的FPGA切割方法，还包括：
生成FPGA资源占用报告、FPGA间连接报告及生成时序约束报告。
本发明实施例中，还提供了一种基于RTL源码的FPGA切割系统，其包括：
资源分析模块，用于解析用户设计的RTL源码，计算所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重；
FPGA矩阵资源生成模块，用于将设置用于容纳所述RTL源码的多个目标FPGA可容纳的资源量及所述多个目标FPGA之间的连接资源数据化，形成目标FPGA矩阵数据结构图；
资源切割模块，用于根据所述目标FPGA矩阵数据结构图和所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重对所述RTL源码对应的资源进行切割，将其拆分成多个FPGA资源文件。
本发明实施例中，所述资源切割模块根据用户设置的限制条件以最底层模块为单位将所述RTL源码对应的资源表切割成的各种拆分组合，将每种拆分组合放置在所述多个目标FPGA中，计算每种拆分组合中，每个所述目标FPGA的占用资源权重总值及所述多个目标FPGA之间的连接资源总值，遍历循环结束以后，在满足每个所述目标FPGA的占用资源权重总值能被容纳的情况下，选取连接资源总值最低的拆分组合作为拆分的结果。
本发明实施例中，所述的基于RTL源码的FPGA切割系统，还包括：
资源均衡调整模块，用于在资源切割模块完成切割以后，计算各个目标FPGA的资源占用比与FPGA之间的IO连接资源，若出现资源溢出，或者IO连接资源数量不足，对所述RTL源码的切割条件进行调整。
本发明实施例中，所述的基于RTL源码的FPGA切割系统，还包括：
数据结构转项目工程模块，用于根据拆分后的多个FPGA资源文件生成多个可加载到所述多个目标FPGA中的FPGA源码；
编译综合模块，用于对每个可加载到所述目标FPGA中的FPGA源码进行综合编译，生成可运行的二进制文件；
下载运行模块，用于将所述编译综合模块生成的二进制文件下载到对应的目标FPGA中进行测试。
本发明实施例中，所述的基于RTL源码的FPGA切割系统，还包括：
切割报告生成模块，用于切割完成以后，生成FPGA资源占用报告、FPGA间连接报告及生成时序约束报告。
与现有技术相比较，采用本发明的基于RTL源码的FPGA切割方法及系统，将切割流程放在编译综合之前，对用户编写的RTL源码进行切割，切割过程更快；用户RTL源码设计中，模块更内聚，模块之间耦合性更弱，切割完成系统性能更好；源码切割完成以后将一个用户设计分割成多个工程，可以多服务器同步进行编译，大大加快编译速度。
附图说明
图1是本发明实施例的基于RTL源码的FPGA切割方法的应用环境的结构示意图。
图2是本发明实施例的基于RTL源码的FPGA切割方法的流程示意图。
图３是本发明实施例的基于RTL源码的FPGA切割过程的示意图。
图4是本发明实施例中RTL源码资源解析的示意图。
图5是本发明实施例的基于RTL源码的FPGA切割系统的结构示意图。
具体实施方式
本发明适用于用户大规模或超大规模的芯片设计，当用户的设计在一个FPGA中放置不下，需要切割到多个FPGA中协同运行的情况。如图１所示，系统硬件要求如下：
1，系统硬件由多个FPGA组成；
2，每个FPGA之间有IO或者总线与其他FPGA进行连接；
3，FPGA可用资源明确。每两个FPGA可用IO数量或者BUS总线参数明确。
下面对本发明实施例的基于RTL源码的FPGA切割方法及系统进行详细说明。
如图1及图2所示，本发明实施例中，提供了一种基于RTL源码的FPGA切割方法，其包括步骤S1-S7。下面分别进行说明。
步骤S1：解析用户设计的RTL源码，生成所述RTL源码对应的资源表，并计算所述RTL源码中每个最底层设计模块（module）占用资源权重及最底层设计模块间的连接资源权重。
需要说明的是，模块占用资源权重包括模块占用的FPGA资源类型以及资源数量。模块间连接资源权重包括模块间的连接IO数量或者BUS总线带宽。
如图3所示，本发明实施例中，用户设计的RTL源码资源解析遵循细化到粗化的过程：
细化：将用户设计RTL源码进行源码解析，将每行源码占用的FPGA资源类型以及资源数量进行转换，形成一个详细的资源列表。
粗化：以RTL源码中的最底层模块为单位，统计每个最底层模块中的资源数量权重以及资源连接权重，并使用相应的数学结构来表示。
对于用户使用的第三方黑盒模块，需要用户提供模块配置文件，来说明模块占用的资源，并在后续处理中将此第三方黑盒模块作为一个独立的单元进行描述。
步骤S2：将设置用于容纳所述RTL源码的多个目标FPGA可容纳的资源量及所述多个目标FPGA之间的连接资源数据化，形成目标FPGA矩阵数据结构图。
需要说明的是，在对所述RTL源码进行切割前，首先需要设置多个目标FPGA来分别容纳切割后的RTL源码。这些目标FPGA可容纳的资源量及这些目标FPTA之间的连接资源量是确定的。在切割之前，需要确保切割后的RTL源码能被这些目标FPGA容纳。因此，需要将多个目标FPGA可容纳的资源量及所述多个目标FPGA之间的连接资源数据化。
步骤S3：根据所述目标FPGA矩阵数据结构图和所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重对所述RTL源码对应的资源进行切割，将其拆分成多个FPGA资源文件（图3中所示的FPGA1、FPGA2、FPGA3）。
需要说明的是，切割的过程具体包括：根据用户设置的限制条件以最底层模块为单位将所述RTL源码对应的资源表切割成的各种拆分组合，将每种拆分组合放置在所述多个目标FPGA中，计算每种拆分组合中，每个所述目标FPGA的占用资源权重总值及所述多个目标FPGA之间的连接资源总值，遍历循环结束以后，在满足每个所述目标FPGA的占用资源权重总值能被容纳的情况下，选取连接资源总值最低的拆分组合作为拆分的结果。
步骤S4：在切割完成以后，进一步计算各个目标FPGA的资源占用比和各个目标FPGA之间的IO连接资源，若出现资源溢出，或者IO连接资源数量不足，则对所述RTL源码的切割条件进行调整，并根据新的切割条件重新进行切割。
需要说明的是，在切割完成以后，还需要对切割后的多个PFGA资源文件进行验证，检测所述多个目标FPGA是否可以满足所述多个FPGA资源文件的资源要求，若不能满足，则需要用户重新设置切割条件，比如，增加目标FPGA的数量、调整目标FPGA的规格或者调整对所述资源表中的一些模块的切割限制条件。
步骤S5:生成FPGA资源占用报告、FPGA间连接报告及生成时序约束报告。
步骤S6：根据拆分后的多个FPGA资源文件生成多个可加载到所述多个目标FPGA中的FPGA源码。
步骤S7：对每个可加载到所述目标FPGA中的FPGA源码进行综合编译，生成可运行的二进制文件。
步骤S8：将所述二进制文件下载到对应的目标FPGA中进行测试。
如图5所示，相应于上述基于RTL源码的FPGA切割方法，本发明实施例中，还提供了一种基于RTL源码的FPGA切割系统，其包括资源分析模块1、FPGA矩阵资源生成模块2、资源切割模块3、资源均衡调整模块4、切割报告生成模块5、数据结构转项目工程模块6、编译综合模块7及下载运行模块8。下面分别进行说明。
所述资源分析模块1，用于解析用户设计的RTL源码，计算所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重。
所述FPGA矩阵资源生成模块2，用于将设置用于容纳所述RTL源码的多个目标FPGA可容纳的资源量及所述多个目标FPGA之间的连接资源数据化，形成目标FPGA矩阵数据结构图。
所述资源切割模块3，用于根据所述目标FPGA矩阵数据结构图和所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重对所述RTL源码对应的资源进行切割，将其拆分成多个FPGA资源文件。
本发明实施例中，所述资源切割模块3根据用户设置的限制条件以最底层模块为单位将所述RTL源码对应的资源表切割成的各种拆分组合，将每种拆分组合放置在所述多个目标FPGA中，计算每种拆分组合中，每个所述目标FPGA的占用资源权重总值及所述多个目标FPGA之间的连接资源总值，遍历循环结束以后，在满足每个所述目标FPGA的占用资源权重总值能被容纳的情况下，选取连接资源总值最低的拆分组合作为拆分的结果。
所述资源均衡调整模块4，用于在资源切割模块完成切割以后，计算各个目标FPGA的资源占用比与FPGA之间的IO连接资源，若出现资源溢出，或者IO连接资源数量不足，对所述RTL源码的切割条件进行调整。
所述切割报告生成模块5，用于切割完成以后，生成FPGA资源占用报告、FPGA间连接报告及生成时序约束报告。
所述数据结构转项目工程模块6，用于根据拆分后的多个FPGA资源文件生成多个可加载到所述多个目标FPGA中的FPGA源码。
所述编译综合模块7，用于对每个可加载到所述目标FPGA中的FPGA源码进行综合编译，生成可运行的二进制文件。
所述下载运行模块8，用于将所述编译综合模块生成的二进制文件下载到对应的目标FPGA中进行测试。
综上所述，采用本发明的基于RTL源码的FPGA切割方法及系统，将切割流程放在编译综合之前，对用户编写的RTL源码进行切割，切割过程更快；用户RTL源码设计中，模块更内聚，模块之间耦合性更弱，切割完成系统性能更好；源码切割完成以后将一个用户设计分割成多个工程，可以多服务器同步进行编译，大大加快编译速度。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于RTL源码的FPGA切割方法，其特征在于，包括：
解析用户设计的RTL源码，生成所述RTL源码对应的资源表，并计算所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重；
将设置用于容纳所述RTL源码的多个目标FPGA可容纳的资源量及所述多个目标FPGA之间的连接资源数据化，形成目标FPGA矩阵数据结构图；
根据所述目标FPGA矩阵数据结构图和所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重对所述RTL源码对应的资源进行切割，将其拆分成多个FPGA资源文件。
2.如权利要求1所述的基于RTL源码的FPGA切割方法，其特征在于，将所述RTL源码对应的资源表拆分成多个FPGA资源文件，具体包括：
根据用户设置的限制条件以最底层模块为单位将所述RTL源码对应的资源表切割成的各种拆分组合，将每种拆分组合放置在所述多个目标FPGA中，计算每种拆分组合中，每个所述目标FPGA的占用资源权重总值及所述多个目标FPGA之间的连接资源总值，遍历循环结束以后，在满足每个所述目标FPGA的占用资源权重总值能被容纳的情况下，选取连接资源总值最低的拆分组合作为拆分的结果。
3.如权利要求1所述的基于RTL源码的FPGA切割方法，其特征在于，在切割完成以后，进一步计算各个目标FPGA的资源占用比和各个目标FPGA之间的IO连接资源，若出现资源溢出，或者IO连接资源数量不足，则对所述RTL源码的切割条件进行调整。
4.如权利要求1所述的基于RTL源码的FPGA切割方法，其特征在于，还包括：
根据拆分后的多个FPGA资源文件生成多个可加载到所述多个目标FPGA中的FPGA源码；
对每个可加载到所述目标FPGA中的FPGA源码进行综合编译，生成可运行的二进制文件；
将所述二进制文件下载到对应的目标FPGA中进行测试。
5.如权利要求4所述的基于RTL源码的FPGA切割方法，其特征在于，还包括：
生成FPGA资源占用报告、FPGA间连接报告及生成时序约束报告。
6.一种基于RTL源码的FPGA切割系统，其特征在于，包括：
资源分析模块，用于解析用户设计的RTL源码，计算所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重；
FPGA矩阵资源生成模块，用于将设置用于容纳所述RTL源码的多个目标FPGA可容纳的资源量及所述多个目标FPGA之间的连接资源数据化，形成目标FPGA矩阵数据结构图；
资源切割模块，用于根据所述目标FPGA矩阵数据结构图和所述RTL源码中每个最底层设计模块占用资源权重及最底层设计模块间的连接资源权重对所述RTL源码对应的资源进行切割，将其拆分成多个FPGA资源文件。
7.如权利要求６所述的基于RTL源码的FPGA切割系统，其特征在于，所述资源切割模块将根据用户设置的限制条件以最底层模块为单位将所述RTL源码对应的资源表切割成的各种拆分组合，将每种拆分组合放置在所述多个目标FPGA中，计算每种拆分组合中，每个所述目标FPGA的占用资源权重总值及所述多个目标FPGA之间的连接资源总值，遍历循环结束以后，在满足每个所述目标FPGA的占用资源权重总值能被容纳的情况下，选取连接资源总值最低的拆分组合作为拆分的结果。
8.如权利要求６所述的基于RTL源码的FPGA切割系统，其特征在于，还包括：
资源均衡调整模块，用于在资源切割模块完成切割以后，计算各个目标FPGA的资源占用比与FPGA之间的IO连接资源，若出现资源溢出，或者IO连接资源数量不足，对所述RTL源码的切割条件进行调整。
9.如权利要求6所述的基于RTL源码的FPGA切割系统，其特征在于，还包括：
数据结构转项目工程模块，用于根据拆分后的多个FPGA资源文件生成多个可加载到所述多个目标FPGA中的FPGA源码；
编译综合模块，用于对每个可加载到所述目标FPGA中的FPGA源码进行综合编译，生成可运行的二进制文件；
下载运行模块，用于将所述编译综合模块生成的二进制文件下载到对应的目标FPGA中进行测试。
10.如权利要求9所述的基于RTL源码的FPGA切割系统，其特征在于，还包括：
切割报告生成模块，用于切割完成以后，生成FPGA资源占用报告、FPGA间连接报告及生成时序约束报告。
CN202010917936.6A 2020-09-03 2020-09-03 一种基于rtl源码的fpga切割方法及系统 Active CN112084735B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010917936.6A CN112084735B (zh) 2020-09-03 2020-09-03 一种基于rtl源码的fpga切割方法及系统
PCT/CN2020/116885 WO2022047849A1 (zh) 2020-09-03 2020-09-22 一种基于rtl源码的fpga切割方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010917936.6A CN112084735B (zh) 2020-09-03 2020-09-03 一种基于rtl源码的fpga切割方法及系统

Publications (2)

Publication Number Publication Date
CN112084735A true CN112084735A (zh) 2020-12-15
CN112084735B CN112084735B (zh) 2023-12-22

Family

ID=73731441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010917936.6A Active CN112084735B (zh) 2020-09-03 2020-09-03 一种基于rtl源码的fpga切割方法及系统

Country Status (2)

Country Link
CN (1) CN112084735B (zh)
WO (1) WO2022047849A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112329367A (zh) * 2020-12-02 2021-02-05 国微集团(深圳)有限公司 一种基于图卷积神经网络的逻辑设计切割方法及系统
CN116451624A (zh) * 2023-06-20 2023-07-18 北京汤谷软件技术有限公司 一种电路设计的分割方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290640A (zh) * 2008-06-25 2008-10-22 北京中星微电子有限公司 集成电路设计的验证方法及装置
CN104536931A (zh) * 2015-01-16 2015-04-22 盛科网络（苏州）有限公司 一种硬件仿真中多个fpga自动互联的方法及系统
US20170103156A1 (en) * 2015-10-07 2017-04-13 Mentor Graphics Corporation Hybrid Compilation For FPGA Prototyping
CN111027266A (zh) * 2019-12-06 2020-04-17 思尔芯(上海)信息科技有限公司 一种多个fpga的设计分割的方法、系统、存储介质及终端

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290640A (zh) * 2008-06-25 2008-10-22 北京中星微电子有限公司 集成电路设计的验证方法及装置
CN104536931A (zh) * 2015-01-16 2015-04-22 盛科网络（苏州）有限公司 一种硬件仿真中多个fpga自动互联的方法及系统
US20170103156A1 (en) * 2015-10-07 2017-04-13 Mentor Graphics Corporation Hybrid Compilation For FPGA Prototyping
CN111027266A (zh) * 2019-12-06 2020-04-17 思尔芯(上海)信息科技有限公司 一种多个fpga的设计分割的方法、系统、存储介质及终端

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112329367A (zh) * 2020-12-02 2021-02-05 国微集团(深圳)有限公司 一种基于图卷积神经网络的逻辑设计切割方法及系统
CN116451624A (zh) * 2023-06-20 2023-07-18 北京汤谷软件技术有限公司 一种电路设计的分割方法及装置
CN116451624B (zh) * 2023-06-20 2023-09-29 北京汤谷软件技术有限公司 一种电路设计的分割方法及装置

Also Published As

Publication number Publication date
WO2022047849A1 (zh) 2022-03-10
CN112084735B (zh) 2023-12-22

Similar Documents

Publication Publication Date Title
Bothmann et al. Event generation with Sherpa 2.2
Zhang et al. Reconfigurable acceleration for Monte Carlo based financial simulation
CN112084735A (zh) 一种基于rtl源码的fpga切割方法及系统
CN112183002B (zh) 一种基于fpga逻辑的软件分割方法
CN114707650B (zh) 一种提高仿真效率的仿真实现方法
CN114138674A (zh) 自动化测试方法、装置及计算机设备
CN112906328A (zh) Fpga原型验证系统生成方法及系统、fpga原型验证方法及系统
Bailey et al. A mixed-signal risc-v signal analysis soc generator with a 16-nm finfet instance
CN114117985B (zh) 集成运放的智能验证方法、系统、介质及终端设备
CN109165131B (zh) 一种基于Perl的原型验证平台自动化实现方法
CN117892665B (zh) 基于电路系统级模型的建模仿真方法、装置、介质及设备
CN115935865A (zh) 一种可重构芯片的验证方法及平台
US8156452B1 (en) Method and apparatus for importing hardware description language into a system level design environment
Fernández et al. Pre-silicon FEC decoding verification on SoC FPGAs
CN113792522A (zh) 仿真验证方法、装置及计算设备
Krzywicki et al. SoC research and development platform for distributed embedded systems
CN113254027A (zh) 一种半导体设备控制程序转换方法、系统、设备和存储介质
CN108595455B (zh) 一种空间数据坐标转换方法及装置
CN112562796A (zh) 大气污染来源的解析方法、装置、存储介质及终端
Mousouliotis et al. SqueezeJet-3: an HLS-based accelerator for edge CNN applications on SoC FPGAs
CN105516158A (zh) 一种可配置协议转换状态机电路结构及协议配置方法
CN112416691B (zh) 基于基准测试工具的性能测试方法及系统
CN112329367A (zh) 一种基于图卷积神经网络的逻辑设计切割方法及系统
CN111736490B (zh) 联合仿真方法、装置、系统及电子设备
Chacko et al. Rapid prototyping of wireless physical layer modules using flexible software/hardware design flow

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221219

Address after: 518000 802, Building 2, Northwest Shenjiu Science and Technology Pioneer Park, intersection of Taohua Road and Binglang Road, Fubao Community, Futian District, Shenzhen, Guangdong

Applicant after: Shenzhen Guoweijingrui Technology Co.,Ltd.

Address before: 22A, Guoshi building, 1801 Shahe West Road, high tech Zone community, Yuehai street, Nanshan District, Shenzhen City, Guangdong Province

Applicant before: GUOWEI GROUP (SHENZHEN) Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant