CN111736490B - 联合仿真方法、装置、系统及电子设备 - Google Patents

Abstract

本申请提供一种联合仿真方法、装置、系统及电子设备，针对多相电机由全数字仿真阶段到半物理实时仿真阶段，对电机仿真模型自动完成处理器模型和FPGA模型的拆分，通过配置寄存器输入组件和寄存器输出组件，能够自动连接输入和输出。基于此，FPGA子系统的FPGA模型能够自动烧录下载到对应的FPGA设备中，FPGA模型与处理器模型通过与寄存器输入/输出组件交互数据完成联合仿真的验证，整个工具链自动完成，去掉了拆分模型重新搭建模型建立连接的工作，大大简化了建模人员的工作量，减轻了验证实时仿真的复杂度，降低重复验证的风险，提高仿真测试的工作效率。

Description

联合仿真方法、装置、系统及电子设备

技术领域

本申请涉及半实物仿真技术领域，更具体地说，涉及一种联合仿真方法、装置、系统及电子设备。

背景技术

在电机仿真领域，尤其是较为复杂的多相电机的仿真领域，多相电机控制器与多相电机的多级测试与验证必不可少。

目前，广泛应用图形模型自动生成代码的方式在仿真平台验证，通过修改模型实现快速验证效果。电机仿真在全数字仿真阶段为了整体验证模型逻辑和仿真结果，建立了一个电机仿真模型，该电机仿真模型包括处理器部分和FPGA(Field Programmable GateArray，现场可编程逻辑门阵列)子系统。而到半物理实时仿真时，为了合理的资源分配，需要将电机仿真模型拆分为处理器模型和FPGA模型来完成联合仿真，处理器模型进行监控、采集和参数调整，FPGA模型模拟电机工作状态。

但是，现阶段在对电机仿真模型做拆分时，需要人为整理输入输出关系，手动拆分，这就无法保证拆分的准确性，给联合仿真带来极大的障碍。

发明内容

有鉴于此，为解决上述问题，本申请提供一种联合仿真方法、装置、系统及电子设备。技术方案如下：

一种联合仿真方法，预先封装寄存器输入组件和寄存器输出组件，方法包括：

通过解析电机仿真模型中FPGA子系统的描述信息建立FPGA模型库，所述描述信息包含系统名称、输入端口名称、以及输出端口名称，所述FPGA模型库包含所述系统名称所表征的所述FPGA子系统与运行其FPGA模型的FPGA设备间的第一对应关系、所述输入端口名称所表征的所述FPGA子系统的输入端口与相应输入寄存器端口间的第二对应关系、以及所述输出端口名称所表征的所述FPGA子系统的输出端口与相应输出寄存器端口间的第三对应关系；

编译所述FPGA子系统的FPGA模型，并基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中；

从所述电机仿真模型中提取所述FPGA子系统的输入输出关系，所述输入输出关系包含所述FPGA子系统的输入端口与所述电机仿真模型中处理器部分的输出参数间的第四对应关系、以及所述FPGA子系统的输出端口与所述处理器部分的输入参数间的第五对应关系；

将所述第二对应关系和所述第四对应关系配置至所述寄存器输入组件中；以及，将所述第三对应关系和所述第五对应关系配置至所述寄存器输出组件中；

采用所述寄存器输入组件和所述寄存器输出组件替换所述FPGA子系统、以及所述FPGA子系统与所述处理器部分的连线关系得到处理器模型，以实现半实物仿真过程中所述寄存器输入组件将所述处理器模型的输出参数发送至相应的所述输入寄存器端口、所述寄存器输出组件从相应的所述输出寄存器端口采集所述处理器模型的输入参数。

可选的，所述描述信息还包含板卡名称，所述FPGA模型库还包含所述板卡名称所表征的所述FPGA子系统与运行其FPGA模型的FPGA板卡间的第六对应关系；

所述基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的板卡中，包括：

基于所述第一对应关系确定运行所述FPGA模型的FPGA设备；

基于所述第六对应关系从所确定的FPGA设备中确定运行所述FPGA模型的FPGA板卡；

将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至所确定的FPGA板卡中。

可选的，所述编译所述FPGA子系统的FPGA模型，并基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中，包括：

获取所述FPGA子系统的配置参数，并将所述配置参数编译生成模型文件；

生成所述描述信息的编译脚本；

将所述模型文件和所述编译脚本进行编译综合得到二进制文件，并基于所述第一对应关系将所述二进制文件烧写至相应FPGA设备的FPGA板卡中。

可选的，所述方法还包括：

输出所述FPGA模型编译过程中的编译信息。

一种联合仿真装置，所述装置包括：

FPGA模型库建立模块，用于通过解析电机仿真模型中FPGA子系统的描述信息建立FPGA模型库，所述描述信息包含系统名称、输入端口名称、以及输出端口名称，所述FPGA模型库包含所述系统名称所表征的所述FPGA子系统与运行其FPGA模型的FPGA设备间的第一对应关系、所述输入端口名称所表征的所述FPGA子系统的输入端口与相应输入寄存器端口间的第二对应关系、以及所述输出端口名称所表征的所述FPGA子系统的输出端口与相应输出寄存器端口间的第三对应关系；

FPGA模型烧写模块，用于编译所述FPGA子系统的FPGA模型，并基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中；

FPGA子系统关系提取模块，用于从所述电机仿真模型中提取所述FPGA子系统的输入输出关系，所述输入输出关系包含所述FPGA子系统的输入端口与所述电机仿真模型中处理器部分的输出参数间的第四对应关系、以及所述FPGA子系统的输出端口与所述处理器部分的输入参数间的第五对应关系；

组件配置模块，用于将所述第二对应关系和所述第四对应关系配置至预先封装的寄存器输入组件中；以及将所述第三对应关系和所述第五对应关系配置至预先封装的寄存器输出组件中；

组件替换模块，用于采用所述寄存器输入组件和所述寄存器输出组件替换所述FPGA子系统、以及所述FPGA子系统与所述处理器部分的连线关系得到处理器模型，以实现半实物仿真过程中所述寄存器输入组件将所述处理器模型的输出参数发送至相应的所述输入寄存器端口、所述寄存器输出组件从相应的所述输出寄存器端口采集所述处理器模型的输入参数。

可选的，用于基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的板卡中的所述FPGA模型烧写模块，具体用于：

如果所述描述信息还包含板卡名称、所述FPGA模型库还包含所述板卡名称所表征的所述FPGA子系统与运行其FPGA模型的FPGA板卡间的第六对应关系，基于所述第一对应关系确定运行所述FPGA模型的FPGA设备；基于所述第六对应关系从所确定的FPGA设备中确定运行所述FPGA模型的FPGA板卡；将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至所确定的FPGA板卡中。

可选的，所述FPGA模型烧写模块，具体用于：

获取所述FPGA子系统的配置参数，并将所述配置参数编译生成模型文件；生成所述描述信息的编译脚本；将所述模型文件和所述编译脚本进行编译综合得到二进制文件，并基于所述第一对应关系将所述二进制文件烧写至相应FPGA设备的FPGA板卡中。

可选的，所述FPGA模型烧写模块，还用于：

输出所述FPGA模型编译过程中的编译信息。

一种电子设备，所述设备包括：

存储器，用于存储应用程序及所述应用程序运行所产生的数据；

处理器，用于执行所述应用程序，以实现下述功能：

预先封装寄存器输入组件和寄存器输出组件；

通过解析电机仿真模型中FPGA子系统的描述信息建立FPGA模型库，所述描述信息包含系统名称、输入端口名称、以及输出端口名称，所述FPGA模型库包含所述系统名称所表征的所述FPGA子系统与运行其FPGA模型的FPGA设备间的第一对应关系、所述输入端口名称所表征的所述FPGA子系统的输入端口与相应输入寄存器端口间的第二对应关系、以及所述输出端口名称所表征的所述FPGA子系统的输出端口与相应输出寄存器端口间的第三对应关系；

编译所述FPGA子系统的FPGA模型，并基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中；

从所述电机仿真模型中提取所述FPGA子系统的输入输出关系，所述输入输出关系包含所述FPGA子系统的输入端口与所述电机仿真模型中处理器部分的输出参数间的第四对应关系、以及所述FPGA子系统的输出端口与所述处理器部分的输入参数间的第五对应关系；

将所述第二对应关系和所述第四对应关系配置至所述寄存器输入组件中；以及，将所述第三对应关系和所述第五对应关系配置至所述寄存器输出组件中；

采用所述寄存器输入组件和所述寄存器输出组件替换所述FPGA子系统、以及所述FPGA子系统与所述处理器部分的连线关系得到处理器模型，以实现半实物仿真过程中所述寄存器输入组件将所述处理器模型的输出参数发送至相应的所述输入寄存器端口、所述寄存器输出组件从相应的所述输出寄存器端口采集所述处理器模型的输入参数。

一种联合仿真系统，所述系统包括：

电子设备；

与所述电子设备通信连接的FPGA设备，所述FPGA设备中包含FPGA板卡、输入寄存器和输出寄存器，一个FPGA板卡具有对应的一组输入寄存器和输出寄存器。

本申请提供一种联合仿真方法、装置、系统及电子设备，针对多相电机由全数字仿真阶段到半物理实时仿真阶段，对电机仿真模型自动完成处理器模型和FPGA模型的拆分，通过配置寄存器输入组件和寄存器输出组件，能够自动连接输入和输出。基于此，FPGA子系统的FPGA模型能够自动烧录下载到对应的FPGA设备中，FPGA模型与处理器模型通过与寄存器输入/输出组件交互数据完成联合仿真的验证，整个工具链自动完成，去掉了拆分模型重新搭建模型建立连接的工作，大大简化了建模人员的工作量，减轻了验证实时仿真的复杂度，降低重复验证的风险，提高仿真测试的工作效率。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例提供的电子设备的硬件结构框图；

图2为本申请实施例提供的一种联合仿真系统的系统架构图；

图3为本申请实施例提供的联合仿真方法的方法流程图；

图4为本申请实施例提供的电机仿真模型结构示意图；

图5为本申请实施例提供的处理器模型和FPGA模型；

图6为本申请实施例提供的联合仿真装置的结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

为使本申请的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本申请作进一步详细的说明。

本申请实施例提供的联合仿真方法可以应用于电子设备。图1为本申请实施例提供的一种电子设备的硬件结构框图。参见图1，电子设备的硬件结构可以包括：处理器101、通信接口102、存储器103和通信总线104。

在本申请实施例中，处理器101、通信接口102、存储器103、通信总线104的数量为至少一个，且处理器101、通信接口102、存储器103通过通信总线104完成相互间的通信。

处理器101可以是一个中央处理器CPU、GPU(Graphics Processing Unit，图形处理器)，或者是特定集成电路ASIC(Application Specific Integrated Circuit)，或者是被配置成实施本申请实施例的一个或多个集成电路等。

存储器103可以包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)等，例如至少一个磁盘存储器。

其中，存储器103存储应用程序及应用程序运行所产生的数据；处理器101，用于执行应用程序，以实现下述功能：

预先封装寄存器输入组件和寄存器输出组件；

通过解析电机仿真模型中FPGA子系统的描述信息建立FPGA模型库，描述信息包含系统名称、输入端口名称、以及输出端口名称，FPGA模型库包含系统名称所表征的FPGA子系统与运行其FPGA模型的FPGA设备间的第一对应关系、输入端口名称所表征的FPGA子系统的输入端口与相应输入寄存器端口间的第二对应关系、以及输出端口名称所表征的FPGA子系统的输出端口与相应输出寄存器端口间的第三对应关系；

编译FPGA子系统的FPGA模型，并基于第一对应关系将FPGA模型与FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中；

从电机仿真模型中提取FPGA子系统的输入输出关系，输入输出关系包含FPGA子系统的输入端口与电机仿真模型中处理器部分的输出参数间的第四对应关系、以及FPGA子系统的输出端口与处理器部分的输入参数间的第五对应关系；

将第二对应关系和第四对应关系配置至寄存器输入组件中；以及，将第三对应关系和第五对应关系配置至寄存器输出组件中；

采用寄存器输入组件和寄存器输出组件替换FPGA子系统、以及FPGA子系统与处理器部分的连线关系得到处理器模型，以实现半实物仿真过程中寄存器输入组件将处理器模型的输出参数发送至相应的输入寄存器端口、寄存器输出组件从相应的输出寄存器端口采集处理器模型的输入参数。

需要说明的是，应用程序的细化功能和扩展功能可参照下文描述。

基于以上实施例提供的电子设备，本申请实施例还提供一种联合仿真系统。图2为本申请实施例提供的一种联合仿真系统的系统架构图。参见图2，联合仿真系统的系统架构可以包括：电子设备100、与该电子设备100通信连接的FPGA设备200，该FPGA设备200中包含FPGA板卡201、输入寄存器202和输出寄存器203，一个FPGA板卡具有对应的一组输入寄存器202和输出寄存器203。

本申请实施例中，FPGA设备200的数量为至少一个，每个FPGA设备200中FPGA板卡201的数量为至少一个、相应的输入寄存器202和输出寄存器203页为至少一组。

以下对本申请提供的联合仿真方法进行详细介绍。

图3为本申请实施例提供的联合仿真方法的方法流程图。本申请实施例中预先封装寄存器输入组件和寄存器输出组件，参见图3，本申请实施例的联合仿真方法包括如下步骤：

S10，通过解析电机仿真模型中FPGA子系统的描述信息建立FPGA模型库，描述信息包含系统名称、输入端口名称、以及输出端口名称，FPGA模型库包含系统名称所表征的FPGA子系统与运行其FPGA模型的FPGA设备间的第一对应关系、输入端口名称所表征的FPGA子系统的输入端口与相应输入寄存器端口间的第二对应关系、以及输出端口名称所表征的FPGA子系统的输出端口与相应输出寄存器端口间的第三对应关系。

具体应用中电机仿真模型中包含的FPGA子系统的个数根据实际工况确定，本申请实施例中，电机仿真模型中包含多个FPGA子系统，每个FPGA子系统都具有对应的描述信息，该描述信息中包含相应FPGA子系统的系统名称、输入端口名称和输出端口名称。其中，

系统名称能够被解析出相应FPGA模型所运行的FPGA设备。这里以图4和图5进行详细说明。参见图4所示的电机仿真模型，其具有两个以上电机的FPGA子系统。参见图5所示的处理器模型和FPGA模型，对应于图4，图5中FPGA模型包括两个以上电机的FPGA模型，即为图5中的电机模型1和电机模型2等。以第一个电机的FPGA子系统为例，其系统名称“FPGA1_Motor1”就表示第一个电机的FPGA子系统对应的第一电机FPGA模型(电机模型1)运行于1号FPGA设备。当然，一个FPGA模型在实际应用中是运行于一个板卡中，在确定该FPGA模型所运行的FPGA设备后，可以按照一定规则确定该FPGA模型所运行的FPGA板卡。

输入端口名称能够被解析出FPGA子系统的输入端口与相应输入寄存器端口间的对应关系。这样后续拆分处理时，基于该输入端口名称能够确定相应FPGA模型所运行FPGA板卡的输入端口与该FPGA板卡相应输入寄存器端口的对应关系。继续以图4所示的第一个电机的FPGA子系统为例，其输入端口名称“RI1_Para1”中“RI”就表示第一电机FPGA模型所运行板卡的“Para1”端口对应其输入寄存器、“RI1”就表示该“Para1”端口对应该输入寄存器的端口1。

输出端口名称能够被解析出FPGA子系统的输出端口与相应输出寄存器端口间的对应关系。这样后续拆分处理时，基于该输出端口名称能够确定相应FPGA模型所运行FPGA板卡的输出端口与该FPGA板卡相应输出寄存器端口的对应关系。继续以图4所示的第一个电机的FPGA子系统为例，其输出端口名称“RO1_Id1”中“RO”就表示第一电机FPGA模型所运行板卡的“Id1”端口对应其输出寄存器、“RO1”就表示该“Id1”端口对应该输出寄存器的端口1。

S20，编译FPGA子系统的FPGA模型，并基于第一对应关系将FPGA模型与FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中。

本申请实施例中，用户可以选择对指定的FPGA模型进行编译，匹配相应的FPGA子系统，自动完成参数、IP核等配置后，进行该FPGA模型的编译综合，从而将该FPGA模型烧写至与系统名称相匹配的FPGA设备中。

在具体实现过程中，可以获取FPGA子系统的配置参数，并将配置参数编译生成模型文件；生成描述信息的编译脚本；将模型文件和编译脚本进行编译综合得到二进制文件，并基于第一对应关系将二进制文件(即编译综合结果)烧写至相应FPGA设备的FPGA板卡中。

在本申请实施例中，在编译生成模型文件后，即可自动打开工程，通过生成相应描述信息的编译脚本，将模型文件与编译脚本进行编译综合，从而基于第一对应关系将编译综合所获得的二进制脚本烧写至相应的FPGA设备中。如上，在确定FPGA模型所运行的FPGA设备后，可以按照一定规则确定该FPGA模型所运行的FPGA板卡。此外，在完成烧写的过程中，还可以输出相关的编译信息，以使用户了解烧写进度，还可以提示用户错误或警告。

在其他一些实施例中，用户还可以指定运行FPGA子系统的FPGA模型的板卡，因此描述信息中还可以包含板卡名称，相应的，FPGA模型库还包含板卡名称所表征的FPGA子系统与运行其FPGA模型的FPGA板卡间的第六对应关系。

该板卡名称能够被解析出相应FPGA模型所运行的板卡。当然，该板卡名称可以与系统名称相合并，继续以第一个电机的FPGA子系统为例，假设名称“FPGA1-1_Motor1”中包含第一个电机FPGA系统的系统名称“FPGA1_Motor1”和板卡名称“1_Motor1”，这就表示第一电机FPGA模型运行于1号FPGA设备的1号板卡。

基于此，步骤S20可以采用如下步骤：

基于第一对应关系确定运行FPGA模型的FPGA设备；基于第六对应关系从所确定的FPGA设备中确定运行FPGA模型的FPGA板卡；将FPGA模型与FPGA子系统的描述信息的编译综合结果烧写至所确定的FPGA板卡中。

本申请实施例中，可以通过解析FPGA系统的系统名称确定运行相应FPGA模型的FPGA设备，进一步，通过解析FPGA系统的系统名称确定FPGA设备中运行相应FPGA模型的FPGA板卡，从而将FPGA模型与相应描述信息的编译综合结果烧写至所确定的FPGA板卡中。这就可以适用不同编译场景，提高模型烧写的可控性。

S30，从电机仿真模型中提取FPGA子系统的输入输出关系，输入输出关系包含FPGA子系统的输入端口与电机仿真模型中处理器部分的输出参数间的第四对应关系、以及FPGA子系统的输出端口与处理器部分的输入参数间的第五对应关系。

本申请实施例中，基于电机仿真模型整理FPGA子系统与处理器部分的输入输出关系。其中，

输入关系能够被解析出FPGA子系统的输入端口与处理器部分的输出参数之间的对应关系。这样后续拆分处理时，基于该输入关系能够确定相应FPGA模型所运行的FPGA板卡的输入端口与处理器模型的输出参数的对应关系。继续以图4所示的第一个电机的FPGA子系统为例，第一电机FPGA模型所运行板卡的“Para1”端口对应处理器模型的输出参数“Vdc”相对应。

输出关系能够被解析出FPGA子系统的输出端口与处理器部分的输入参数之间的对应关系。这样后续拆分处理时，基于该输出关系能够确定相应FPGA模型所运行的FPGA板卡的输出端口与处理器模型的输入参数的对应关系。继续以图4所示的第一个电机的FPGA子系统为例，第一电机FPGA模型所运行板卡的“Id1”端口对应处理器模型的输入参数“Id1”相对应。

S40，将第二对应关系和第四对应关系配置至寄存器输入组件中；以及，将第三对应关系和第五对应关系配置至寄存器输出组件中。

通过以上描述，第二对应关系即FPGA子系统的输入端口与相应输入寄存器端口间的对应关系，第四对应关系即FPGA子系统的输入端口与处理器部分的输出参数之间的对应关系。因此，通过将第二对应关系和第四对应关系配置至寄存器输入组件中，寄存器输入组件即可识别输入寄存器端口与处理器模型的输出参数之间的对应关系。继续以图4所示的第一个电机的FPGA子系统为例，第一电机FPGA模型所运行板卡的“Para1”端口对应有——其输入寄存器的端口1和处理器模型的输出参数“Vdc”，因此配置后的寄存器输入组件能够将处理器模型的输出参数“Vdc”发送至输入寄存器的端口1。

进一步，第三对应关系即FPGA子系统的输出端口与相应输出寄存器端口间的对应关系，第五对应关系即FPGA子系统的输出端口与处理器部分的输入参数之间的对应关系。因此，通过将第三对应关系和第五对应关系配置至寄存器输出组件中，寄存器输出组件即可识别输出寄存器端口与处理器模型的输入参数之间的对应关系。继续以图4所示的第一个电机的FPGA子系统为例，第一电机FPGA模型所运行板卡的“Id1”端口对应有——其输出寄存器的端口1和处理器模型的输入参数“Id1”，因此配置后的寄存器输出组件能够从输出寄存器的端口1处采集处理器模型的输入参数“Id1”。

S50，采用寄存器输入组件和寄存器输出组件替换FPGA子系统、以及FPGA子系统与处理器部分的连线关系得到处理器模型，以实现半实物仿真过程中寄存器输入组件将处理器模型的输出参数发送至相应的输入寄存器端口、寄存器输出组件从相应的输出寄存器端口采集处理器模型的输入参数。

本申请实施例中，采用寄存器输入组件和寄存器输出组件替换电机仿真模型中的FPGA子系统、以及FPGA子系统与处理器部分的连线关系，即可得到处理器模型。参见图5所示的处理器模型和FPGA模型，其为图4所示的电机仿真的拆分结果。寄存器输入组件RegIn能够将处理器模型的输出参数发送到相应输入寄存器端口，寄存器输出组件RegOut能够从相应输出寄存器端口采集处理器模型的输入参数。如图5所示，Vdc、电流系数等参数能够按照FPGA子系统的输入端口连接到寄存器输入组件RegIn，而寄存器输出组件RegOut同样可以按照FPGA子系统的输出端口连接到Id1、Iq1等参数，以便通过处理器模型对FPGA模型进行控制和监控。

需要说明的是，除以上寄存器输入组件和寄存器输出组件外，处理器模型还包括IO配置部分、控制参数发送的部分、以及控制参数采集的部分。由此，基于以上自动替换技术，在拆分FPGA模型后能够自动生成处理器模型。

还需要说明的是，寄存器输入组件和寄存器输出组件的数据传输通道固定，不需要对FPGA板卡的输入寄存器与输出寄存器进行配置。

基于此，FPGA设备与电子设备的硬件通过IO设备连接，FPGA模型运行于FPGA设备中的FPGA板卡中，处理器模型运行于电子设备中。FPGA模型与处理器模型通过寄存器输入组件和寄存器输出组件完成电机实时仿真和状态监控，实现联合仿真验证。

在电机仿真模型的全数字仿真阶段，电机仿真模型作为一个整体处理，方便建模人员从验证功能的角度出发进行系统验证，无需理解硬件连接关系，方便调用硬件资源简化设计流程。在电机仿真模型的半物理实时仿真的过程中，基于本申请能够自动拆分FPGA模型与处理器模型，并分别下载到FPGA设备和电子设备中，简化了建模人员的工作量。此外，还可以对处理器模型做简单控制逻辑的修改，完成便于快速验证。

本申请中，通过寄存器输入组件和寄存器输出组件替换电机仿真模型中FPGA系统与处理器部分的连线关系，避免了人为手动建模再配置IO关联关系出错的问题，优化了处理器模型和FPGA模型的设计效率和管理，减轻了验证实时仿真的复杂度，降低重复验证的风险。在反复修改模型时，能提高实时仿真的工作效率。

基于上述实施例提供的联合仿真方法，本申请实施例还提供一种联合仿真装置，该装置的结构示意图如图6所示，包括：

FPGA模型库建立模块10，用于通过解析电机仿真模型中FPGA子系统的描述信息建立FPGA模型库，描述信息包含系统名称、输入端口名称、以及输出端口名称，FPGA模型库包含系统名称所表征的FPGA子系统与运行其FPGA模型的FPGA设备间的第一对应关系、输入端口名称所表征的FPGA子系统的输入端口与相应输入寄存器端口间的第二对应关系、以及输出端口名称所表征的FPGA子系统的输出端口与相应输出寄存器端口间的第三对应关系；

FPGA模型烧写模块20，用于编译FPGA子系统的FPGA模型，并基于第一对应关系将FPGA模型与FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中；

FPGA子系统关系提取模块30，用于从电机仿真模型中提取FPGA子系统的输入输出关系，输入输出关系包含FPGA子系统的输入端口与电机仿真模型中处理器部分的输出参数间的第四对应关系、以及FPGA子系统的输出端口与处理器部分的输入参数间的第五对应关系；

组件配置模块40，用于将第二对应关系和第四对应关系配置至预先封装的寄存器输入组件中；以及将第三对应关系和第五对应关系配置至预先封装的寄存器输出组件中；

组件替换模块50，用于采用寄存器输入组件和寄存器输出组件替换FPGA子系统、以及FPGA子系统与处理器部分的连线关系得到处理器模型，以实现半实物仿真过程中寄存器输入组件将处理器模型的输出参数发送至相应的输入寄存器端口、寄存器输出组件从相应的输出寄存器端口采集处理器模型的输入参数。

可选的，用于基于第一对应关系将FPGA模型与FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的板卡中的FPGA模型烧写模块20，具体用于：

如果描述信息还包含板卡名称、FPGA模型库还包含板卡名称所表征的FPGA子系统与运行其FPGA模型的FPGA板卡间的第六对应关系，基于第一对应关系确定运行FPGA模型的FPGA设备；基于第六对应关系从所确定的FPGA设备中确定运行FPGA模型的FPGA板卡；将FPGA模型与FPGA子系统的描述信息的编译综合结果烧写至所确定的FPGA板卡中。

可选的，FPGA模型烧写模块20，具体用于：

获取FPGA子系统的配置参数，并将配置参数编译生成模型文件；生成描述信息的编译脚本；将模型文件和编译脚本进行编译综合得到二进制文件，并基于第一对应关系将二进制文件烧写至相应FPGA设备的FPGA板卡中。

可选的，FPGA模型烧写模块20，还用于：

输出FPGA模型编译过程中的编译信息。

本申请实施例提供的联合仿真装置，FPGA子系统的FPGA模型能够自动烧录下载到对应的FPGA设备中，FPGA模型与处理器模型通过与寄存器输入/输出组件交互数据完成联合仿真的验证，整个工具链自动完成，去掉了拆分模型重新搭建模型建立连接的工作，大大简化了建模人员的工作量，减轻了验证实时仿真的复杂度，降低重复验证的风险，提高仿真测试的工作效率。

以上对本申请所提供的一种联合仿真方法、装置、系统及电子设备进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备所固有的要素，或者是还包括为这些过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种联合仿真方法，其特征在于，预先封装寄存器输入组件和寄存器输出组件，所述方法包括：

通过解析电机仿真模型中FPGA子系统的描述信息建立FPGA模型库，所述描述信息包含系统名称、输入端口名称、以及输出端口名称，所述FPGA模型库包含所述系统名称所表征的所述FPGA子系统与运行其FPGA模型的FPGA设备间的第一对应关系、所述输入端口名称所表征的所述FPGA子系统的输入端口与相应输入寄存器端口间的第二对应关系、以及所述输出端口名称所表征的所述FPGA子系统的输出端口与相应输出寄存器端口间的第三对应关系；

编译所述FPGA子系统的FPGA模型，并基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中；

从所述电机仿真模型中提取所述FPGA子系统的输入输出关系，所述输入输出关系包含所述FPGA子系统的输入端口与所述电机仿真模型中处理器部分的输出参数间的第四对应关系、以及所述FPGA子系统的输出端口与所述处理器部分的输入参数间的第五对应关系；

将所述第二对应关系和所述第四对应关系配置至所述寄存器输入组件中；以及，将所述第三对应关系和所述第五对应关系配置至所述寄存器输出组件中；

采用所述寄存器输入组件和所述寄存器输出组件替换所述FPGA子系统、以及所述FPGA子系统与所述处理器部分的连线关系得到处理器模型，以实现半实物仿真过程中所述寄存器输入组件将所述处理器模型的输出参数发送至相应的所述输入寄存器端口、所述寄存器输出组件从相应的所述输出寄存器端口采集所述处理器模型的输入参数。

2.根据权利要求1所述的方法，其特征在于，所述描述信息还包含板卡名称，所述FPGA模型库还包含所述板卡名称所表征的所述FPGA子系统与运行其FPGA模型的FPGA板卡间的第六对应关系；

所述基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的板卡中，包括：

基于所述第一对应关系确定运行所述FPGA模型的FPGA设备；

基于所述第六对应关系从所确定的FPGA设备中确定运行所述FPGA模型的FPGA板卡；

将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至所确定的FPGA板卡中。

3.根据权利要求1所述的方法，其特征在于，所述编译所述FPGA子系统的FPGA模型，并基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中，包括：

获取所述FPGA子系统的配置参数，并将所述配置参数编译生成模型文件；

生成所述描述信息的编译脚本；

将所述模型文件和所述编译脚本进行编译综合得到二进制文件，并基于所述第一对应关系将所述二进制文件烧写至相应FPGA设备的FPGA板卡中。

4.根据权利要求1所述的方法，其特征在于，所述方法还包括：

输出所述FPGA模型编译过程中的编译信息。

5.一种联合仿真装置，其特征在于，所述装置包括：

FPGA模型库建立模块，用于通过解析电机仿真模型中FPGA子系统的描述信息建立FPGA模型库，所述描述信息包含系统名称、输入端口名称、以及输出端口名称，所述FPGA模型库包含所述系统名称所表征的所述FPGA子系统与运行其FPGA模型的FPGA设备间的第一对应关系、所述输入端口名称所表征的所述FPGA子系统的输入端口与相应输入寄存器端口间的第二对应关系、以及所述输出端口名称所表征的所述FPGA子系统的输出端口与相应输出寄存器端口间的第三对应关系；

FPGA模型烧写模块，用于编译所述FPGA子系统的FPGA模型，并基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中；

FPGA子系统关系提取模块，用于从所述电机仿真模型中提取所述FPGA子系统的输入输出关系，所述输入输出关系包含所述FPGA子系统的输入端口与所述电机仿真模型中处理器部分的输出参数间的第四对应关系、以及所述FPGA子系统的输出端口与所述处理器部分的输入参数间的第五对应关系；

组件配置模块，用于将所述第二对应关系和所述第四对应关系配置至预先封装的寄存器输入组件中；以及将所述第三对应关系和所述第五对应关系配置至预先封装的寄存器输出组件中；

组件替换模块，用于采用所述寄存器输入组件和所述寄存器输出组件替换所述FPGA子系统、以及所述FPGA子系统与所述处理器部分的连线关系得到处理器模型，以实现半实物仿真过程中所述寄存器输入组件将所述处理器模型的输出参数发送至相应的所述输入寄存器端口、所述寄存器输出组件从相应的所述输出寄存器端口采集所述处理器模型的输入参数。

6.根据权利要求5所述的装置，其特征在于，用于基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的板卡中的所述FPGA模型烧写模块，具体用于：

如果所述描述信息还包含板卡名称、所述FPGA模型库还包含所述板卡名称所表征的所述FPGA子系统与运行其FPGA模型的FPGA板卡间的第六对应关系，基于所述第一对应关系确定运行所述FPGA模型的FPGA设备；基于所述第六对应关系从所确定的FPGA设备中确定运行所述FPGA模型的FPGA板卡；将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至所确定的FPGA板卡中。

7.根据权利要求5所述的装置，其特征在于，所述FPGA模型烧写模块，具体用于：

获取所述FPGA子系统的配置参数，并将所述配置参数编译生成模型文件；生成所述描述信息的编译脚本；将所述模型文件和所述编译脚本进行编译综合得到二进制文件，并基于所述第一对应关系将所述二进制文件烧写至相应FPGA设备的FPGA板卡中。

8.根据权利要求7所述的装置，其特征在于，所述FPGA模型烧写模块，还用于：

输出所述FPGA模型编译过程中的编译信息。

9.一种电子设备，其特征在于，所述设备包括：

存储器，用于存储应用程序及所述应用程序运行所产生的数据；

处理器，用于执行所述应用程序，以实现下述功能：

预先封装寄存器输入组件和寄存器输出组件；

通过解析电机仿真模型中FPGA子系统的描述信息建立FPGA模型库，所述描述信息包含系统名称、输入端口名称、以及输出端口名称，所述FPGA模型库包含所述系统名称所表征的所述FPGA子系统与运行其FPGA模型的FPGA设备间的第一对应关系、所述输入端口名称所表征的所述FPGA子系统的输入端口与相应输入寄存器端口间的第二对应关系、以及所述输出端口名称所表征的所述FPGA子系统的输出端口与相应输出寄存器端口间的第三对应关系；

编译所述FPGA子系统的FPGA模型，并基于所述第一对应关系将所述FPGA模型与所述FPGA子系统的描述信息的编译综合结果烧写至相应FPGA设备的FPGA板卡中；

从所述电机仿真模型中提取所述FPGA子系统的输入输出关系，所述输入输出关系包含所述FPGA子系统的输入端口与所述电机仿真模型中处理器部分的输出参数间的第四对应关系、以及所述FPGA子系统的输出端口与所述处理器部分的输入参数间的第五对应关系；

将所述第二对应关系和所述第四对应关系配置至所述寄存器输入组件中；以及，将所述第三对应关系和所述第五对应关系配置至所述寄存器输出组件中；

采用所述寄存器输入组件和所述寄存器输出组件替换所述FPGA子系统、以及所述FPGA子系统与所述处理器部分的连线关系得到处理器模型，以实现半实物仿真过程中所述寄存器输入组件将所述处理器模型的输出参数发送至相应的所述输入寄存器端口、所述寄存器输出组件从相应的所述输出寄存器端口采集所述处理器模型的输入参数。

10.一种联合仿真系统，其特征在于，所述系统包括：

权利要求9所述的电子设备；

与所述电子设备通信连接的FPGA设备，所述FPGA设备中包含FPGA板卡、输入寄存器和输出寄存器，一个FPGA板卡具有对应的一组输入寄存器和输出寄存器。