CN112051758B - 一种io扩展芯片 - Google Patents

Abstract

本发明公开了一种IO扩展芯片，涉及电子技术、电气控制、PLC自动控制领域领域。本发明中：IO配置模块将芯片IO管脚选择具体配置设置为需要的输入配置或输出配置；IO输入采集滤波模块，配置选择连接到芯片外部Pin管脚；IO输出控制模块将MCU写入的控制信息输出至IO输出管脚；MCU通信接口模块的接口方式为Spi/iic串行通信方式；IO驱动模块进行输出控制信号进行驱动放大。本发明实现了多路IO单元的扩展，IO单元的扩展不受限制；可根据需要配置成输入或输出，提高芯片管脚利用率；输入采集回路具有高效的数字滤波功能，增强了信号可靠性；输出具备保护逻辑以及增强驱动设计，满足了复杂控制和驱动的需要。

Description

一种IO扩展芯片

技术领域

本发明涉及电子技术、电气控制、PLC自动控制领域领域，具体的是在嵌入式控制系统、微处理器系统中，用于扩展IO口，用于采集例如按键状态、过温报警、回路闭合状态等指令或状态信息，以及输出控制信号到继电器、接触器、电机控制、门开关、LED灯阵列等执行单元，尤其涉及一种IO扩展芯片。

背景技术

在采用微处理器控制的电子产品、控制设备系统中，常需要对大量的IO数字信号进行采集和输出处理。而微处理器，其自带的IO管脚数量、驱动特性常常存在限制，当需要更多的IO时，或更强的驱动能力时，需进行IO扩展或外加IO扩展芯片，外加、扩展通常的方式包括例如锁存器74ls373、三态门74ls245、可编程接口芯片8255、串转并芯片74LS164等。随着芯片技术进步、电子产品的发展需要，专用IO扩展芯片例如数码管显示驱动、键盘驱动、LED阵列驱动等越来越多，用户的选择愈来愈丰富，给电子产品的系统集成简化提供了便利；同时，在某些复杂及特定的系统，在标准集成芯片不能满足灵活要求时，也常采用CPLD/FPGA芯片进行用户自编程实现自定义的IO扩展模式，总的来说，IO扩展的方式越来越灵活，器件支持也越来越丰富。但同时，随着产品系统IO功能用途愈发丰富，处理运算的复杂度要求也在不断提高；关于可靠性、降成本的需要也必须要求简化系统，这又对IO扩展方式不断提出了挑战。

目前的IO扩展芯片，通常是一些IO接口的简单数量上的扩展，例如LED显示驱动等大批量专用场景，而针对一些复杂的IO控制场景，如电气自动化等控制系统中，还缺少专用的成熟应用，还存在如下一些应用限制。

第一，对于IO的输入采集而言，在一些复杂电气控制系统中，其电磁电气环境恶劣，IO采样信号通常容易受到干扰，采用普通IO扩展接口方式采集信号输入系统后，一般还需要CPU进行滤波运算处理。在系统控制可靠性要求高、IO数量较多时，进行滤波处理的运算过程将占用较多的处理器运算资源，会增加处理器负荷，不利于处理器处理其它更多的任务，也增加了编程的难度。并且，在实时的控制系统中，一般的处理器操作系统环境，各通道的滤波处理任务很难保证一致性、实时性，导致控制特性的不足。特别是当信号通道较多、并且不同输入信号需要实施不同滤波常数或策略时，又将给MCU操作编程和任务调度实现带来更大困难，大幅增加系统复杂性，引发可靠性风险；

第二，对于IO输出的控制，在一些控制系统中，例如其IO输出用于控制驱动大电流或大负载回路时，常要求实现负载回路的过流或过载保护，例如电机过载、IGBT短路保护等。其通常的基本原理是，实时采集过流过载的反馈信号，然后以此条件进行快速实时控制例如封锁输出，从而实现过流过载保护的功能。然而，在具体的实现方法中，采样CPU自带的外围IO接口，或者采用一般的IO扩展芯片，实现该类保护的实时逻辑，依赖CPU的程序运算处理是难以满足实时性要求的，所以一般做法都是采用另加外围控制电路来实现检测到封锁的硬件逻辑保护，为此，硬件电路经变得复杂度，其控制的一致性及参数调节的灵活性也受到硬件特性及硬件参数的限制，并降低了可靠性。而且，一般的IO扩展芯片，其驱动能力也较低，持续电流一般不到10mA。驱动例如继电器等常见负载，还需要外扩驱动芯片或电路才能实现，将继续增加系统硬件电路的复杂度。

还有，一般的IO扩展芯片，其管脚配置，其输入输出的配比数量和管脚位置是固定的，不利于提高管脚利用率，也不便于布线。

发明内容

本发明提供一种IO扩展芯片，提升了IO输入信号采集的高可靠性，系统运行简洁稳定；提供各IO输入通道配置有独立的滤波模块，由CPU写入配置数据设置各自的滤波参数，满足各路输入信号于实时性和可靠性的不同要求；配置IO输出控制的基本逻辑，实现从IO输入信号采集到输出控制的实时逻辑处理，实现常见的例如过流过载保护，无需额外搭建复杂的控制电路，也无需通过CPU处理器干预处理；提供提供兼容3～5V的增强驱动输出电气接口，无需外接驱动接口芯片，有效简化系统的硬件电路构成；

本发明提供一种IO扩展芯片，满足系统输入通道和输出通道数量的要求，最大化利用端口，减少扩展芯片的数量；提供带地址的Spi、iic总线数据访问接口，简化与CPU处理器的通信连线；Spi及iic均可实现较远距离可靠通信的要求，有利于系统扩展和空间布局；带地址扩展功能，能实现多片扩展芯片的级联，满足系统更多IO扩展的需要。

为解决上述技术问题，本发明是通过以下技术方案实现的：

本发明提供一种IO扩展芯片，包括IO配置模块、IO输入采集滤波模块、IO输出控制模块、MCU通信接口模块、内部总线控制模块、IO驱动模块以及时钟模块。

IO配置模块将芯片IO管脚选择具体配置设置为需要的输入配置或输出配置，用于IO输入采集滤波模块、IO输出控制模块与外部具体管脚的连接，芯片IO管脚的配置数据由外部MCU经过MCU通信接口模块、内部总线控制模块写入。

IO输入采集滤波模块，包括信号采样、滤波计数器、滤波判断逻辑、采集寄存器，配置选择连接到芯片外部Pin管脚，用于实现输入信号的抖动消除、干扰滤波；管脚信号采样后，根据高低状态，触发滤波计数器记录在相应的时段内高低电平的各自数量，然后根据约定，当高电平计数大于某值时，滤波判断逻辑输出为高，反之为低，其它情况保持不变。

IO输出控制模块，包括输出寄存器、输出封锁逻辑、输出时序计数器、输出驱动，IO输出控制模块将MCU写入的控制信息输出到IO输出管脚；当正常输出，若反馈信号有效，封锁逻辑动作，关闭输出；输出时序计数器，用于决定反馈信号何时有效，保证封锁逻辑准确激活，在非正常的时序段，自动封锁反馈信号。

MCU通信接口模块上设有外部MCU处理器访问接口，实现输入状态、故障状态数据的读取，输出指令及配置数据的写入，以及数据读写的缓存；MCU通信接口模块的接口方式为Spi/iic串行通信方式，包括Spi、iic协议栈以及相关控制逻辑。

内部总线控制模块用于MCU通信接口模块与IO配置模块、IO输入采集滤波模块、IO输出控制模块之间的的数据传输/交换。

IO驱动模块，进行输入电平转换，以及输出控制信号进行驱动放大；IO驱动模块包括耐压5V/50mA开漏输出能力特性电路和耐压5V以上高阻输入特性电路。

时钟模块，用于提供各模块的工作时钟并同步；时钟模块包括系统时钟、逻辑计时时钟、串口通信时钟，各个时钟内设置计数器单元。

作为本发明的一种优选技术方案，芯片IO管脚的输入配置包括滤波常数配置；芯片IO管脚的输出配置包括保护逻辑的激活选择以及保护响应速度的常数配置；芯片IO管脚的输入配置/输出配置由一系列的配置寄存器组成。

作为本发明的一种优选技术方案，IO输出控制模块，配置选择经IO驱动模块连接到芯片外部Pin管脚，控制管脚高低电平状态，采样反馈管脚的状态；IO输出控制模块，配置选择经内部总线控制模块写入的指令以及反馈管脚的状态，进行逻辑运算，输出管脚的状态高低；IO输出控制模块的输出信号经IO驱动模块进行驱动放大。

作为本发明的一种优选技术方案，MCU通信接口模块内定义相应的应用通信协议，增加设备寻址功能，可按设备地址提供多芯片级联的访问服务，进行更大规模的IO扩展应用；并增加校验功能；MCU通信接口模块内设有相应的寄存器单元。

作为本发明的一种优选技术方案，内部总线控制模块包括地址信号、读写信号、数据总线，以及生成上述信号的控制寄存器，以及若干缓存寄存器单元；内部总线控制模块内部形成读写信号、建立数据总线、提供数据缓存器。

作为本发明的一种优选技术方案，系统时钟为各模块之间信息交换时的接口功能寄存器提供时钟同步基准；逻辑时钟根据滤波、保护响应速度需要进行动作；逻辑时钟由系统时钟分频得出；串口通信时钟，用于Spi、iic串口，串口通信时钟的时钟频率是通信波特率的倍数。

与现有的技术相比，本发明的有益效果是：

1、本发明无需编制MCU处理器软件参与复杂计算，即实现可编程的信号滤波，让采集更可靠更准确；

2、本发明无需编制MCU处理器软件参与实时计算，即实现更实时、精准的保护逻辑控制功能，高效应对短路和过流等异常处理；

3、本发明按需配置管脚的输入输出状态，让芯片管脚资源利用率更高，布线也更简单；

4、本发明提供芯片的级联功能，使得IO扩展的数量不受单个芯片资源的限制，系统设计更灵活便捷；

5、本发明集成了增强驱动设计，无需外围驱动放电电路，直接驱动常见继电器、Mosfet管的功率器件，降低了系统硬件成本，并提高了系统的集成度。

附图说明

图1为本发明装置的系统逻辑结构示意图；

其中：1-IO配置模块；2-IO输入采集滤波模块；3-IO输出控制模块；4-MCU通信接口模块；5-内部总线控制模块；6-IO驱动模块；7-时钟模块。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

具体实施例一：

如图1所示，IO配置模块1，用于选择控制IO输入采集滤波模块2、IO输出控制模块3与芯片外部具体管脚的连接；配置数据由外部MCU经过MCU通信接口模块4、内部总线控制模块5写入；

IO输入采集滤波模块2，配置选择连接到芯片外部Pin管脚，采集管脚高低电平状态，然后进行高低电平计数，高电平计数大于N1值时记录信号“1”，低电平计数大于N2值时记录信号“0”，其它状态保持信号不变；N1、N2数值由内部总线控制模块5写入，信号结果由内部总线控制模块5读取；

IO输出控制模块3，配置选择经由IO驱动模块6连接到芯片外部Pin管脚，控制管脚高低电平状态，并采样反馈管脚的状态；经由内部总线控制模块5写入的指令以及反馈管脚的状态，进行逻辑运算，决定输出管脚的高低；输出信号经IO驱动模块6进行驱动放大。

MCU通信接口模块4，用于实现Spi、iic通信，通过芯片通信管脚连接到外部处理，内部与部件进行数据交换。

内部总线控制模块5，MCU通信接口模块4与IO配置模块1、IO输入采集滤波模块2、IO输出控制模块3之间的数据交换控制，包括形成读写信号、建立数据总线、提供数据缓存器。

IO驱动模块6，进行输入电平转换，以及输出控制信号进行驱动放大；

时钟模块7，产生系统各部件工作需要的时钟，包括通信时钟、内部总线时钟、逻辑时钟。

具体实施例二：

如图1所示，芯片管脚Pin Spi/iic,其中Spi包括MISO、MOSI、时钟CLK、CS片选4个信号；iic包括SDA、CLK，与Spi信号复用。实际应用时选择其中一种通信方式，上电时检测CS片选一直有效，配置为iic通信，否则为Spi通信。

分别设置时钟和复位管脚，分别用于芯片提供时钟和复位控制；设置多路IO管脚，一般设置8～64路，例如选取8、12、16、32、48、64等。

MCU通信接口模块4，调用通用的协议栈实现基本的Spi/iic通信；另外定义如下数据包格式，数据总长度包括但不限于8字节数。其中定义了OP设备地址段，当芯片地址与之不匹配时，将停止退出通信，满足地址要求的唯一芯片将继续通信，为此实现多芯片级联功能。其中定义的Addr0用于寻址芯片内部的寄存器单元，所有芯片内部可访问寄存器统一编址，灵活定位访问；Date0～Date4是按地址访问交换的数据；checksum用于数据包校验和，只有校验成功的数据才能被有效接收，提高可靠性。

其中OP为设备地址，最多寻址128个设备；R/W读写控制指令；Addr0为寄存器地址，最大寻址256字节；checksum为校验和。

时钟模块7，用于生成多路不同频率需求的时钟，包括但不限于3路：用于MCU通信接口模块4的通信时钟，高速频率如8M以上，需满足通信同步采样的要求；用于IO输入采集滤波模块2和IO输出控制模块3计数及逻辑的逻辑时钟，慢速频率例如100K,可减少耗费计数器寄存器资源；用于内部总线控制模块5及其它部件数据接口数据访问传输的总线时钟，中速频率如1M，满足同步要求。

内部总线控制模块5，包含内部总线控制及数据暂存单元，具体包含8位地址线、8位双向总线、读写信号。外部写入指令及配置信息由MCU通信接口模块4成功接收后，传输给内部总线控制模块5，根据地址写入到IO配置模块1、IO输入采集滤波模块2、IO输出控制模块3的数据/寄存器单元；IO配置模块1、IO输入采集滤波模块2采集反馈数据以及IO输出控制模块3回读的数据，由内部总线控制模块5读取，写入MCU通信接口模块4启动通信，由外部MCU读取。

IO输入采集滤波模块2，为输入采集滤波模块，其实现原理为，每通道设置一组8位计数器、8位配置数据，实现10uS～2.5mS的时间常数滤波（包括但不限于这一组资源数据）；对应管脚为高电平时，每时钟加1计数，反之减1计数，当计数器值大于配置数据，将该路信号置1；当信号小于配置数据/2时，将信号清零。各输入管脚的滤波模块独立进行，信号状态结果由内部总线控制模块5实时读取。

IO输出控制模块3，每通道包含1输出管脚和反馈管脚，设置一组8位输出计数器、8位配置时间、1指令位、一组反馈逻辑；指令位为1时输出计数器进行加1计时，否则清零；包含一组逻辑：输出管脚=输出计数器<配置时间|输出计数器&反馈无效；配置时间由系统运行开始由外部MCU进行写入，指令位由外部MCU根据系统逻辑修改随时写入。

IO配置模块1，包含若干寄存器组：输入/输出配置寄存器，寄存器间进行滤波时间配置。IO配置模块1与管脚对应，输入/输出配置寄存器，为0默认管脚为输入，为1配置为输出，分别连接选择IO输入采集滤波模块2到IO驱动模块6或IO输出控制模块3到IO驱动模块6之间的回路。

IO驱动模块6，包括耐压5V，50mA开漏输出能力特性电路；耐压5V以上高阻输入特性电路。

若干以上模块部件的组合，形成了增强功能的IO扩展芯片的实现实施。

具体实施例三：

本发明的IO扩展芯片的输入端口集成了的完善的数字滤波功能，能够用于信号的可靠采样采集，各通道的滤波常数可进行独立编程配置；输出端口集成了输出控制的实时保护逻辑，其保护常数及控制时序，各通道均可独立编程配置；芯片每管脚可独立编程配置为输入和输出，然后分别实现输入或输出的滤波、相关控制功能；

本发明的IO扩展芯片基于Spi、iic的定制应用协议，包括设备地址及校验和等通信格式及时序要求，可实现多芯片级联，并进行通信数据包的校验检测，保证通信可靠性。

本发明的IO扩展芯片提供增强驱动电路设计，提供提供兼容3～5V的增强驱动输出电气接口，每一通道的驱动电流高达50mA，一般小型继电器可直接驱动，无需外接驱动接口芯片，有效简化系统的硬件电路构成。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种IO扩展芯片，其特征在于：

包括IO配置模块(1)、IO输入采集滤波模块(2)、IO输出控制模块(3)、MCU通信接口模块(4)、内部总线控制模块(5)、IO驱动模块(6)以及时钟模块(7)；

所述IO配置模块(1)将芯片IO管脚选择具体配置设置为需要的输入配置或输出配置，用于IO输入采集滤波模块(2)、IO输出控制模块(3)与外部具体管脚的连接，所述芯片IO管脚的配置数据由外部MCU经过MCU通信接口模块(4)、内部总线控制模块(5)写入；

所述IO输入采集滤波模块(2)，包括信号采样、滤波计数器、滤波判断逻辑、采集寄存器，配置选择连接到芯片外部Pin管脚；管脚信号采样后，根据高低状态，触发滤波计数器记录在相应的时段内高低电平的各自数量；

所述IO输出控制模块(3)，包括输出寄存器、输出封锁逻辑、输出时序计数器、输出驱动，所述IO输出控制模块(3)将MCU写入的控制信息输出至IO输出管脚；所述MCU通信接口模块(4)上设有外部MCU处理器访问接口；

所述MCU通信接口模块(4)的接口方式为Spi/iic串行通信方式，包括Spi、iic协议栈以及相关控制逻辑；

所述内部总线控制模块(5)用于MCU通信接口模块(4)与IO配置模块(1)、IO输入采集滤波模块(2)、IO输出控制模块(3)之间的的数据传输/交换；

所述IO驱动模块(6)，进行输入电平转换，以及输出控制信号进行驱动放大；所述时钟模块(7)，用于提供各模块的工作时钟并同步；

所述时钟模块(7)包括系统时钟、逻辑计时时钟、串口通信时钟，各个时钟内设置计数器单元。

2.根据权利要求1所述的一种IO扩展芯片，其特征在于：

所述芯片IO管脚的输入配置包括滤波常数配置；

所述芯片IO管脚的输出配置包括保护逻辑的激活选择以及保护响应速度的常数配置；

所述芯片IO管脚的输入配置/输出配置由一系列的配置寄存器组成。

3.根据权利要求1所述的一种IO扩展芯片，其特征在于：

所述IO输出控制模块(3)，配置选择经IO驱动模块(6)连接到芯片外部Pin管脚，控制管脚高低电平状态，采样反馈管脚的状态；

所述IO输出控制模块(3)，配置选择经内部总线控制模块(5)写入的指令以及反馈管脚的状态，进行逻辑运算，输出管脚的状态高低；

所述IO输出控制模块(3)的输出信号经IO驱动模块(6)进行驱动放大。

4.根据权利要求1所述的一种IO扩展芯片，其特征在于：

所述MCU通信接口模块(4)内定义相应的应用通信协议；

所述MCU通信接口模块(4)内设有相应的寄存器单元。

5.根据权利要求1所述的一种IO扩展芯片，其特征在于：

所述内部总线控制模块(5)包括地址信号、读写信号、数据总线，以及生成上述信号的控制寄存器，以及若干缓存寄存器单元；

所述内部总线控制模块(5)内部形成读写信号、建立数据总线、提供数据缓存器。

6.根据权利要求1所述的一种IO扩展芯片，其特征在于：所述系统时钟为各模块之间信息交换时的接口功能寄存器提供时钟同步基准；

逻辑时钟根据滤波、保护响应速度需要进行动作；

逻辑时钟由系统时钟分频得出；所述串口通信时钟，用于Spi、iic串口，所述串口通信时钟的时钟频率是通信波特率的倍数。