CN112037721B - Goa电路及其显示面板、显示装置 - Google Patents

Goa电路及其显示面板、显示装置 Download PDF

Info

Publication number
CN112037721B
CN112037721B CN202010782900.1A CN202010782900A CN112037721B CN 112037721 B CN112037721 B CN 112037721B CN 202010782900 A CN202010782900 A CN 202010782900A CN 112037721 B CN112037721 B CN 112037721B
Authority
CN
China
Prior art keywords
thin film
film transistor
unit
goa
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010782900.1A
Other languages
English (en)
Other versions
CN112037721A (zh
Inventor
戴荣磊
许作远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202010782900.1A priority Critical patent/CN112037721B/zh
Publication of CN112037721A publication Critical patent/CN112037721A/zh
Application granted granted Critical
Publication of CN112037721B publication Critical patent/CN112037721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请公开了一种GOA电路及其显示面板、显示装置，该GOA电路包括GOA单元以及连接GOA单元的多路复用控制模块；多路复用控制模块包括多路复用器、分级开关单元、电位耦合单元、下拉单元和下拉控制单元；分级开关的输入端连接GOA单元的输出端，各控制端分别与各控制输出端一一对应连接；电位耦合单元连接在GOA单元的输出端与分级开关单元的输入端之间；下拉单元分别连接分级开关单元的各输出端；下拉控制单元连接在下拉单元与GOA单元的输出端之间，通过多路复用器输出控制信号，实现对GOA单元的分级输出。本申请通过多路复用器控制分级开关单元进行GOA单元的分级输出，进而可向多个子像素进行充足充电，以及对GOA单元的电位进行下拉，增强电路工作稳定性。

Description

GOA电路及其显示面板、显示装置
技术领域
本申请涉及显示技术领域，更具体地说，涉及一种GOA电路及其显示面板、显示装置。
背景技术
GOA(Gate Driver On Array，阵列基板行驱动)是利用现有薄膜晶体管的液晶显示器Array制程，将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动方式的一项技术。目前GOA电路分级驱动时，对子像素充电不充足，电路稳定性差。
在实现过程中，发明人发现传统技术中至少存在如下问题：目前GOA电路分级驱动时，对子像素充电不充足，电路稳定性差。
发明内容
基于此，有必要针对现行的GOA电路分级驱动时，对子像素充电不充足，电路稳定性差的问题，提供一种液晶显示面板过驱动方法、装置及显示面板、显示装置。
为了实现上述目的，本发明实施例提供了一种GOA电路，包括GOA单元以及连接GOA单元的多路复用控制模块；多路复用控制模块包括：
多路复用器，多路复用器包括至少两个控制输出端；
分级开关单元，分级开关单元的输入端连接GOA单元的输出端，各控制端分别与各控制输出端一一对应连接，各输出端分别用于输出驱动信号；
电位耦合单元，电位耦合单元连接在GOA单元的输出端与分级开关单元的输入端之间；
下拉单元，下拉单元分别连接分级开关单元的各输出端；
下拉控制单元，下拉控制单元连接在下拉单元与GOA单元的输出端之间。
在其中一个实施例中，分级开关单元包括第一薄膜晶体管，第二薄膜晶体管和第三薄膜晶体管；多路复用器包括第一控制输出端，第二控制输出端和第三控制输出端；
第一薄膜晶体管的栅极连接GOA单元的输出端，源极连接多路复用器的第一控制输出端；
第二薄膜晶体管的栅极连接GOA单元的输出端，源极连接多路复用器的第二控制输出端；
第三薄膜晶体管的栅极连接GOA单元的输出端，源极连接多路复用器的第三控制输出端。
在其中一个实施例中，驱动信号包括第一驱动信号、第二驱动信号和第三驱动信号；
第一薄膜晶体管的漏极用于输出第一驱动信号；
第二薄膜晶体管的漏极用于输出第二驱动信号；
第三薄膜晶体管的漏极用于输出第三驱动信号。
在其中一个实施例中，电位耦合单元包括连接在GOA单元的输出端与第一薄膜晶体管的栅极之间的第四薄膜晶体管，连接在GOA单元的输出端与第二薄膜晶体管的栅极之间的第五薄膜晶体管，以及连接在GOA单元的输出端与第三薄膜晶体管的栅极之间的第六薄膜晶体管；
第四薄膜晶体管的源极连接GOA单元的输出端，漏极连接第一薄膜晶体管的栅极，栅极用于接入恒压高电位信号；
第五薄膜晶体管的源极连接GOA单元的输出端，漏极连接第二薄膜晶体管的栅极，栅极用于接入恒压高电位信号；
第六薄膜晶体管的源极连接GOA单元的输出端，漏极连接第三薄膜晶体管的栅极，栅极用于接入恒压高电位信号。
在其中一个实施例中，下拉单元包括第七薄膜晶体管，第八薄膜晶体管和第九薄膜晶体管；
第七薄膜晶体管的漏极连接第一薄膜晶体管的漏极，栅极连接下拉控制单元，源极用于接入恒压低电位信号；
第八薄膜晶体管的漏极连接第二薄膜晶体管的漏极，栅极连接下拉控制单元，源极用于接入恒压低电位信号；
第九薄膜晶体管的漏极连接第三薄膜晶体管的漏极，栅极连接下拉控制单元，源极用于接入恒压低电位信号。
在其中一个实施例中，下拉控制单元包括第十薄膜晶体管和第十一薄膜晶体管；
第十薄膜晶体管的漏极连接第十一薄膜晶体管的漏极，栅极用于接入下拉控制信号，源极用于接入恒压高电平信号；
第十一薄膜晶体管的漏极分别连接第七薄膜晶体管栅极、第八薄膜晶体管栅极和第九薄膜晶体管栅极；第十一薄膜晶体管的栅极连接GOA单元的输出端，源极用于接入恒压低电平信号。
在其中一个实施例中，多路复用器为三路复用器。
另一方面，本发明实施例还提供了一种显示面板，包括上述任意一项的GOA电路。
另一方面，本发明实施例还提供了一种显示装置，包括如上述的显示面板。
在其中一个实施例中，显示面板为LCD显示面板或OLED显示面板。
上述技术方案中的一个技术方案具有如下优点和有益效果：
上述的GOA电路的各实施例中，包括GOA单元以及连接GOA单元的多路复用控制模块；多路复用控制模块包括多路复用器、分级开关单元、电位耦合单元、下拉单元和下拉控制单元；多路复用器包括至少两个控制输出端；分级开关的输入端连接GOA单元的输出端，各控制端分别与各控制输出端一一对应连接，各输出端分别用于输出驱动信号；电位耦合单元连接在GOA单元的输出端与分级开关单元的输入端之间；下拉单元分别连接分级开关单元的各输出端；下拉控制单元连接在下拉单元与GOA单元的输出端之间，通过多路复用器输出控制信号，实现对GOA单元的分级输出。本申请通过多路复用器控制分级开关单元进行GOA单元的分级输出，进而可分别向多个子像素进行充足充电，以及能够对GOA单元的电位进行下拉，增强电路工作稳定性。
附图说明
下面将结合附图及实施例对本申请作进一步说明，附图中：
图1为一个实施例中GOA电路的电路示意图；
图2为一个实施例中GOA电路的波形示意图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在一个实施例中，如图1所示，提供了一种GOA电路，该GOA电路包括GOA单元11以及连接GOA单元11的多路复用控制模块13；多路复用控制模块13包括：
多路复用器131，多路复用器131包括至少两个控制输出端；
分级开关单元133，分级开关单元133的输入端连接GOA单元11的输出端，各控制端分别与各控制输出端一一对应连接，各输出端分别用于输出驱动信号；
电位耦合单元135，电位耦合单元135连接在GOA单元11的输出端与分级开关单元133的输入端之间；
下拉单元137，下拉单元137分别连接分级开关单元133的各输出端；
下拉控制单元139，下拉控制单元139连接在下拉单元137与GOA单元11的输出端之间。
其中，GOA(Gate Driver On Array，阵列基板行驱动)单元11指的是利用现有薄膜晶体管的液晶显示器Array制程将Gate行扫描驱动信号电路制作在Array基板上，实现对Gate逐行扫描的驱动单元。GOA单元11输出的驱动信号G(n)可用来驱动子像素工作。在一个示例中，GOA单元11包括若干个级联的GOA子单元。
多路复用控制模块13可用来对GOA单元11的输出端输出信号进行分级输出。多路复用器131(MUX，Multiplexer)可输出多路控制信号。多路复用器131可包括至少两个控制输出端，各个控制输出端输出相应的控制信号至分级开关单元133。
分级开关单元133可用来基于多路复用器131的控制，对GOA单元11输出的信号切分为多级输出。分级开关单元133包括至少两个控制端，在一个示例中，分级开关单元133包括的控制端数量与多路复用器131包含的控制输出端数量相等。在一个示例中，分级开关单元133可包括至少两个开关器件；开关器件可以是TFT(Thin Film Transistor，薄膜晶体管)开关器件。
电位耦合单元135可用来通过耦合使得电位随着分级开关单元133输出电位的增加而增加，保证分级开关单元133包含的开关器件的栅源电压(Vgs)足够大，从而使连接分级开关单元133输出端的子像素充电更充足。
下拉单元137可用来下拉分级开关单元133输出端的电平，使得分级开关单元133输出端在关闭时能保持下拉。下拉控制单元139可用来对下拉单元137进行下拉控制。下拉控制单元139与下拉单元137之间形成独立的节点，该节点为对下拉单元137的下拉进行控制，增强电路工作稳定性。
具体地，基于分级开关单元133的输入端连接GOA单元11的输出端，分级开关单元133的各控制端分别与各控制输出端一一对应连接，分级开关单元133的各输出端分别用于输出驱动信号，进而通过多路复用器131输出控制信号，对分级开关单元133进行分级输出控制。基于电位耦合单元135连接在GOA单元11的输出端与分级开关单元133的输入端之间，进而通过电位耦合单元135的耦合作用使得电位随着分级开关单元133输出电位的增加而增加，使连接分级开关单元133输出端的子像素充电更充足。基于下拉单元137分别连接分级开关单元133的各输出端；下拉控制单元139连接在下拉单元137与GOA单元11的输出端之间，使得分级开关单元133输出端在关闭时能保持下拉，增强电路工作稳定性。
上述实施例中，通过多路复用器131控制分级开关单元133进行GOA单元11的分级输出，进而可分别向多个子像素进行充足充电，以及能够对GOA单元11的电位进行下拉，增强电路工作稳定性。
在一个实施例中，如图1所示，分级开关单元133包括第一薄膜晶体管NT1，第二薄膜晶体管NT2和第三薄膜晶体管NT3；多路复用器131包括第一控制输出端，第二控制输出端和第三控制输出端。
第一薄膜晶体管NT1的栅极连接GOA单元11的输出端，源极连接多路复用器131的第一控制输出端；第二薄膜晶体管NT2的栅极连接GOA单元11的输出端，源极连接多路复用器131的第二控制输出端；第三薄膜晶体管NT3的栅极连接GOA单元11的输出端，源极连接多路复用器131的第三控制输出端。
其中，第一薄膜晶体管NT1可以是NMOS(N-Metal-Oxide-Semiconductor，N型金属-氧化物-半导体)型TFT(Thin Film Transistor，薄膜晶体管)器件。第一薄膜晶体管NT1还可以是PMOS(P-Metal-Oxide-Semiconductor，P型金属-氧化物-半导体)型TFT器件或CMOS(Complementary Metal-Oxide-Semiconductor，互补金属-氧化物-半导体)型TFT器件。
第二薄膜晶体管NT2可以是NMOS型TFT器件。第二薄膜晶体管NT2还可以是PMOS型TFT器件或CMOS型TFT器件。第三薄膜晶体管NT3可以是NMOS型TFT器件。第三薄膜晶体管NT3还可以是PMOS型TFT器件或CMOS型TFT器件。
具体地，多路复用器131可包括第一控制输出端，第二控制输出端和第三控制输出端。第一控制输出端，第二控制输出端和第三控制输出端分别输出相应的控制信号(MUX1控制信号、MUX2控制信号和MUX3控制信号)。基于第一薄膜晶体管NT1的栅极连接GOA单元11的输出端，第一薄膜晶体管NT1的源极连接多路复用器131的第一控制输出端；第二薄膜晶体管NT2的栅极连接GOA单元11的输出端，第二薄膜晶体管NT2的源极连接多路复用器131的第二控制输出端；第三薄膜晶体管NT3的栅极连接GOA单元11的输出端，第三薄膜晶体管NT3的源极连接多路复用器131的第三控制输出端，进而多路复用器131可通过第一控制输出端向第一薄膜晶体管NT1传输MUX1信号，使得第一薄膜晶体管NT1导通，从而GOA单元11可将输出的驱动信号通过第一薄膜晶体管NT1输出，并将输出的驱动信号传输至相应的子像素(如红色子像素)，实现对相应子像素的充足充电。多路复用器131可通过第二控制输出端向第二薄膜晶体管NT2传输MUX2信号，使得第二薄膜晶体管NT2导通，从而GOA单元11可将输出的驱动信号通过第二薄膜晶体管NT2输出，并将输出的驱动信号传输至相应的子像素(如绿色子像素)，实现对相应子像素的充足充电。多路复用器131可通过第三控制输出端向第三薄膜晶体管NT3传输MUX3信号，使得第三薄膜晶体管NT3导通，从而GOA单元11可将输出的驱动信号通过第三薄膜晶体管NT3输出，并将输出的驱动信号传输至相应的子像素(如蓝色子像素)，实现对相应子像素的充足充电。
上述实施例中，通过多路复用器131分别控制第一薄膜晶体管NT1，第二薄膜晶体管NT2和第三薄膜晶体管NT3，实现对GOA单元11输出的驱动信号进行分级输出，进而可分别向相应的子像素进行充足充电。
在其中一个实施例中，多路复用器为三路复用器。
在一个实施例中，驱动信号包括第一驱动信号G_r、第二驱动信号G_g和第三驱动信号G_b。
第一薄膜晶体管NT1的漏极用于输出第一驱动信号G_r；第二薄膜晶体管NT2的漏极用于输出第二驱动信号G_g；第三薄膜晶体管NT3的漏极用于输出第三驱动信号G_b。
其中，第一驱动信号G_r可用来驱动相应的子像素，对相应子像素进行充电。第二驱动信号G_g可用来驱动相应的子像素，对相应子像素进行充电。第三驱动信号G_b可用来驱动相应的子像素，对相应子像素进行充电。
具体地，基于第一薄膜晶体管NT1的漏极连接第一子像素(如红色子像素)，第二薄膜晶体管NT2的漏极连接第二子像素(如绿色子像素)，第三薄膜晶体管NT3的漏极连接第三子像素(如蓝色子像素)，进而根据多路复用器131的控制，在第一薄膜晶体管NT1导通时，第一薄膜晶体管NT1可将第一驱动信号G_r传输给第一子像素，实现对第一子像素的充足充电；在第二薄膜晶体管NT2导通时，第二薄膜晶体管NT2可将第二驱动信号G_g传输给第二子像素，实现对第二子像素的充足充电；在第三薄膜晶体管NT3导通时，第三薄膜晶体管NT3可将第三驱动信号G_b传输给第三子像素，实现对第三子像素的充足充电；
上述实施例中，通过增加第一薄膜晶体管NT1、第二薄膜晶体管NT2和第三薄膜晶体管NT3，实现将GOA单元11输出的驱动信号通过多路复用器131的控制进行三级输出(第一驱动信号G_r、第二驱动信号G_g和第三驱动信号G_b)。
在一个实施例中，如图1所示，电位耦合单元135包括连接在GOA单元11的输出端与第一薄膜晶体管NT1的栅极之间的第四薄膜晶体管NT4，连接在GOA单元11的输出端与第二薄膜晶体管NT2的栅极之间的第五薄膜晶体管NT5，以及连接在GOA单元11的输出端与第三薄膜晶体管NT3的栅极之间的第六薄膜晶体管NT6。
第四薄膜晶体管NT4的源极连接GOA单元11的输出端，漏极连接第一薄膜晶体管NT1的栅极，栅极用于接入恒压高电位信号VGH；第五薄膜晶体管NT5的源极连接GOA单元11的输出端，漏极连接第二薄膜晶体管NT2的栅极，栅极用于接入恒压高电位信号VGH；第六薄膜晶体管NT6的源极连接GOA单元11的输出端，漏极连接第三薄膜晶体管NT3的栅极，栅极用于接入恒压高电位信号VGH。
其中，第四薄膜晶体管NT4可以是NMOS型TFT器件。第四薄膜晶体管NT4还可以是PMOS型TFT器件或CMOS型TFT器件。第五薄膜晶体管NT5可以是NMOS型TFT器件。第五薄膜晶体管NT5还可以是PMOS型TFT器件或CMOS型TFT器件。第六薄膜晶体管NT6可以是NMOS型TFT器件。第六薄膜晶体管NT6还可以是PMOS型TFT器件或CMOS型TFT器件。
具体地，基于第四薄膜晶体管NT4的源极连接GOA单元11的输出端，第四薄膜晶体管NT4的漏极连接第一薄膜晶体管NT1的栅极，第四薄膜晶体管NT4的栅极接入恒压高电位信号VGH时，导通第四薄膜晶体管NT4，进而导通GOA单元11与第一薄膜晶体管NT1之间的通道，第四薄膜晶体管NT4的输出电位通过耦合随着第一薄膜晶体管NT1输出电位的增加而增加，保证第一薄膜晶体管NT1栅源电压(Vgs)足够大，从而向连接第一薄膜晶体管NT1的子像素的充电更充足。
基于第五薄膜晶体管NT5的源极连接GOA单元11的输出端，第五薄膜晶体管NT5的漏极连接第二薄膜晶体管NT2的栅极，第五薄膜晶体管NT5的栅极接入恒压高电位信号VGH时，导通第五薄膜晶体管NT5，进而导通GOA单元11与第二薄膜晶体管NT2之间的通道，第五薄膜晶体管NT5的输出电位通过耦合随着第二薄膜晶体管NT2输出电位的增加而增加，保证第二薄膜晶体管NT2栅源电压(Vgs)足够大，从而向连接第二薄膜晶体管NT2的子像素的充电更充足。
基于第六薄膜晶体管NT6的源极连接GOA单元11的输出端，第六薄膜晶体管NT6的漏极连接第三薄膜晶体管NT3的栅极，第六薄膜晶体管NT6的栅极接入恒压高电位信号VGH时，导通第六薄膜晶体管NT6，进而导通GOA单元11与第三薄膜晶体管NT3之间的通道，第六薄膜晶体管NT6的输出电位通过耦合随着第三薄膜晶体管NT3输出电位的增加而增加，保证第三薄膜晶体管NT3栅源电压(Vgs)足够大，从而向连接第三薄膜晶体管NT3的子像素的充电更充足。
上述实施例中，通过增加第四薄膜晶体管NT4、第五薄膜晶体NT5和第六薄膜晶体管NT6，在第四薄膜晶体管NT4与第一薄膜晶体管NT1之间形成q2节点，q2节点电位可通过耦合随着第一薄膜晶体管NT1、第二薄膜晶体管NT2或第三薄膜晶体管NT3输出电位的增加而增加，保证第一薄膜晶体管NT1、第二薄膜晶体管NT2或第三薄膜晶体管NT3的栅源电压(Vgs)足够大，从而相应子像素的充电更充足。
在一个实施例中，如图1所示，下拉单元137包括第七薄膜晶体管NT7，第八薄膜晶体管NT8和第九薄膜晶体管NT9。
第七薄膜晶体管NT7的漏极连接第一薄膜晶体管NT1的漏极，栅极连接下拉控制单元139，源极用于接入恒压低电位信号VGL；第八薄膜晶体管NT8的漏极连接第二薄膜晶体管NT2的漏极，栅极连接下拉控制单元139，源极用于接入恒压低电位信号VGL；第九薄膜晶体管NT9的漏极连接第三薄膜晶体管NT3的漏极，栅极连接下拉控制单元139，源极用于接入恒压低电位信号VGL。
其中，第七薄膜晶体管NT7可以是NMOS型TFT器件。第七薄膜晶体管NT7还可以是PMOS型TFT器件或CMOS型TFT器件。第八薄膜晶体管NT8可以是NMOS型TFT器件。第八薄膜晶体管NT8还可以是PMOS型TFT器件或CMOS型TFT器件。第九薄膜晶体管NT9可以是NMOS型TFT器件。第九薄膜晶体管NT9还可以是PMOS型TFT器件或CMOS型TFT器件。
具体地，基于第七薄膜晶体管NT7的漏极连接第一薄膜晶体管NT1的漏极，第七薄膜晶体管NT7的栅极连接下拉控制单元139，第七薄膜晶体管NT7的源极接入恒压低电位信号VGL时，导通第七薄膜晶体管NT7，进而可下拉第一薄膜晶体管NT1漏极的电位。
第八薄膜晶体管NT8的漏极连接第二薄膜晶体管NT2的漏极，第八薄膜晶体管NT8的栅极连接下拉控制单元139，第八薄膜晶体管NT8的源极接入恒压低电位信号VGL时，导通第八薄膜晶体管NT8，进而可下拉第二薄膜晶体管NT2漏极的电位。
第九薄膜晶体管NT9的漏极连接第三薄膜晶体管NT3的漏极，第九薄膜晶体管NT9的栅极连接下拉控制单元139，第九薄膜晶体管NT9的源极接入恒压低电位信号VGL时，导通第九薄膜晶体管NT9，进而可下拉第三薄膜晶体管NT3漏极的电位。
上述实施例中，通过增加第七薄膜晶体管NT7，第八薄膜晶体管NT8和第九薄膜晶体管NT9，使得第一薄膜晶体管NT1，第二薄膜晶体管NT2和第三薄膜晶体管NT3在关闭时能保持下拉。
在一个实施例中，如图1所示，下拉控制单元139包括第十薄膜晶体管NT10和第十一薄膜晶体管NT11。
第十薄膜晶体管NT10的漏极连接第十一薄膜晶体管NT11的漏极，栅极用于接入下拉控制信号A，源极用于接入恒压高电平信号VGH；第十一薄膜晶体管NT11的漏极分别连接第七薄膜晶体管栅极NT7、第八薄膜晶体管NT8栅极和第九薄膜晶体管NT9栅极；第十一薄膜晶体管NT11的栅极连接GOA单元11的输出端，源极用于接入恒压低电平信号VGL。
其中，第十薄膜晶体管NT10可以是NMOS型TFT器件。第十薄膜晶体管NT10还可以是PMOS型TFT器件或CMOS型TFT器件。第十一薄膜晶体管NT11可以是NMOS型TFT器件。第十一薄膜晶体管NT11还可以是PMOS型TFT器件或CMOS型TFT器件。
具体地，第十薄膜晶体管NT10的漏极连接第十一薄膜晶体管NT11的漏极，第十薄膜晶体管NT10的源极接入恒压高电平信号VGH；第十一薄膜晶体管NT11的漏极分别连接第七薄膜晶体管NT7栅极、第八薄膜晶体管NT8栅极和第九薄膜晶体管NT9栅极；第十一薄膜晶体管NT11的栅极连接GOA单元11的输出端，第十一薄膜晶体管NT11的源极用于接入恒压低电平信号VGL，进而当第十薄膜晶体管NT10的栅极接入下拉控制信号A时，实现对第七薄膜晶体管NT7，第八薄膜晶体管NT8和第九薄膜晶体管NT9的下拉控制。
在一个示例中，下拉控制信号可以是周期性置高电位信号，例如下拉控制信号可以由GOA单元提供。
上述实施例中，通过增加第十一薄膜晶体管NT11和第十薄膜晶体管NT10，在第十一薄膜晶体管NT11和第十薄膜晶体管NT10的连接处形成独立的P2点，通过该P2点位对第七薄膜晶体管NT7、第八薄膜晶体管NT8和第九薄膜晶体管NT9的下拉进行控制，增强电路工作稳定性。
在一个实施例中，结合图1所示的GOA电路，通过对GOA电路进行仿真，得到如图2所示的仿真结果，从图2所示的信号波形可知，采用本申请的GOA电路工作稳定，分级输出正常。
需要说明的是，纵坐标为电压u，横坐标为时间t。
另一方面，在一个实施例中，还提供了一种显示面板，该显示面板包括上述任意一项的GOA电路。
其中，GOA电路包括GOA单元以及连接GOA单元的多路复用控制模块；多路复用控制模块包括多路复用器、分级开关单元、电位耦合单元、下拉单元和下拉控制单元。多路复用器包括至少两个控制输出端；分级开关单元的输入端连接GOA单元的输出端，各控制端分别与各控制输出端一一对应连接，各输出端分别用于输出驱动信号；电位耦合单元连接在GOA单元的输出端与分级开关单元的输入端之间；下拉单元分别连接分级开关单元的各输出端；下拉控制单元连接在下拉单元与GOA单元的输出端之间。
关于显示面板的具体限定可以参见上文中对于GOA电路的限定，在此不再赘述。
在一个实施例中，还提供了一种显示装置，该显示装置包括如上述的显示面板。
在一个实施例中，显示面板为LCD显示面板或OLED显示面板。
在一个示例中，显示装置可以是手机，显示器或电视等。
关于显示装置的具体限定可以参见上文中对于GOA电路及显示面板的限定，在此不再赘述。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (8)

1.一种GOA电路，其特征在于，包括GOA单元以及连接所述GOA单元的多路复用控制模块；所述多路复用控制模块包括：
多路复用器，所述多路复用器包括至少两个控制输出端；
分级开关单元，所述分级开关单元的输入端连接所述GOA单元的输出端，各控制端分别与各所述控制输出端一一对应连接，各输出端分别用于输出驱动信号；
电位耦合单元，所述电位耦合单元连接在所述GOA单元的输出端与所述分级开关单元的输入端之间；
下拉单元，所述下拉单元分别连接所述分级开关单元的各输出端；
下拉控制单元，所述下拉控制单元连接在所述下拉单元与所述GOA单元的输出端之间；
其中，所述分级开关单元包括第一薄膜晶体管，第二薄膜晶体管和第三薄膜晶体管；所述多路复用器包括第一控制输出端，第二控制输出端和第三控制输出端；
所述第一薄膜晶体管的栅极连接所述GOA单元的输出端，源极连接所述多路复用器的第一控制输出端；
所述第二薄膜晶体管的栅极连接所述GOA单元的输出端，源极连接所述多路复用器的第二控制输出端；
所述第三薄膜晶体管的栅极连接所述GOA单元的输出端，源极连接所述多路复用器的第三控制输出端；
所述电位耦合单元包括连接在所述GOA单元的输出端与所述第一薄膜晶体管的栅极之间的第四薄膜晶体管，连接在所述GOA单元的输出端与所述第二薄膜晶体管的栅极之间的第五薄膜晶体管，以及连接在所述GOA单元的输出端与所述第三薄膜晶体管的栅极之间的第六薄膜晶体管；
所述第四薄膜晶体管的源极连接所述GOA单元的输出端，漏极连接所述第一薄膜晶体管的栅极，栅极用于接入恒压高电位信号；
所述第五薄膜晶体管的源极连接所述GOA单元的输出端，漏极连接所述第二薄膜晶体管的栅极，栅极用于接入恒压高电位信号；
所述第六薄膜晶体管的源极连接所述GOA单元的输出端，漏极连接所述第三薄膜晶体管的栅极，栅极用于接入恒压高电位信号。
2.根据权利要求1所述的GOA电路，其特征在于，所述驱动信号包括第一驱动信号、第二驱动信号和第三驱动信号；
所述第一薄膜晶体管的漏极用于输出所述第一驱动信号；
所述第二薄膜晶体管的漏极用于输出所述第二驱动信号；
所述第三薄膜晶体管的漏极用于输出所述第三驱动信号。
3.根据权利要求2所述的GOA电路，其特征在于，所述下拉单元包括第七薄膜晶体管，第八薄膜晶体管和第九薄膜晶体管；
所述第七薄膜晶体管的漏极连接所述第一薄膜晶体管的漏极，栅极连接所述下拉控制单元，源极用于接入恒压低电位信号；
所述第八薄膜晶体管的漏极连接所述第二薄膜晶体管的漏极，栅极连接所述下拉控制单元，源极用于接入恒压低电位信号；所述第九薄膜晶体管的漏极连接所述第三薄膜晶体管的漏极，栅极连接所述下拉控制单元，源极用于接入恒压低电位信号。
4.根据权利要求3所述的GOA电路，其特征在于，所述下拉控制单元包括第十薄膜晶体管和第十一薄膜晶体管；
所述第十薄膜晶体管的漏极连接所述第十一薄膜晶体管的漏极，栅极用于接入下拉控制信号，源极用于接入恒压高电平信号；
所述第十一薄膜晶体管的漏极分别连接所述第七薄膜晶体管栅极、所述第八薄膜晶体管栅极和所述第九薄膜晶体管栅极；所述第十一薄膜晶体管的栅极连接所述GOA单元的输出端，源极用于接入恒压低电平信号。
5.根据权利要求1至4任意一项所述的GOA电路，其特征在于，所述多路复用器为三路复用器。
6.一种显示面板，其特征在于，包括上述任意一项所述的GOA电路。
7.一种显示装置，其特征在于，包括如权利要求6所述的显示面板。
8.根据权利要求7所述的显示装置，其特征在于，所述显示面板为LCD显示面板或OLED显示面板。
CN202010782900.1A 2020-08-06 2020-08-06 Goa电路及其显示面板、显示装置 Active CN112037721B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010782900.1A CN112037721B (zh) 2020-08-06 2020-08-06 Goa电路及其显示面板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010782900.1A CN112037721B (zh) 2020-08-06 2020-08-06 Goa电路及其显示面板、显示装置

Publications (2)

Publication Number Publication Date
CN112037721A CN112037721A (zh) 2020-12-04
CN112037721B true CN112037721B (zh) 2022-02-22

Family

ID=73582567

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010782900.1A Active CN112037721B (zh) 2020-08-06 2020-08-06 Goa电路及其显示面板、显示装置

Country Status (1)

Country Link
CN (1) CN112037721B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105810173A (zh) * 2016-05-31 2016-07-27 武汉华星光电技术有限公司 多路复用型显示驱动电路
CN105807518A (zh) * 2016-05-19 2016-07-27 武汉华星光电技术有限公司 液晶显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173585B2 (en) * 2004-03-10 2007-02-06 Wintek Corporation Active matrix display driving circuit
KR101482635B1 (ko) * 2008-08-01 2015-01-21 삼성디스플레이 주식회사 게이트 구동 회로, 이를 갖는 표시 장치 및 표시 장치의제조 방법
CN103943090A (zh) * 2014-04-15 2014-07-23 深圳市华星光电技术有限公司 栅极驱动电路及栅极驱动方法
CN105469760B (zh) * 2015-12-17 2017-12-29 武汉华星光电技术有限公司 基于ltps半导体薄膜晶体管的goa电路
KR102390698B1 (ko) * 2017-12-20 2022-04-25 엘지디스플레이 주식회사 게이트구동부를 포함하는 표시장치 및 그 구동방법
CN108615495B (zh) * 2018-04-27 2019-08-02 深圳市华星光电半导体显示技术有限公司 一种多路复用型驱动电路以及驱动方法、显示设备
CN209045139U (zh) * 2018-09-26 2019-06-28 福建华佳彩有限公司 一种像素驱动电路及液晶显示装置
CN111048051A (zh) * 2019-12-23 2020-04-21 武汉华星光电技术有限公司 显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105807518A (zh) * 2016-05-19 2016-07-27 武汉华星光电技术有限公司 液晶显示面板
CN105810173A (zh) * 2016-05-31 2016-07-27 武汉华星光电技术有限公司 多路复用型显示驱动电路

Also Published As

Publication number Publication date
CN112037721A (zh) 2020-12-04

Similar Documents

Publication Publication Date Title
US10854166B2 (en) Multiplexer and method for driving the same
CN1992526B (zh) 电平移动电路以及使用该电平移动电路的驱动电路
CN1725287B (zh) 移位寄存器、具有其的显示设备和驱动其的方法
US20050270080A1 (en) Level shift circuit, display apparatus, and portable terminal
US8421716B2 (en) Display device
CN105632441A (zh) 栅极驱动电路
CN108091305A (zh) 显示装置
CN100365934C (zh) 数据锁存电路和电子装置
CN104637430B (zh) 栅极驱动电路及显示装置
CN105390086A (zh) 栅极驱动电路和使用栅极驱动电路的显示器
CN108694903B (zh) 阵列基板行驱动电路
CN108694915B (zh) 电平转换电路、显示装置和驱动方法
CN109872699A (zh) 移位寄存器、栅极驱动电路和显示装置
CN108154861A (zh) 一种削角电压产生电路及液晶显示装置
US6795050B1 (en) Liquid crystal display device
US10037739B2 (en) Gate driving circuit, display device and gate pulse modulation method
CN105321491B (zh) 栅极驱动电路和使用栅极驱动电路的液晶显示器
CN105321492A (zh) 栅极驱动基板和使用栅极驱动基板的液晶显示器
CN112037721B (zh) Goa电路及其显示面板、显示装置
CN109102782A (zh) 栅极驱动电路以及使用该栅极驱动电路的液晶显示器
US9966026B2 (en) Gate driver on array substrate and liquid crystal display adopting the same
CN101510773A (zh) 用于驱动电路的电位偏移电路
JP2006523857A (ja) アクティブマトリクスディスプレイ及び駆動制御方法
KR100552906B1 (ko) 액정표시장치의 데이터 구동 장치 및 방법
CN106486042A (zh) 移位寄存器及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant