CN112018188A - 槽栅mosfet器件及其制造方法 - Google Patents
槽栅mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN112018188A CN112018188A CN202011129025.3A CN202011129025A CN112018188A CN 112018188 A CN112018188 A CN 112018188A CN 202011129025 A CN202011129025 A CN 202011129025A CN 112018188 A CN112018188 A CN 112018188A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- gate
- trench
- well region
- mosfet device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000010410 layer Substances 0.000 claims abstract description 115
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 239000011229 interlayer Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims abstract description 13
- 238000005530 etching Methods 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 31
- 150000002500 ions Chemical class 0.000 claims description 27
- 238000011049 filling Methods 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 7
- 239000007924 injection Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 description 22
- 239000002245 particle Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 230000006872 improvement Effects 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000009471 action Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005855 radiation Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- JRBRVDCKNXZZGH-UHFFFAOYSA-N alumane;copper Chemical compound [AlH3].[Cu] JRBRVDCKNXZZGH-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Electromagnetism (AREA)
- Toxicology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供了一种槽栅MOSFET器件及其制造方法，属于半导体技术领域，该槽栅MOSFET器件包括：依次层叠设置的衬底、外延层、阱区、源区、层间介质层和第一电极层；以及，沟槽栅，包括栅极沟槽、栅介质层和栅导电材料层，栅极沟槽一部分位于外延层内，一部分位于阱区内，栅介质层位于栅极沟槽的底部表面和侧面，栅导电材料层填充在栅极沟槽中；源接触孔，由层间介质层延伸至阱区形成，第一电极层通过源接触孔与源区和阱区相连，源接触孔包括相互连通的第一接触孔和第二接触孔，第一接触孔的孔径大于第二接触孔的孔径，第一接触孔靠近第一电极层分布。本申请改善了器件抗单粒子烧毁能力。
Description
技术领域
本申请属于半导体技术领域，涉及一种槽栅MOSFET器件及其制造方法。
背景技术
在半导体技术领域内，金属-氧化物半导体场效应晶体管（Metal-Oxide-Semiconductor Field-Effect Transistor，简称MOSFET）是一种可以广泛使用在模拟电路与数字电路的场效晶体管（field-effect transistor），槽栅MOSFET 由于元胞尺寸小，可以实现低电阻、大电流。在特定环境应用时，持续不断的高能粒子辐射，容易诱发MOSFET发生单粒子效应，从而使应用系统发生灾难性事故，因此，有必要提供一种槽栅MOSFET器件，以改善器件的抗单粒子能力。
相关技术提供的槽栅MOSFET器件包括栅极层，用于控制晶体管的开关；漏极和源极，使电流信号流动；以及阱区。MOSFET的漏极/源极与阱区形成PN结（PN junction），漏极、阱区、源极形成寄生三极管。高能粒子辐射线进入晶体管内部后，在其路径上产生大量电子空穴对。器件处于阻断状态时，漏极、阱区的PN结为反向偏压，在反向偏压引起的电场作用下，电子空穴对中的电子从漏区流出，而空穴向阱区及沟槽栅表面流动，并在沟槽栅下方堆积，当流入阱区的空穴电流使得阱区与源掺杂区之间的PN结表面压降超过0.7V时，就会使源掺杂区-阱区-外延层组成的寄生三极管开启，电流经过寄生三极管的放大作用进一步反馈，使得电流密度逐渐上升，当电流密度过度集中时就会导致槽栅MOSFET器件烧毁，发生单粒子烧毁效应（Single Event Burnout，单粒子烧毁，简称：SEB）。
发明人发现相关技术至少存在以下技术问题：
当槽栅MOSFET器件处于阻断状态时，高能粒子辐射线产生的电流脉冲触发寄生三极管，从而引起单粒子效应，进而影响器件的正常工作。
发明内容
鉴于以上的一个或多个问题，本发明提供了一种槽栅MOSFET器件及其制造方法。
一方面，提供了一种槽栅MOSFET器件，槽栅MOSFET器件包括：
依次层叠设置的衬底、外延层、阱区、源区、层间介质层和第一电极层；以及，
沟槽栅，包括栅极沟槽、栅介质层和栅导电材料层，栅极沟槽一部分位于外延层内，一部分位于阱区内，栅介质层形成在栅极沟槽的底部表面和侧面，栅导电材料层填充在栅极沟槽中；
源接触孔，由层间介质层延伸至阱区形成，第一电极层通过源接触孔与源区和阱区相连，源接触孔包括相互连通的第一接触孔和第二接触孔，第一接触孔的孔径大于第二接触孔的孔径，第一接触孔靠近第一电极层分布。
在一种示例性的实施例中，第一接触孔和第二接触孔的结构形成阶梯形结构，且阶梯沿第二接触孔向第一接触孔的方向延伸。
在一种示例性的实施例中，第一接触孔包括多个第一阶梯，第二接触孔包括多个第二阶梯，第二阶梯的直径均小于第一阶梯的直径。
在一种示例性的实施例中，槽栅MOSFET器件还包括位于第二接触孔下方的离子注入口。
在一种示例性的实施例中，槽栅MOSFET器件还包括第二电极层，第二电极层位于衬底下方。
在一种示例性的实施例中，衬底为硅衬底，栅介质层为栅氧化层，栅导电材料层为多晶硅栅。
另一方面，提供了一种槽栅MOSFET器件制造方法，该槽栅MOSFET器件制造方法用于制造上述任一的槽栅MOSFET器件，方法包括：
提供半导体衬底，在衬底生长外延层，在外延层上生长第一导电类型外延层，在第一导电类型外延层上刻蚀形成多个沟槽栅；
在外延层上方进行离子注入并退火形成阱区；
在阱区上方进行离子掺杂，淀积层间介质层；
第一接触孔刻蚀，刻蚀出穿过层间介质层；
第二接触孔刻蚀，刻蚀窗口小于第一接触孔刻蚀窗口，刻蚀穿过第一电极层。
在一种示例性的实施例中，在外延层上方进行离子注入并退火形成阱区，包括在外延层上方进行P型离子注入并退火形成P型阱区。
在一种示例性的实施例中，在阱区上方进行离子掺杂，包括在P型阱区的上方进行N型离子重掺杂。
在一种示例性的实施例中，第一接触孔刻蚀，包括刻蚀第一填充区域，在第一填充区域中填充导电介质，形成第一接触孔。
在一种示例性的实施例中，第二接触孔刻蚀，包括刻蚀第二填充区域，在第二填充区域中填充导电介质，形成第二接触孔。
本申请实施提供一种槽栅MOSFET器件。受到高能粒子轰击后，器件在其路径上产生大量电子空穴对。在电场作用下，电子空穴对中的电子从漏极流出，而空穴流向阱区及沟槽栅表面。本申请的器件中源接触孔包括相互连通的第一接触孔和第二接触孔，第一接触孔的孔径大于第二接触孔的孔径。在不需要降低源极掺杂浓度，保证良好的欧姆接触的前提下，通过减小第一接触孔与沟栅槽之间的距离，缩小了源极区域面积，降低了源极区域的杂质数量，可以减小寄生三极管的发射效率，有利于改善器件的抗单粒子烧毁能力。通过第二接触孔与第一接触孔的阶梯形配合，减小了阱区的面积，降低了阱区的电阻，阱区压降降低使得寄生三极管不易开启，有利于改善器件的抗单粒子烧毁能力。第二接触孔与沟栅槽之间存在一定距离，可以保证器件的正常开启。
附图说明
从下面结合附图对本发明的具体实施方式的描述中可以更好地理解本发明，其中：
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显, 其中，相同或相似的附图标记表示相同或相似的特征。
附图1为本申请实施例提供的槽栅MOSFET器件结构示意图；
附图2为本申请实施例提供的槽栅MOSFET器件制备方法过程示意图；
附图3为本申请实施例提供的槽栅MOSFET器件制备方法过程示意图；
附图4为本申请实施例提供的槽栅MOSFET器件制备方法过程示意图；
附图5为本申请实施例提供的槽栅MOSFET器件制备方法过程示意图；
附图6为本申请实施例提供的槽栅MOSFET器件制备方法过程示意图；
附图7为本申请实施例提供的槽栅MOSFET器件制备方法过程示意图。
附图标记：
1-衬底，2-外延层，3-阱区，4-源区，5-层间介质层，6-第一电极层，7-沟槽栅，70-栅极沟槽，71-栅介质层，72-栅导电材料层，8-源接触孔，81-第一接触孔，82-第二接触孔，9-离子注入口，10-第二电极层。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本发明的全面理解。但是，对于本领域技术人员来说很明显的是，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明的更好的理解，本发明决不限于下面所提出的任何具体配置和算法，而是在不脱离本发明的精神的前提下覆盖了元素、区域件和算法的任何修改、替换和改进，在附图和下面的描述中，没有示出公知的结构和技术，以便避免对本发明造成不必要的模糊。
现在将参考附图更全面地描述示例实施方式，然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本发明更全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员，在图中，为了清晰，可能夸大了区域和层的厚度，在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中，在下面的描述中，提供许多具体细节从而给出对本发明的实施例的充分理解；然而，本领域技术人员将意识到，可以实践本发明的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等；在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本发明的主要技术创意。
在功率半导体领域内，沟槽栅MOSFET（MOSFET Metal-Oxide-SemiconductorField Effect Transistor，金属-氧化物半导体场效应晶体管，简称：MOSFET）由于元胞尺寸小，可以实现低电阻、大电流的效果，在特定环境应用时，持续不断的高能粒子辐射，容易诱发MOSFET发生单粒子效应，从而使应用系统发生灾难性事故，因此，改善沟槽栅MOSFET器件的抗单粒子能力是研究重点。当高能粒子轰击到沟槽栅MOSFET器件后，在其路径上会产生大量的电子空穴对；以传统的N型沟槽栅MOSFET为例，当器件处于阻断状态时，其体内的电场由漏区指向源区4及沟槽栅7表面，在电场作用下，电子空穴对中的电子从漏区流出，而空穴向阱区及沟槽栅7表面流动，并在沟槽栅7下方堆积，发生单粒子效应（Single EventEffect，单粒子效应，简称：SEE），当流入阱区的空穴电流使得阱区与源掺杂区之间的PN结表面压降超过0.7V时，就会使源掺杂区-阱区-外延层组成的寄生三极管开启。一般情况下，寄生三极管的发射极和基极通过源极实现短路，从而对器件的外部特性不产生影响，在辐照环境下，注入粒子在MOSFET器件内产生大量电子空穴对，在漂移和扩散双重作用下，经扩散和漂移，形成瞬发电流；瞬发电流的横向扩散在基区的电阻上产生压降，当压降超过0.7V时，寄生三极管导通。当寄生三极管的漏源电压大于击穿电压时，流过寄生三极管的电流可以进一步反馈，使得耗尽区的电流密度逐渐上升，造成漏-源间二次击穿，当电流密度过度集中时就会导致槽栅MOSFET器件烧毁，发生单粒子烧毁效应（Single Event Burnout，单粒子烧毁，简称：SEB）；鉴于此，本申请实施例提供了一种槽栅MOSFET器件，旨在解决上述技术问题。
一方面，参见图1，图1为本申请实施例提供的槽栅MOSFET器件结构示意图。该槽栅MOSFET器件包括依次层叠设置的衬底1、外延层2、阱区3、源区4、层间介质层5和第一电极层6；以及，沟槽栅7，包括栅极沟槽70、栅介质层71和栅导电材料层72，栅极沟槽70一部分位于外延层2内，一部分位于阱区3内，栅介质层71形成在栅极沟槽70的底部表面和侧面，栅导电材料层72填充在栅极沟槽70中；源接触孔8，由层间介质层5延伸至阱区3形成，第一电极层6通过源接触孔8与源区4和阱区3相连，源接触孔8包括相互连通的第一接触孔81和第二接触孔82，第一接触孔81的孔径大于第二接触孔82的孔径，第一接触孔81靠近第一电极层6分布。
本申请实施例提供的槽栅MOSFET器件，当沟槽栅7中的硅片受到高能粒子轰击后，在电场作用下，电子空穴对中的电子从外延层2中的漏区流出，而空穴电流向阱区3及沟槽栅7表面流动。通过设置源接触孔8包括相互连通的第一接触孔81和第二接触孔82，第一接触孔81的孔径大于第二接触孔82的孔径。在不需要降低源极掺杂浓度，保证良好的欧姆接触的前提下，通过减小第一接触孔与沟栅槽之间的距离，缩小了源极区域面积，降低了源极区域的杂质数量，可以减小寄生三极管的发射效率，有利于改善器件的抗单粒子烧毁能力；通过第二接触孔与第一接触孔的阶梯形配合，减小了阱区的面积，降低了阱区的电阻，阱区压降降低使得寄生三极管不易开启，有利于改善器件的抗单粒子烧毁能力，第二接触孔与沟栅槽之间存在一定距离，可以保证器件的正常开启。
需要说明的是，相关技术中会通过提高阱区浓度和减小阱区面积来降低阱区电阻，减小阱区压降，使得寄生三极管不易开启，可以改善器件的抗单粒子能力。但是由于槽栅MOSFET器件离子注入窗口大小的限制，如果将槽栅MOSFET器件中的离子注入窗口开设太大，则会影响沟槽栅中沟道区浓度，使得器件不易开启，无法正常工作。相关技术也采用降低源区4掺杂区域的掺杂浓度来抑制单粒子效应，这种方法降低了寄生三极管的发射效率，从而降低了寄生三极管的增益，但是不利于源极的欧姆接触，使得器件导通电阻增加。
本申请实施例提供的衬底1可以为N型离子掺杂衬底1，掺杂的离子可以是磷或砷。外延层2的的类型可以为N型外延层2，掺杂的离子可以是磷或砷。外延层2的电阻率根据器件的结构，器件的击穿电压来选取，一般击穿电压为100V～200V的器件所对应的N型外延层2电阻率选择0.3欧姆·厘米～3欧姆·厘米，厚度按照槽栅MOSFET器件的击穿电压选取，电压越高，需要的外延层2的厚度越大，本申请实施例对衬底1和外延层2的厚度不限于此。
阱区3位于外延层2的上方。本申请实施例对N型外延层2的掺杂浓度的设置能扩大器件设计的弹性，便于槽栅MOSFET器件的设计，沟槽栅7覆盖在阱区3的表面形成沟道，栅极沟槽70的形状可以为条形、方形等，本申请实施例对栅极沟槽70的形状不限于此，栅极沟槽70位于外延层中形成沟道。
需要说明的是，本申请实施例提供的槽栅MOSFET器件元胞中多个沟槽栅7相邻交替排列，多个沟槽栅7可以通过在外延层中刻蚀形成，沟槽栅7的宽度和深度可以根据槽栅MOSFET器件的工艺参数或刻蚀工艺确定，本申请实施例对此不做限定。本申请实施例提供的源接触孔8可以通过对阱区3进行刻蚀得到，示例的，可以先对阱区3进行第一次刻蚀，形成第一接触孔81，再对阱区3进行第二次刻蚀，形成第二接触孔82，第二次刻蚀在第一接触孔81的内部进行刻蚀，以保证第一接触孔81的孔径大于第二接触孔82的孔径。第二次刻蚀的深度可以大于第一次刻蚀深度，进一步降低阱区电阻，寄生三极管开启压降降低，有利于改善抗单粒子能力，在阱区3的表面形成源区4，源区4穿过层间介质层5连接引出源极，漏区形成于半导体衬底1的底部。
需要说明的是，源接触孔8中的第一接触孔81和第二接触孔82都是采用相同的工艺制造而成，第一接触孔81和第二接触孔82内部填充材料相同。金属材料可以为金属铝或铜铝合金等；从图1中可以看出，源接触孔8的底部穿过源区4和阱区3，源区4和阱区3同时通过源接触孔8连接到由第一电极层6组成的源极。
在一种示例性实施例中，第一接触孔81和第二接触孔82的结构均为阶梯形结构，且阶梯沿第二接触孔82向第一接触孔81的方向延伸。
可以理解的是，元胞中的源接触孔8在器件内相邻间隔排列，通过设置阶梯形沿第二接触孔82向第一接触孔81方向延伸，以保证第一接触孔81的孔径大于第二接触孔82的孔径，请参见图1，本申请实施例提供的阶梯为倒置的阶梯，且沿第二接触孔82至第一接触孔81的方向台阶呈上升趋势。
在一种示例性实施例中，第一接触孔81包括多个第一阶梯，第二接触孔82包括多个第二阶梯，多个第二阶梯的直径均小于多个第一阶梯的直径。
需要说明的是，本申请实施例提供的第一接触孔81可以包括多个第一阶梯，即可以是多个第一阶梯形成的沿第二接触孔82至第一接触孔81的梯形结构，第二接触孔82可以包括多个第二阶梯，即可以是多个第二阶梯形成的第二接触孔82至第一接触孔81的梯形结构，且多个第二阶梯的直径均小于多个第一阶梯的直径。
在一种可选地实施例中，本申请实施例提供的第一接触孔与沟槽栅7之间的距离大于沟道的宽度即可，且在工艺条件允许范围内；作为一种示例，第一接触孔与沟槽栅7之间的距离可以为0.2μm-0.3μm；通过限定第二接触孔与沟槽栅7之间的距离，既不会影响槽栅MOSFET器件的正常工作，也通过减小了源极区域与沟槽栅7之间的距离，减小了阱区电阻，改善了抗单粒子能力。
在一种示例性实施例中，槽栅MOSFET器件还包括位于第二接触孔82下方的离子注入口9。
参见图1，本申请实施例提供的离子注入口9可以向阱区3注入第二导电类型的杂质离子，以提高阱区3的离子掺杂浓度，离子注入口9的大小与第二接触孔宽度一致，离子注入口9的开口不能太大，避免影响阱区3中沟道区的离子浓度。
在一种示例性实施例中，本申请实施例提供的槽栅MOSFET器件还包括第二电极层10，第二电极层10位于衬底1下方，通过第二电极层10引出漏极。第二电极层10可以为金属电极。
在一种示例性实施例中，衬底1为硅衬底，栅介质层71为栅氧化层，栅导电材料层72为多晶硅。
另一方面，本申请实施例提供了一种槽栅MOSFET器件制造方法，该槽栅MOSFET器件制造方法用于制造上述任一的槽栅MOSFET器件，该方法包括：
参见图2，图2为本申请实施例提供的制备半导体衬底1的示意图，提供半导体衬底1，在衬底1生长外延层2，在外延层2上刻蚀阱区3。
请参见图3，图3为本申请实施例提供的在半导体衬底1上刻蚀沟槽栅7的示意图，在阱区3中形成多个沟槽栅7。在外延层2上方进行离子注入并退火形成阱区。在一种示例性实施例中，在衬底1上进行刻蚀，形成沟槽栅7包括在外延层2上进行刻蚀，得到沟槽，在沟槽内生长栅介质层71，并在栅介质层71中填充栅导电材料层72，得到沟槽栅7。
请参见图4，图4为本申请实施例提供的在衬底1上方进行P型离子注入并退火形成阱区示意图，在衬底1上方进行P型离子注入并退火形成阱区。
在阱区上方进行离子掺杂，在阱区上方进行N型离子重掺杂形成第一导电类型的源极重掺杂区域；请参见图5，图5为本申请实施例提供的在阱区上方进行N型离子重掺杂形成源极重掺杂区域示意图。
淀积层间介质层5，在沟槽栅7与第一导电类型的源极重掺杂区域上方沉积层间介质层5，请参见图6，在形成源极金属接触的位置进行第一次接触孔刻蚀，刻蚀出穿过隔离层、N型离子重掺杂区域并达到P型阱区内一定深度，在凹槽中填充金属。
请参见图7，第一接触孔81刻蚀，刻蚀出穿过层间介质层5，对第一导电类型的源极重掺杂区域以及第二导电类型的阱区进行第一次刻蚀形成第一填充区域，向第一填充区域内填充导电介质，形成源接触孔8的第一接触孔81。
第二接触孔82刻蚀，刻蚀窗口小于第一接触孔81刻蚀窗口，刻蚀穿过第一电极层6，对第一电极层以及第二导电类型的阱区进行第二次刻蚀形成第二接触孔82。
本申请实施例提供的方法，通过第一次刻蚀形成的第一接触孔81实现接触孔的宽度，使得接触孔与沟槽间距离大大减小，本申请实施例提供的方法使得源极区面积减小，极大地降低寄生三极管的源极发射效率，因此实现降低寄生晶体管增益的目的，同时，源极掺杂浓度不变，不会影响源极的欧姆接触，不会增大器件的导通电阻。
通过第二次刻蚀形成的第二接触孔82实现接触孔的深度，第二次刻蚀深度大于或等于第一次刻蚀深度，第二次刻蚀宽度小于第一次刻蚀宽度。通过第二次刻蚀可以降低阱区电阻，降低了寄生三极管的横向压降，使寄生三极管不易开启。同时，第二次刻蚀后进行重掺杂离子注入，进一步降低阱区电阻，降低了寄生三极管的横向压降，使寄生三极管不易开启。由于第二次刻蚀的宽度小于第一次刻蚀宽度，因此离子注入不会影响到沟道浓度，不会改变器件的阈值电压，不会影响器件的正常开启。
本申请实施例提供的槽栅MOSFET器件制造方法，当沟槽栅7中的硅片受到高能粒子轰击后，在电场作用下，电子空穴对中的电子从外延层2中的漏区流出，而空穴电流向阱区3及沟槽栅7表面流动，通过设置源接触孔8包括相互连通的第一接触孔81和第二接触孔82，第一接触孔81的孔径大于第二接触孔82的孔径；在不需要降低源极掺杂浓度，保证良好的欧姆接触的前提下，通过减小第一接触孔与沟栅槽之间的距离，缩小了源极区域面积，降低了源极区域的杂质数量，可以减小寄生三极管的发射效率，有利于改善器件的抗单粒子烧毁能力。通过第二接触孔与第一接触孔的阶梯形配合，减小了阱区的面积，降低了阱区的电阻，阱区压降降低使得寄生三极管不易开启，有利于改善器件的抗单粒子烧毁能力。第二接触孔与沟栅槽之间存在一定距离，可以保证器件的正常开启。
但是，需要明确，本发明并不局限于上文所描述并在图中示出的特定配置和处理，并且，为了简明起见，这里省略对已知方法技术的详细描述。在上述实施例中，描述和示出了若干具体的步骤作为示例。但是，本发明的方法过程并不限于所描述和示出的具体步骤，本领域的技术人员可以在领会本发明的精神之后，作出各种改变、修改和添加，或者改变步骤之间的顺序。
本发明可以以其他的具体形式实现，而不脱离其精神和本质特征。例如，特定实施例中所描述的算法可以被修改，而系统体系结构并不脱离本发明的基本精神。因此，当前的实施例在所有方面都被看作是示例性的而非限定性的，本发明的范围由所附权利要求而非上述描述定义，并且，落入权利要求的含义和等同物的范围内的全区域改变从而都被包括在本发明的范围之中。
本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他装置或步骤；不定冠词“一个”不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。权利要求中出现的多个区域分的功能可以由一个单独的硬件或软件模块来实现。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。
Claims (10)
1.一种槽栅MOSFET器件，其特征在于，包括依次层叠设置的衬底（1）、外延层（2）、阱区（3）、源区（4）、层间介质层（5）和第一电极层（6）；以及，
沟槽栅（7），包括栅极沟槽（70）、栅介质层（71）和栅导电材料层（72），所述栅极沟槽（70）一部分位于所述外延层（2）内，一部分位于所述阱区（3）内，所述栅介质层（71）位于所述栅极沟槽（70）的底部表面和侧面，所述栅导电材料层（72）填充在所述栅极沟槽（70）中；
源接触孔（8），由所述层间介质层（5）延伸至阱区（3）形成，所述第一电极层（6）通过所述源接触孔（8）与源区（4）和所述阱区（3）相连，所述源接触孔（8）包括相互连通的第一接触孔（81）和第二接触孔（82），所述第一接触孔（81）的孔径大于所述第二接触孔（82）的孔径，所述第一接触孔（81）靠近所述第一电极层（6）分布。
2.根据权利要求1所述的槽栅MOSFET器件，其特征在于， 所述第一接触孔（81）和第二接触孔（82）的结构形成阶梯形结构，且所述阶梯沿所述第二接触孔（82）向所述第一接触孔（81）的方向延伸。
3.根据权利要求2所述的槽栅MOSFET器件，其特征在于，所述第一接触孔（81）包括多个第一阶梯，所述第二接触孔（82）包括多个第二阶梯，所述多个第二阶梯的直径均小于所述多个第一阶梯的直径。
4.根据权利要求1所述的槽栅MOSFET器件，其特征在于，所述槽栅MOSFET器件还包括位于所述第二接触孔（82）下方的离子注入口（9）。
5.根据权利要求1所述的槽栅MOSFET器件，其特征在于，所述槽栅MOSFET器件还包括第二电极层（10），所述第二电极层（10）位于所述衬底（1）下方。
6.根据权利要求1所述的槽栅MOSFET器件，其特征在于，所述衬底（1）为硅衬底，所述栅介质层（71）为栅氧化层，所述栅导电材料层（72）为多晶硅。
7.一种槽栅MOSFET器件制造方法，其特征在于，所述槽栅MOSFET器件制造方法用于制造权利要求1-6任一所述的槽栅MOSFET器件，所述方法包括：
提供半导体衬底（1），在所述衬底（1）上生长外延层（2），在所述外延层（2）上刻蚀形成多个沟槽栅（7）；
在所述外延层（2）上方进行离子注入并退火形成阱区（3）；
在所述阱区（3）上方进行离子掺杂形成源区（4），淀积层间介质层（5）；
第一接触孔（81）刻蚀，刻蚀穿过所述层间介质层（5）；
第二接触孔（82）刻蚀，刻蚀窗口小于第一接触孔刻蚀窗口，刻蚀穿过第一电极层（6）。
8.根据权利要求7所述的槽栅MOSFET器件制造方法，其特征在于，所述在所述外延层（2）上方进行离子注入并退火形成阱区，包括在所述外延层（2）上方进行P型离子注入并退火形成P型阱区。
9.根据权利要求8所述的槽栅MOSFET器件制造方法，其特征在于，在所述阱区（3）上方进行离子掺杂，包括在P型阱区的上方进行N型离子重掺杂。
10.根据权利要求7所述的槽栅MOSFET器件制造方法，其特征在于，所述第一接触孔（81）刻蚀，包括刻蚀第一填充区域，在所述第一填充区域中填充导电介质，形成所述第一接触孔（81）；
所述第二接触孔（82）刻蚀，包括刻蚀第二填充区域，在所述第二填充区域中填充导电介质，形成所述第二接触孔（82）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011129025.3A CN112018188B (zh) | 2020-10-21 | 2020-10-21 | 槽栅mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011129025.3A CN112018188B (zh) | 2020-10-21 | 2020-10-21 | 槽栅mosfet器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112018188A true CN112018188A (zh) | 2020-12-01 |
| CN112018188B CN112018188B (zh) | 2021-01-12 |
Family
ID=73527387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011129025.3A Active CN112018188B (zh) | 2020-10-21 | 2020-10-21 | 槽栅mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112018188B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238969A (zh) * | 2023-11-13 | 2023-12-15 | 深圳基本半导体有限公司 | 碳化硅mosfet器件及其制备方法与应用 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098779A (zh) * | 2016-07-18 | 2016-11-09 | 中国科学院微电子研究所 | 一种槽栅vdmos |
-
2020
- 2020-10-21 CN CN202011129025.3A patent/CN112018188B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098779A (zh) * | 2016-07-18 | 2016-11-09 | 中国科学院微电子研究所 | 一种槽栅vdmos |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238969A (zh) * | 2023-11-13 | 2023-12-15 | 深圳基本半导体有限公司 | 碳化硅mosfet器件及其制备方法与应用 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112018188B (zh) | 2021-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10418441B2 (en) | Semiconductor device and method for manufacturing the semiconductor device | |
| KR102204272B1 (ko) | 게이트 트렌치들 및 매립된 종단 구조체들을 갖는 전력 반도체 디바이스들 및 관련 방법들 | |
| US9337185B2 (en) | Semiconductor devices | |
| US10211057B2 (en) | Transistor component with reduced short-circuit current | |
| US7557386B2 (en) | Reverse conducting IGBT with vertical carrier lifetime adjustment | |
| US9570541B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN109713037B (zh) | 一种绝缘栅双极性晶体管器件及其制备方法 | |
| US9960268B2 (en) | Semiconductor devices, power semiconductor devices, and methods for forming a semiconductor device | |
| US10943987B2 (en) | Latch-up resistant transistor device | |
| US11189688B2 (en) | Insulated gate power semiconductor device and method for manufacturing such device | |
| WO2013058191A1 (ja) | 半導体装置およびその製造方法 | |
| CN103531450A (zh) | 用于形成横向变化掺杂浓度的方法和半导体器件 | |
| CN115360231A (zh) | 低回滞电压的逆导型绝缘栅双极型晶体管及其制备工艺 | |
| CN114300543A (zh) | 一种电子抽取型续流二极管器件及其制备方法 | |
| US10692995B2 (en) | Insulated-gate bipolar transistor structure and method for manufacturing the same | |
| CN112640125B (zh) | 半导体装置及其制造方法 | |
| CN112397593B (zh) | 半导体器件及制造方法 | |
| CN108010964B (zh) | 一种igbt器件及制造方法 | |
| CN112018188B (zh) | 槽栅mosfet器件及其制造方法 | |
| CN111129133B (zh) | 一种逆导型沟槽绝缘栅双极型晶体管及其制作方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| US11114552B2 (en) | Insulated gate turn-off device with designated breakdown areas between gate trenches | |
| CN111725318A (zh) | 一种功率半导体器件的元胞结构及其制作方法 | |
| CN113838757B (zh) | 一种抗单粒子效应vdmos器件的形成方法及vdmos器件 | |
| CN117293191B (zh) | 一种版图结构、半导体器件和其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |