CN112018048A - 芯片封装结构及芯片封装方法 - Google Patents

芯片封装结构及芯片封装方法 Download PDF

Info

Publication number
CN112018048A
CN112018048A CN201910456012.8A CN201910456012A CN112018048A CN 112018048 A CN112018048 A CN 112018048A CN 201910456012 A CN201910456012 A CN 201910456012A CN 112018048 A CN112018048 A CN 112018048A
Authority
CN
China
Prior art keywords
layer
chip
substrate
positioning
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910456012.8A
Other languages
English (en)
Inventor
吕娇
陈彦亨
林正忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SJ Semiconductor Jiangyin Corp
Original Assignee
SJ Semiconductor Jiangyin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SJ Semiconductor Jiangyin Corp filed Critical SJ Semiconductor Jiangyin Corp
Priority to CN201910456012.8A priority Critical patent/CN112018048A/zh
Publication of CN112018048A publication Critical patent/CN112018048A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种芯片封装结构及芯片封装方法，芯片封装结构包括：芯片，芯片的背面设有定位槽；基底，基底的上表面上设有定位凸块；芯片键合于基底的上表面上，且定位凸块插设于定位槽内；塑封层，位于基底的上表面上，且将芯片塑封；重新布线层，位于塑封层的上表面，且与芯片电连接；焊球凸块，位于重新布线层的上表面，且与重新布线层电连接。本发明的芯片封装结构中芯片的背面设有定位槽且基底的上表面上设有定位凸块，芯片键合于基底的上表面上，定位槽及定位凸块可以增强芯片键合于基底上表面上的能力，防止键合后的芯片在基底的上表面上移位，从而确保芯片封装结构的性能。

Description

芯片封装结构及芯片封装方法
技术领域
本发明涉及半导体封装技术领域，特别是涉及一种芯片封装结构及芯片封装方法。
背景技术
随着对更高功能、更好性能和更高能效的不断需求，以更低的制造成本制造出更小尺寸的封装结构以成为现有技术的追求；扇出型晶圆级封装(Fan-Out Wafer LevelPackage，FOWLP)已成为现有可以满足上述需求的技术之一。
然而，现有的扇出型封装结构在形成塑封层之前是直接将芯片键合到基底的表面，而在形成塑封层及后续工艺时，芯片会在外力的作用下发生移位，从而影响最终形成的封装结构的性能。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片封装结构及芯片封装方法，用于解决现有技术中由于芯片直接键合到基底的表面而存在的容易导致芯片移位，从而影响最终形成的封装结构的性能的问题。
为实现上述目的及其他相关目的，本发明提供一种芯片封装结构，所述芯片封装结构包括：
芯片，所述芯片的背面设有定位槽；
基底，所述基底的上表面上设有定位凸块；所述芯片键合于所述基底的上表面上，且所述定位凸块插设于所述定位槽内；
塑封层，位于所述基底的上表面上，且将所述芯片塑封；
重新布线层，位于所述塑封层的上表面，且与所述芯片电连接；
焊球凸块，位于所述重新布线层的上表面，且与所述重新布线层电连接。
可选地，所述芯片的正面形成有连接焊垫，所述连接焊垫与所述芯片内部的器件结构电连接；所述连接焊垫与所述重新布线层电连接；所述定位槽位于所述芯片的背面。
可选地，所述塑封层的上表面与所述芯片的正面相平齐。
可选地，所述芯片封装结构包括多个所述芯片，多个所述芯片于所述基底的上表面上间隔排布；各所述芯片的背面均形成有多个所述定位槽，所述基底的上表面设有多个所述定位凸块，所述定位凸块与所述定位槽一一对应设置。
可选地，所述定位槽的深度大于等于所述定位凸块的高度。
可选地，所述定位凸块包括：
塑封材料层，位于所述基底的上表面上；
种子层，位于所述塑封材料层的上表面。
可选地，所述重新布线层至少包括：
第一介质层；
金属叠层结构，位于所述第一介质层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；
所述芯片与所述金属叠层结构相连接，所述焊球凸块与所述金属叠层结构相连接。
可选地，所述芯片封装结构还包括：
牺牲层，位于所述基底的上表面；
第二介质层，位于所述牺牲层的上表面；
所述定位凸块及所述塑封层均位于所述第二介质层的上表面。
为实现上述目的及其他相关目的，本发明还提供一种芯片封装方法，所述芯片封装方法包括如下步骤：
制备芯片，于所述芯片的背面形成定位槽；
提供基底，于所述基底的上表面上形成定位凸块；
将所述芯片键合于所述基底的上表面上，且确保所述定位凸块插设于所述定位槽内；
于所述基底的上表面上形成塑封层，所述塑封层将所述芯片塑封；
于所述塑封层的上表面形成重新布线层，所述重新布线层与所述芯片电连接；
于所述重新布线层的上表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
去除所述基底。
可选地，于所述基底的上表面上形成所述定位凸块包括如下步骤：
于所述基底的上表面上形成塑封材料层；
于所述塑封材料层的上表面形成种子层；
对所述塑封材料层及所述种子层进行图形化即得到所述定位凸块。
可选地，于所述塑封层的上表面形成所述重新布线层包括如下步骤：于所述塑封层的上表面形成第一介质层及金属叠层结构，所述金属叠层结构位于所述第一介质层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
可选地，于所述基底的上表面上形成所述定位凸块之前还包括如下步骤：
于所述基底的上表面形成牺牲层；
于所述牺牲层的上表面形成第二介质层；
所述定位凸块及所述塑封层形成于所述第二介质层的上表面。
可选地，去除所述基底的同时去除所述牺牲层。
可选地，去除所述牺牲层之后还包括去除所述第二介质层的步骤。
可选地，制备芯片的数量为多个，多个所述芯片分别经由不同的定位槽及所述定位凸块键合于所述基底的上表面上；去除所述基底之后，还包括将所得结构进行切片处理，以得到多个包括单个芯片的封装结构。
如上所述，本发明的芯片封装结构及芯片封装方法，具有以下有益效果：
本发明的芯片封装结构中芯片的背面设有定位槽且基底的上表面上设有定位凸块，芯片键合于基底的上表面上，定位槽及定位凸块可以增强芯片键合于基底上表面上的能力，防止键合后的芯片在基底的上表面上移位，从而确保芯片封装结构的性能；
本发明的芯片封装方法先在芯片的背面形成定位槽，并在基底的上表面上形成定位凸块，然后在将芯片键合于基底的上表面上，定位槽及定位凸块可以增强芯片键合于基底上表面上的能力，防止键合后的芯片在形成塑封层及重新布线层等结构时在基底的上表面上移位，从而确保芯片封装结构的性能。
附图说明
图1显示为本发明实施例一中提供的芯片封装方法的流程示意图。
图2至图18显示为本发明实施例一中提供的芯片封装方法中各步骤所呈现的结构的截面结构示意图。
图19显示为本发明实施例二中提供的芯片封装结构的截面结构示意图。
元件标号说明
10 晶圆
11 芯片
111 连接焊垫
12 保护膜
13 定位槽
14 基底
15 定位凸块
151 塑封材料层
152 种子层
16 塑封层
17 重新布线层
171 第一介质层
1711 开口
172 金属叠层结构
18 焊球凸块
19 牺牲层
20 第二介质层
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图19。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1，本发明提供一种芯片封装方法，所述芯片封装方法包括如下步骤：
1)制备芯片，于所述芯片的背面形成定位槽；
2)提供基底，于所述基底的上表面上形成定位凸块；
3)将所述芯片键合于所述基底的上表面上，且确保所述定位凸块插设于所述定位槽内；
4)于所述基底的上表面上形成塑封层，所述塑封层将所述芯片塑封；
5)于所述塑封层的上表面形成重新布线层，所述重新布线层与所述芯片电连接；
6)于所述重新布线层的上表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
7)去除所述基底。
在步骤1)中，请参阅图1中的S1步骤及图2至图6，制备芯片11，于所述芯片11的背面形成定位槽13。
作为示例，步骤1)可以包括如下步骤：
1-1)提供晶圆10，所述晶圆10内形成有若干个所述芯片11，如图2所示；所述晶圆10内所述芯片11的数量可以根据实际需要进行设置，图2中仅示意出所述晶圆10内的两个所述芯片11；所述芯片11内形成有器件结构(未示出)，所述芯片11的正面(即所述晶圆10的正面)形成有连接焊垫111，所述连接焊垫111与所述器件结构电连接；
1-2)于所述晶圆10的正面形成保护膜12，所述保护膜12覆盖所述晶圆10的正面，以确保所述保护膜12覆盖所述连接焊垫111，如图3所示；
1-3)采用光刻刻蚀工艺于所述晶圆10的背面形成所述定位槽13，且确保各所述芯片11的背面均形成有所述定位槽13，如图4所示；所述定位槽13的厚度小于所述晶圆10的厚度；
1-4)对所述晶圆10进行切片处理，以将各所述芯片11分离，如图5及图6所示；
1-5)去除所述保护膜12，如图6所示。
作为示例，所述晶圆10可以包括硅晶圆、氮化镓晶圆等等。
作为示例，所述保护膜12可以包括任意一种可以在步骤1-2)之后工艺中起到对所述芯片11的正面进行保护的膜结构，譬如，氧化硅膜、氮化硅膜、氮氧化硅膜或有机材料层(譬如光刻胶层等等)等等。
作为示例，可以采用现有的任意一种切片工艺对所述晶圆10进行切片处理，对所述晶圆10进行切片处理以将各所述芯片11分离的具体方法为本领域技术人员所知晓，此处不再累述。
作为示例，可以采用刻蚀工艺或研磨工艺等去除所述保护膜12。
作为示例，步骤1)后所得到的所述芯片11的截面结构示意图如图6所示。
在步骤2)中，请参阅图1中的S2步骤及图7至图9，提供基底14，于所述基底14的上表面上形成定位凸块15。
作为示例，所述基底14的材料可以为硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种材料或两种以上的复合材料，其形状可以为圆形、方形或其它任意所需形状。优选地，本实施例中，所述基底14的材料为硅。
作为示例，于所述基底14的上表面上形成所述定位凸块15之前还包括如下步骤：
于所述基底14的上表面形成牺牲层19，如图7所示；
于所述牺牲层19的上表面形成第二介质层20，如图7所示。
作为示例，所述牺牲层19在后续工艺中作为所述第二介质层20与所述基底14的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述第二介质层20具有一定的结合力，另外，其与所述基底14亦具有较强的结合力，一般来说，所述牺牲层19与所述基底14的结合力需大于与所述第二介质层20的结合力。
作为示例，所述牺牲层19可以包括聚合物层或带状粘附层；具体的，所述牺牲层19的材料可以选自双面均具有粘性的胶带(譬如，芯片附着膜或非导电膜等等)或通过旋涂工艺制作的粘合胶等；优选地，本实施例中，所述牺牲层19优选为UV胶带，其在UV光(紫外光)照射后很容易被撕离；当然，在其他示例中，所述牺牲层19也可以选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等，在后续分离所述基底14时，可采用湿法腐蚀、化学机械研磨等方法去除所述牺牲层19。
作为示例，所述牺牲层19还可以通过自动贴片工艺形成。
作为示例，所述第二介质层20的材料可以包括低k介电材料。具体的，所述第二介质层20的材料可以包括采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料；所述第二介质层20可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成。
作为示例，于所述基底14的上表面上形成所述定位凸块15包括如下步骤：
2-1)于所述基底14的上表面上形成塑封材料层151，如图8所示；
2-2)于所述塑封材料层151的上表面形成种子层152，如图8所示；
2-3)对所述塑封材料层151及所述种子层152进行图形化即得到所述定位凸块15，如图9所示。
需要说明的是，当所述基底14的上表面形成有所述牺牲层19且所述牺牲层19的上表面形成有所述第二介质层20时，所述塑封材料层151形成于所述第二介质层20的上表面。
作为示例，所述塑封材料层151的材料可以包括但不仅限于聚酰亚胺、硅胶或环氧树脂等等。
作为示例，可以采用但不仅限于溅射工艺形成所述种子层152；所述种子层152的材料可以包括Ti(钛)及Cu(铜)中的至少一种；具体的，所述种子层152可以为钛层，也可以为铜层，也可以为钛层和铜层的叠层结构，还可以为钛铜合金层。
作为示例，所述定位凸块15的数量与所述定位槽13的数量相同。
作为示例，所述定位凸块15的高度小于等于所述定位槽13的深度。
在步骤3)中，请参阅图1中的S3步骤及图10，将所述芯片11键合于所述基底14的上表面上，且确保所述定位凸块15插设于所述定位槽13内。
作为示例，所述芯片11可以通过键合材料层键合于所述基底14的上表面上，具体的，基底14的上表面形成有所述牺牲层19且所述牺牲层19的上表面形成有所述第二介质层20时，所述芯片11可以通过键合材料层键合于所述第二介质层20的上表面上。当然，所述芯片11也可以直接与所述第二介质层20的上表面相接触。
作为示例，所述芯片11键合于所述芯片14的上表面上之后，所述定位凸块15与所述定位槽13一一对应设置，即所述定位凸块15与所述定位槽13一一对应地插设于所述定位槽13内。
作为示例，键合于所述基底14上表面上的所述芯片11的数量可以根据实际需要进行设定，譬如，键合于所述基底14的上表面上的所述芯片11的数量可以为一个，两个，三个甚至更多个。
在步骤4)中，请参阅图1中的S4步骤及图11至图12，于所述基底14的上表面上形成塑封层16，所述塑封层16将所述芯片11塑封。
需要说明的是，当所述基底14的上表面形成有所述牺牲层19且所述牺牲层19的上表面形成有所述第二介质层20时，所述塑封层16形成于所述第二介质层20的上表面。
作为示例，可以采用但不仅限于模塑底部填充工艺、压印模塑工艺、传递模塑工艺、液体密封塑封工艺、真空层压工艺或旋涂工艺等于所述基底14的上表面上形成所述塑封层16；优选地，本实施例中，采用模塑底部填充工艺于所述基底14的上表面上形成所述塑封层16。采用模塑底部填充工艺形成所述塑封层16，所述塑封层16可以顺畅而迅速地填满所述芯片11之间的间隙，可以有效避免出现界面分层；且模塑底部填充工艺不会像现有技术中的毛细底部填充工行一那样受到限制，大大降低了工艺难度，可以用于更小的连接间隙，更适用于堆叠结构。
作为示例，所述塑封层16的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。
作为示例，初始形成的所述塑封层16的上表面可以高于所述芯片11的正面，如图11所示，此时，在形成所述塑封层16之后，还需执行将所述塑封层16进行减薄的工艺，具体的，可以采用但不仅限于化学机械研磨工艺对所述塑封层16进行减薄，使得保留的所述塑封层16的上表面与所述芯片11的上表面相平齐，如图12所示。当然，在其他示例中，初始形成的塑封材料层16的上表面即与所述芯片11的上表面相平齐，如图12所示，此时，则可以节省对所述塑封层16进行减薄的工艺。
在步骤5)中，请参阅图1中的S5步骤及图13至图14，于所述塑封层16的上表面形成重新布线层17，所述重新布线层17与所述芯片11电连接。
作为示例，于所述塑封层16的上表面形成所述重新布线层17包括如下步骤：于所述塑封层16的上表面形成第一介质层171及金属叠层结构172，所述金属叠层结构172位于所述第一介质层171内，所述金属叠层结构172包括多层间隔排布的金属线层(未标示出)及金属插塞(未标示出)，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
具体的，于所述塑封层16的上表面形成所述重新布线层17可以包括如下步骤：
5-1)于所述塑封层16的上表面形成一层所述第一介质层171，并于所述第一介质层171内形成开口1711，所述开口暴露出所述连接焊垫111，如图13；
5-2)于步骤5-1)中形成的该层所述第一介质层171上形成所述金属叠层结构172及其他层的所述第一介质层171；所述第一介质层171暴露出位于所述金属叠层结构172中位于顶层的所述金属线层，如图14所示。
作为示例，所述第一介质层171的材料可以包括低k介电材料。作为示例，所述第一介质层171可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述第一介质层171。
作为示例，所述金属线层可以包括单层金属层，也可以包括两层或多层金属层。作为示例，所述金属线层的材料及所述金属插塞的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
在步骤6)中，请参阅图1中的S6步骤及图15，于所述重新布线层17的上表面形成焊球凸块18，所述焊球凸块18与所述重新布线层17电连接。
作为示例，所述焊球凸块18的材料可以包括铜及锡中的至少一种。
具体的，所述焊球凸块18与所述重新布线层17中的所述金属线层电连接。形成所述焊球凸块18的具体工艺为本领域技术人员所知晓，此处不再累述。
在步骤7)中，请参阅图1中的S7步骤及图16，去除所述基底14。
作为示例，去除所述基底14的同时可以去除所述牺牲层19。
作为示例，可以采用研磨工艺、减薄工艺或撕除工艺去除所述牺牲层19及所述基底14；优选地，本实施例中，采用撕除所述牺牲层19的方式去除所述基底14。
作为示例，去除所述牺牲层19之后还可以包括去除所述第二介质层20的步骤；具体的，可以采用研磨工艺或刻蚀工艺等去除所述第二介质层20。当然，在其他示例中，所述第二介质层20也可以被保留而不被去除。
作为示例，所述基底14的上表面键合多个所述芯片11，去除所述基底14之后，还包括将所得结构进行切片处理的步骤，以得到多个包括单个所述芯片11的封装结构，如图17及图18所示。
实施例二
请结合图2至图18参阅图19，本发明还提供一种芯片封装结构，所述芯片封装结构包括：芯片11，所述芯片11的背面设有定位槽13；基底14，所述基底14的上表面上设有定位凸块15；所述芯片11键合于所述基底14的上表面上，且所述定位凸块15插设于所述定位槽13内；塑封层16，所述塑封层16位于所述基底14的上表面上，且将所述芯片11塑封；重新布线层17，所述重新布线层17位于所述塑封层16的上表面，且所述重新布线层17与所述芯片11电连接；焊球凸块18，所述焊球凸块18位于所述重新布线层17的上表面，且所述焊球凸块18与所述重新布线层17电连接。
作为示例，所述芯片11可以包括硅芯片、氮化镓芯片等等。
作为示例，所述芯片11内形成有器件结构(未示出)，所述芯片11的正面形成有连接焊垫111，所述连接焊垫111与所述器件结构电连接。
作为示例，所述基底14的材料可以为硅、玻璃、氧化硅、陶瓷、聚合物以及金属中的一种材料或两种以上的复合材料，其形状可以为圆形、方形或其它任意所需形状。优选地，本实施例中，所述基底14的材料为硅。
作为示例，所述芯片封装结构可以包括多个所述芯片11、多个所述定位槽13及多个所述定位凸块15；多个所述芯片11于所述基底14的上表面上间隔排布。当然，在其他示例中，所述芯片封装结构也可以包括一个所述芯片11。
作为示例，所述定位凸块15可以包括：塑封材料层151，所述塑封材料层151位于所述基底14的上表面上；种子层152，所述种子层152位于所述塑封材料层151的上表面。
作为示例，所述塑封材料层151的材料可以包括但不仅限于聚合物基材料、树脂基材料、聚酰亚胺、硅胶或环氧树脂等等。
作为示例，可以采用但不仅限于溅射工艺形成所述种子层152；所述种子层152的材料可以包括Ti(钛)及Cu(铜)中的至少一种；具体的，所述种子层152可以为钛层，也可以为铜层，也可以为钛层和铜层的叠层结构，还可以为钛铜合金层。
作为示例，所述定位凸块15的高度小于等于所述定位槽13的深度。
作为示例，所述定位凸块15的数量与所述定位槽13的数量相同。
作为示例，所述塑封层16的材料可以包括但不仅限于聚酰亚胺、硅胶或环氧树脂等等。
作为示例，所述塑封层16的上表面可以与所述芯片11的正面相平齐。
作为示例，所述重新布线层17至少包括：第一介质层171；金属叠层结构172，所述金属叠层结构172位于所述第一介质层171内，所述金属叠层结构172包括多层间隔排布的金属线层(未标示出)及金属插塞(未标示出)，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；所述芯片11与所述金属叠层结构172电连接。
作为示例，所述第一介质层171的材料可以包括低k介电材料。作为示例，所述第一介质层171可以采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料，并可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成所述第一介质层171。
作为示例，所述金属线层可以包括单层金属层，也可以包括两层或多层金属层。作为示例，所述金属线层的材料及所述金属插塞的材料可以包括铜、铝、镍、金、银、钛中的一种材料或两种以上的组合材料。
作为示例，所述焊球凸块18的材料可以包括铜及锡中的至少一种。所述焊球凸块18与所述重新布线层17中的所述金属线层电连接。
作为示例，所述芯片封装结构还包括：牺牲层19，所述牺牲层19位于所述基底14的上表面；第二介质层20，所述第二介质层20位于所述牺牲层19的上表面；所述定位凸块15及所述塑封层16均位于所述第二介质层20的上表面。
作为示例，所述牺牲层19在后续工艺中作为所述第二介质层20与所述基底14的分离层，其最好选用具有光洁表面的粘合材料制成，其必须与所述第二介质层20具有一定的结合力，另外，其与所述基底14亦具有较强的结合力，一般来说，所述牺牲层19与所述基底14的结合力需大于与所述第二介质层20的结合力。
作为示例，所述牺牲层19可以包括聚合物层或带状黏附层；具体的，所述牺牲层19的材料可以选自双面均具有粘性的胶带(譬如，芯片附着膜或非导电膜等等)或通过旋涂工艺制作的粘合胶等；优选地，本实施例中，所述牺牲层19优选为UV胶带，其在UV光(紫外光)照射后很容易被撕离；当然，在其他示例中，所述牺牲层19也可以选用物理气相沉积法或化学气相沉积法形成的其他材料层，如环氧树脂(Epoxy)、硅橡胶(silicone rubber)、聚酰亚胺(PI)、聚苯并恶唑(PBO)、苯并环丁烯(BCB)等，在后续分离所述基底14时，可采用湿法腐蚀、化学机械研磨等方法去除所述牺牲层19。
作为示例，所述第二介质层20的材料可以包括低k介电材料。具体的，所述第二介质层20的材料可以包括采用环氧树脂、硅胶、PI、PBO、BCB、氧化硅、磷硅玻璃及含氟玻璃中的一种材料；所述第二介质层20可以采用诸如旋涂、CVD、等离子增强CVD等工艺形成。
综上所述，本发明提供一种芯片封装结构及芯片封装方法，所述芯片封装结构包括：芯片，所述芯片的背面设有定位槽；基底，所述基底的上表面上设有定位凸块；所述芯片键合于所述基底的上表面上，且所述定位凸块插设于所述定位槽内；塑封层，位于所述基底的上表面上，且将所述芯片塑封；重新布线层，位于所述塑封层的上表面，且与所述芯片电连接；焊球凸块，位于所述重新布线层的上表面，且与所述重新布线层电连接。本发明的芯片封装结构中芯片的背面设有定位槽且基底的上表面上设有定位凸块，芯片键合于基底的上表面上，定位槽及定位凸块可以增强芯片键合于基底上表面上的能力，防止键合后的芯片在基底的上表面上移位，从而确保芯片封装结构的性能；本发明的芯片封装方法先在芯片的背面形成定位槽，并在基底的上表面上形成定位凸块，然后在将芯片键合于基底的上表面上，定位槽及定位凸块可以增强芯片键合于基底上表面上的能力，防止键合后的芯片在形成塑封层及重新布线层等结构时在基底的上表面上移位，从而确保芯片封装结构的性能。
上述实施方式仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施方式进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种芯片封装结构，其特征在于，包括：
芯片，所述芯片的背面设有定位槽；
基底，所述基底的上表面上设有定位凸块；所述芯片键合于所述基底的上表面上，且所述定位凸块插设于所述定位槽内；
塑封层，位于所述基底的上表面上，且将所述芯片塑封；
重新布线层，位于所述塑封层的上表面，且与所述芯片电连接；
焊球凸块，位于所述重新布线层的上表面，且与所述重新布线层电连接。
2.根据权利要求1所述的芯片封装结构，其特征在于：所述芯片的正面形成有连接焊垫，所述连接焊垫与所述芯片内部的器件结构电连接；所述连接焊垫与所述重新布线层电连接；所述定位槽位于所述芯片的背面。
3.根据权利要求1所述的芯片封装结构，其特征在于：所述塑封层的上表面与所述芯片的正面相平齐。
4.根据权利要求1所述的芯片封装结构，其特征在于：所述芯片封装结构包括多个所述芯片，多个所述芯片于所述基底的上表面上间隔排布；各所述芯片的背面均形成有多个所述定位槽，所述基底的上表面设有多个所述定位凸块，所述定位凸块与所述定位槽一一对应设置。
5.根据权利要求1所述的芯片封装结构，其特征在于：所述定位槽的深度大于等于所述定位凸块的高度。
6.根据权利要求1所述的芯片封装结构，其特征在于：所述定位凸块包括：
塑封材料层，位于所述基底的上表面上；
种子层，位于所述塑封材料层的上表面。
7.根据权利要求1至6中任一项所述的芯片封装结构，其特征在于：所述重新布线层至少包括：
第一介质层；
金属叠层结构，位于所述第一介质层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接；
所述芯片与所述金属叠层结构相连接，所述焊球凸块与所述金属叠层结构相连接。
8.根据权利要求7所述的芯片封装结构，其特征在于：所述芯片封装结构还包括：
牺牲层，位于所述基底的上表面；
第二介质层，位于所述牺牲层的上表面；
所述定位凸块及所述塑封层均位于所述第二介质层的上表面。
9.一种芯片封装方法，其特征在于，包括如下步骤：
制备芯片，于所述芯片的背面形成定位槽；
提供基底，于所述基底的上表面上形成定位凸块；
将所述芯片键合于所述基底的上表面上，且确保所述定位凸块插设于所述定位槽内；
于所述基底的上表面上形成塑封层，所述塑封层将所述芯片塑封；
于所述塑封层的上表面形成重新布线层，所述重新布线层与所述芯片电连接；
于所述重新布线层的上表面形成焊球凸块，所述焊球凸块与所述重新布线层电连接；
去除所述基底。
10.根据权利要求9所述的芯片封装方法，其特征在于：于所述基底的上表面上形成所述定位凸块包括如下步骤：
于所述基底的上表面上形成塑封材料层；
于所述塑封材料层的上表面形成种子层；
对所述塑封材料层及所述种子层进行图形化即得到所述定位凸块。
11.根据权利要求9所述的芯片封装法，其特征在于：于所述塑封层的上表面形成所述重新布线层包括如下步骤：于所述塑封层的上表面形成第一介质层及金属叠层结构，所述金属叠层结构位于所述第一介质层内，所述金属叠层结构包括多层间隔排布的金属线层及金属插塞，所述金属插塞位于相邻所述金属线层之间，以将相邻的所述金属线层电连接。
12.根据权利要求11所述的芯片封装方法，其特征在于：于所述基底的上表面上形成所述定位凸块之前还包括如下步骤：
于所述基底的上表面形成牺牲层；
于所述牺牲层的上表面形成第二介质层；
所述定位凸块及所述塑封层形成于所述第二介质层的上表面。
13.根据权利要求12所述的芯片封装方法，其特征在于：去除所述基底的同时去除所述牺牲层。
14.根据权利要求13所述的芯片封装方法，其特征在于：去除所述牺牲层之后还包括去除所述第二介质层的步骤。
15.根据权利要求9至14中任一项所述的芯片封装方法，其特征在于：制备芯片的数量为多个，多个所述芯片分别经由不同的定位槽及所述定位凸块键合于所述基底的上表面上；去除所述基底之后，还包括将所得结构进行切片处理，以得到多个包括单个芯片的封装结构。
CN201910456012.8A 2019-05-29 2019-05-29 芯片封装结构及芯片封装方法 Pending CN112018048A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910456012.8A CN112018048A (zh) 2019-05-29 2019-05-29 芯片封装结构及芯片封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910456012.8A CN112018048A (zh) 2019-05-29 2019-05-29 芯片封装结构及芯片封装方法

Publications (1)

Publication Number Publication Date
CN112018048A true CN112018048A (zh) 2020-12-01

Family

ID=73501536

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910456012.8A Pending CN112018048A (zh) 2019-05-29 2019-05-29 芯片封装结构及芯片封装方法

Country Status (1)

Country Link
CN (1) CN112018048A (zh)

Similar Documents

Publication Publication Date Title
US20200126938A1 (en) 3D Packages and Methods for Forming the Same
US11749651B2 (en) Semiconductor package and manufacturing method thereof
US11502040B2 (en) Package structure and semiconductor pacakge
US11063019B2 (en) Package structure, chip structure and method of fabricating the same
CN113113365A (zh) 包括晶圆级封装的微电子器件
CN105374693A (zh) 半导体封装件及其形成方法
US11121052B2 (en) Integrated fan-out device, 3D-IC system, and method
US11837578B2 (en) Package structure
US10867966B2 (en) Package structure, package-on-package structure and method of fabricating the same
US11101252B2 (en) Package-on-package structure and manufacturing method thereof
CN105225967A (zh) 封装半导体器件的方法和封装的半导体器件
CN112635421A (zh) 封装结构及其制作方法
CN110957284A (zh) 芯片的三维封装结构及其封装方法
CN112018047A (zh) 芯片封装结构及芯片封装方法
US11735564B2 (en) Three-dimensional chip packaging structure and method thereof
CN209804637U (zh) 半导体封装结构
CN210182380U (zh) 半导体封装结构
CN115101424A (zh) 一种有机中介层封装结构及制作方法
CN209929301U (zh) 半导体封装结构
US10790210B2 (en) Semiconductor package and manufacturing method thereof
CN112018048A (zh) 芯片封装结构及芯片封装方法
US10756037B2 (en) Package structure and fabricating method thereof
CN209804639U (zh) 3d芯片封装结构
CN210006722U (zh) 3d芯片封装结构
CN210006718U (zh) 3d芯片封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province (place of business: No.9 Dongsheng West Road, Jiangyin City)

Applicant after: Shenghejing micro semiconductor (Jiangyin) Co.,Ltd.

Address before: No.78 Changshan Avenue, Jiangyin City, Wuxi City, Jiangsu Province

Applicant before: SJ Semiconductor (Jiangyin) Corp.

CB02 Change of applicant information