CN112003606A - 一种E-fuse烧写及读取电路 - Google Patents

一种E-fuse烧写及读取电路 Download PDF

Info

Publication number
CN112003606A
CN112003606A CN202010730874.8A CN202010730874A CN112003606A CN 112003606 A CN112003606 A CN 112003606A CN 202010730874 A CN202010730874 A CN 202010730874A CN 112003606 A CN112003606 A CN 112003606A
Authority
CN
China
Prior art keywords
fuse
tube
latch
programming
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010730874.8A
Other languages
English (en)
Inventor
郭虎
王照新
李建伟
蔡彩银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Yanhuang Guoxin Technology Co ltd
Original Assignee
Beijing Yanhuang Guoxin Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Yanhuang Guoxin Technology Co ltd filed Critical Beijing Yanhuang Guoxin Technology Co ltd
Priority to CN202010730874.8A priority Critical patent/CN112003606A/zh
Publication of CN112003606A publication Critical patent/CN112003606A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及集成电路设计技术领域，公开了一种E‑fuse烧写及读取电路，包括或非门、第一开关控制管，第二开关控制管、电流镜镜像管和锁存器；或非门的两个输入端分别电连接第一控制信号端和第二控制信号端；第二开关控制管电连接有读写控制信号端；电流镜镜像管与电流控制端电连接，用于控制流经E‑fuse的电流大小。本发明通过电流型烧写方式，不加入E‑fuse的烧写PAD，直接片内电路对E‑fuse进行烧写，减小版图面积并提高烧写的可靠性。通过烧写控制和读取使能控制，采用LATCH(锁存器)对E‑fuse存储的信息进行锁存，降低了静态功耗。采用电流镜镜像管调节镜像电流大小，防止因工艺偏差和烧写后E‑fuse电阻的不一致造成的数据读取错误。

Description

一种E-fuse烧写及读取电路
技术领域
本发明涉及集成电路设计技术领域，特别是指一种E-fuse烧写及读取电路。
背景技术
随着集成电路的发展，电路规模越来越大，芯片的集成度越来越高。电路的复杂度提高了，对可配置可修复的需求进一步提高。由于E-fuse(电熔丝)结构电路要求简单、工艺要求较低而且较高的可靠性，因此EFUSE在电路配置、修复、参数记录等方面还有着广泛的应用，在电路单元初始状态并不完美时，采用EFUSE可为测试或设计提供对子电路的替换，同时在工艺偏差幅度较大的情况下，为芯片提供工艺修调参数的设置。
在传统的E-fuse烧写过程中，一般在版图上加入烧写用PAD(焊盘)，施加一定的烧写电压，并持续特定时间，实现熔断效果。多晶硅(Poly)熔丝存在两种熔断机制，一种是电迁移机制，E-fuse上的硅化物从阴极向阳极迁移，E-fuse温度升高，Poly发生融化，导致电流突然下降；另一种是爆裂机制，短时间内流入E-fuse的热量非常大，积累热量非常高，导致局部温度迅速上升发生爆裂现象。爆裂发生时，可能会对芯片周围电路的可靠性产生不良影响。由此可见，传统的电压烧写方式不能有效控制烧写电流，无法保证E-fuse烧写后的可靠性。
发明内容
本发明提出一种E-fuse烧写及读取电路，解决了现有技术中烧写电路可靠性低且不能有效控制烧写电流的问题。
本发明的技术方案是这样实现的：一种E-fuse烧写及读取电路，包括：一个二输入或非门、第一开关控制管，第二开关控制管、电流镜镜像管和锁存器；
或非门的两个输入端分别电连接第一控制信号端和第二控制信号端，所述第一控制信号端和第二控制信号端用于输出所述E-fuse烧写的控制逻辑；
在所述或非门的输出高电平时，所述第一开关控制管导通，控制所述E-fuse进行烧写；
所述第二开关控制管电连接有读写控制信号端，用于控制所述锁存器读取所述E-fuse的烧写状态；
电流镜镜像管与电流控制端电连接，用于控制流经E-fuse的电流大小。
作为优选的技术方案，所述第一开关控制管为晶体管，所述或非门的输出端通过第一电阻电连接至晶体管的基极，晶体管的发射极接地；E-fuse一端接电源，另一端通过第二电阻与晶体管的集电极相连。
作为优选的技术方案，所述晶体管为NPN型晶体管。
作为优选的技术方案，所述第二开关控制管和电流镜镜像管为NMOS型晶体管，所述第二开关控制管的栅极与读写控制信号端电连接，漏极通过第三电阻与锁存器的输入端电连接，源极与电流镜镜像管的漏极电连接，电流镜镜像管的栅极与电流控制端电连接，源极接地。
作为优选的技术方案，所述第二控制信号端还电连接至所述锁存器的复位端，用于将所述锁存器的输出复位。
作为优选的技术方案，所述读写控制信号端还连接至所述锁存器的时钟输入端。
本发明的有益效果在于：
本发明通过第二开关控制管和电流镜镜像管实现电流型烧写方式，可以不加入E-fuse的烧写PAD，直接通过片内电路对E-fuse进行烧写，减小版图面积并提高烧写的可靠性。
通过第一控制信号端和第二控制信号端实现烧写控制，通过读写控制信号端实现了读取使能控制，采用LATCH(锁存器)对E-fuse存储的信息进行锁存，未烧写和正常工作模式都不存在漏电路径，降低了静态功耗。
采用电流源结构对E-fuse节点进行采样，可以通过电流镜镜像管调节镜像电流大小，防止因工艺偏差和烧写后E-fuse电阻的不一致造成的数据读取错误。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例的电路原理图；
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例，对于这些实施方式的说明用于帮助理解本发明，但并不构成对本发明的限定。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
如图1所示，一种E-fuse烧写及读取电路，包括：一个二输入或非门101、第一开关控制管，第二开关控制管、电流镜镜像管和锁存器；第一开关控制管为NPN型晶体管103，第二开关控制管和电流镜镜像管为NMOS型晶体管105、106。
或非门101的两个输入端分别电连接第一控制信号端WRENB和第二控制信号端RDEN，第一控制信号端WRENB和第二控制信号端RDEN用于输出E-fuse烧写的控制逻辑；
第二开关控制管电连接有读写控制信号端，用于控制锁存器读取E-fuse的烧写状态；
电流镜镜像管与电流控制端电连接，用于控制流经E-fuse的电流大小。
电路原理图具体如下：
第一控制信号端WRENB和第二控制信号端RDEN接二输入或非门101的输入端，其输出端接电阻102的一端。电阻102的另一端接NPN晶体管103的基极。NPN晶体管103的发射极接地。E-fuse109一端接电源，另一端与NPN晶体管103的集电极和电阻104的一端相连。
第二开关控制管105的漏极与电阻104的一端相连，其栅极接读写控制信号端CP，源极接电流镜镜像管106的漏极。电流镜镜像管106的栅极接电流控制端NVB，源极接地。
电阻104与电阻107串联接锁存器108的输入端D，锁存器108的时钟输入端口接读写控制信号端CP，锁存器108的异步清零端口CDN接电路的第二控制信号端RDEN，锁存器的反向输出端QN接整个电路的OUT输出端。
本发明的工作原理如下：
本发明具有5个工作状态：
①未烧写状态：当或非门101的输入端接入信号WRENB＝1且RDEN＝0时，或非门101输出低电平，控制NPN晶体管103的基极为低电平，此时NPN晶体管103发射结反偏，处于截至状态。若E-fuse 109未进行烧写，将保持一个低阻状态，同时读写控制信号端CP为低电平，使第二开关控制管105关闭，E-fuse109没有任何的电流路径和静态功耗。若E-fuse 109已完成烧写，发生熔断现象，将保持一个高阻状态，同时读写控制信号端CP为低电平，使第二开关控制管105关闭，E-fuse109没有任何的电流路径和静态功耗。此时，由于RDEN＝0，锁存器108处于复位状态，OUT端输出恒定的低电平。
②烧写状态：当或非门101的输入端WRENB＝0且RDEN＝0时，或非门101输出高电平，经限流电阻102后，控制NPN晶体管103的基极为高电平，此时NPN晶体管103的发射结正偏，集电结反偏，处于放大状态，一个较大的电流从电源VDD端经过E-fuse109，从NPN晶体管103的集电极流入，发射极流出，造成E-fuse109电迁移现象的发生，发生熔断，实现烧写。此时，由于RDEN＝0，锁存器108处于复位状态，OUT端输出恒定的低电平。
③未烧写的读状态：当或非门101的输入端WRENB＝0且RDEN＝1时，或非门101输出低电平，控制NPN晶体管103的基极为低电平，此时NPN晶体管103发射结反偏，处于截至状态。若E-fuse109未进行烧写，将保持一个低阻状态，同时CP为高电平使第二开关控制管105导通，一个较小的电流从电源端VDD经E-fuse109、电阻104、第二开关控制管105、电流镜镜像管106，流入接地端。由于电阻104和E-fuse109的阻值较小，此时电阻107两端为接近电源端VDD的较高电平。读写控制信号端CP输入为高电平，锁存器108为写入状态，将高电平存入锁存器，OUT端为锁存器的反向输出端，输出为0。此时，流经E-fuse的电流值为电流镜镜像管106的镜像电流，为微安量级，不足以对E-fuse109造成熔断，且可以通过电流控制端NVB调节镜像电流大小，调整电阻104两端的电压，保证输出正确的电平。
④烧写后的读状态：当或非门101的输入端WRENB＝0且RDEN＝1时，或非门101输出低电平，控制NPN晶体管103的基极为低电平，此时NPN晶体管103发射结反偏，处于截至状态。若E-fuse109已完成烧写，将保持一个高阻状态，同时CP为高电平使第二开关控制管105导通，一个较小的电流从电源端经E-fuse109、电阻104、第二开关控制管105、电流镜镜像管106，流入接地端。由于E-fuse109的阻值较大，此时电阻107两端为接近0的较低电平。CP端输入为高电平，锁存器108为写入状态，将低电平存入锁存器，OUT端为锁存器的反向输出端，输出为1。此时，流经E-fuse的电流值为电流镜镜像管106的镜像电流，为微安量级，不足以对E-fuse109造成熔断，且可以通过调节镜像电流大小，调整电阻104两端的电压，保证输出正确的电平。
⑤保持状态：当或非门101的输入端WRENB＝0且RDEN＝1时，或非门101输出低电平，控制NPN晶体管103的基极为低电平，此时NPN晶体管103发射结反偏，处于截至状态。当整个电路已经完成读取后，锁存器108已经保持正确的数据，输入端CP为低电平，使第二开关控制管105关闭，E-fuse109没有任何的电流路径和静态功耗，锁存器108将保持当前数据，直至RDEN重新变为0，对锁存器108进行复位。
本发明中，NPN晶体管103可以采用纵向NPN型晶体管或寄生NPN型晶体管。
以上仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种E-fuse烧写及读取电路，其特征在于，包括：一个二输入或非门、第一开关控制管，第二开关控制管、电流镜镜像管和锁存器；
或非门的两个输入端分别电连接第一控制信号端和第二控制信号端，所述第一控制信号端和第二控制信号端用于输出所述E-fuse烧写的控制逻辑；
在所述或非门的输出高电平时，所述第一开关控制管导通，控制所述E-fuse进行烧写；
所述第二开关控制管电连接有读写控制信号端，用于控制所述锁存器读取所述E-fuse的烧写状态；
电流镜镜像管与电流控制端电连接，用于控制流经E-fuse的电流大小。
2.如权利要求1所述的一种E-fuse烧写及读取电路，其特征在于：所述第一开关控制管为晶体管，所述或非门的输出端通过第一电阻电连接至晶体管的基极，晶体管的发射极接地；E-fuse一端接电源，另一端通过第二电阻与晶体管的集电极相连。
3.如权利要求2所述的一种E-fuse烧写及读取电路，其特征在于：所述晶体管为NPN型晶体管。
4.如权利要求1所述的一种E-fuse烧写及读取电路，其特征在于：所述第二开关控制管和电流镜镜像管为NMOS型晶体管，所述第二开关控制管的栅极与读写控制信号端电连接，漏极通过第三电阻与锁存器的输入端电连接，源极与电流镜镜像管的漏极电连接，电流镜镜像管的栅极与电流控制端电连接，源极接地。
5.如权利要求1所述的一种E-fuse烧写及读取电路，其特征在于：所述第二控制信号端还电连接至所述锁存器的复位端，用于将所述锁存器的输出复位。
6.如权利要求1所述的一种E-fuse烧写及读取电路，其特征在于：所述读写控制信号端还连接至所述锁存器的时钟输入端。
CN202010730874.8A 2020-07-27 2020-07-27 一种E-fuse烧写及读取电路 Pending CN112003606A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010730874.8A CN112003606A (zh) 2020-07-27 2020-07-27 一种E-fuse烧写及读取电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010730874.8A CN112003606A (zh) 2020-07-27 2020-07-27 一种E-fuse烧写及读取电路

Publications (1)

Publication Number Publication Date
CN112003606A true CN112003606A (zh) 2020-11-27

Family

ID=73467718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010730874.8A Pending CN112003606A (zh) 2020-07-27 2020-07-27 一种E-fuse烧写及读取电路

Country Status (1)

Country Link
CN (1) CN112003606A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373497A (zh) * 2022-01-10 2022-04-19 北京昂瑞微电子技术股份有限公司 熔丝烧录电路
CN114826232A (zh) * 2022-06-28 2022-07-29 南京燧锐科技有限公司 耐高压的efuse烧写单元、电路及烧写读取方法
CN115938436A (zh) * 2022-03-09 2023-04-07 中国科学院微电子研究所 一种存储电路以及存储阵列

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175261B1 (en) * 1999-01-07 2001-01-16 Texas Instruments Incorporated Fuse cell for on-chip trimming
US9479169B1 (en) * 2015-12-28 2016-10-25 Elite Semiconductor Memory Technology Inc. Control circuit applied in e-fuse system and related method
CN106782658A (zh) * 2016-11-08 2017-05-31 中国电子科技集团公司第四十七研究所 应用于FPGA电路的E‑fuse电路及数据读出方法
CN107992157A (zh) * 2017-12-14 2018-05-04 上海艾为电子技术股份有限公司 一种电熔丝状态读取电路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6175261B1 (en) * 1999-01-07 2001-01-16 Texas Instruments Incorporated Fuse cell for on-chip trimming
US9479169B1 (en) * 2015-12-28 2016-10-25 Elite Semiconductor Memory Technology Inc. Control circuit applied in e-fuse system and related method
CN106782658A (zh) * 2016-11-08 2017-05-31 中国电子科技集团公司第四十七研究所 应用于FPGA电路的E‑fuse电路及数据读出方法
CN107992157A (zh) * 2017-12-14 2018-05-04 上海艾为电子技术股份有限公司 一种电熔丝状态读取电路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114373497A (zh) * 2022-01-10 2022-04-19 北京昂瑞微电子技术股份有限公司 熔丝烧录电路
CN115938436A (zh) * 2022-03-09 2023-04-07 中国科学院微电子研究所 一种存储电路以及存储阵列
CN115938436B (zh) * 2022-03-09 2023-09-15 中国科学院微电子研究所 一种存储电路以及存储阵列
CN114826232A (zh) * 2022-06-28 2022-07-29 南京燧锐科技有限公司 耐高压的efuse烧写单元、电路及烧写读取方法

Similar Documents

Publication Publication Date Title
CN112003606A (zh) 一种E-fuse烧写及读取电路
US7710813B1 (en) Electronic fuse array
JP4624516B2 (ja) ヒューズ検出回路およびその集積回路メモリ
US7724600B1 (en) Electronic fuse programming current generator with on-chip reference
US8094499B2 (en) Method using a one-time programmable memory cell
Park et al. Design of an eFuse OTP memory of 8 bits based on a 0.35 µm BCD process
US7715219B2 (en) Non-volatile programmable memory cell and memory array
US7414902B2 (en) Semiconductor memory device with information loss self-detect capability
US20080030260A1 (en) Design structure for improving sensing margin of electrically programmable fuses
US7986024B2 (en) Fuse sensing scheme
JP4886353B2 (ja) 抵抗変化型ヒューズ回路
JP2006236511A (ja) 半導体集積回路装置
CN112582013A (zh) 反熔丝存储单元电路、阵列电路及其读写方法
KR101210286B1 (ko) 오티피(ｏｔｐ) 메모리의 읽기 회로
US8159894B2 (en) One time programmable memory
CN210271793U (zh) 反熔丝存储单元电路及阵列电路
CN117292733A (zh) 一种efuse读写电路
US7482854B2 (en) E-fuse circuit using leakage current path of transistor
CN114078548A (zh) 可编程存储器
TWI793970B (zh) 反熔絲裝置
Jang et al. Design of an 8 bit differential paired eFuse OTP memory IP reducing sensing resistance
US11177010B1 (en) Bitcell for data redundancy
CN107293328B (zh) 一种采用电流编程的电子可编程熔丝电路结构
JP2008071819A (ja) 半導体記憶装置
US20140028381A1 (en) High speed low power fuse circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination