CN111989636A - 用于大型的传感器阵列的偏置生成和分发 - Google Patents

Abstract

在某些方面，偏置生成电路包括偏置电压生成器。该偏置电压生成器具有：主NMOS晶体管，其使得该主NMOS晶体管的漏极和栅极均耦合至第一端子，主电阻器，其具有第一主电阻器端子和第二主电阻器端子，其中该第一主电阻器端子耦合至该主NMOS晶体管的源极，以及主PMOS晶体管，其使得该主PMOS晶体管的源极耦合至该第二主电阻器端子以及该主PMOS晶体管的漏极和栅极均耦合至第二端子，其中该第二端子耦合至主接地。该偏置生成电路进一步包括耦合至该第一端子和该第二端子的传感器阵列。

Description

用于大型的传感器阵列的偏置生成和分发

背景

优先权要求

本专利申请要求于2018年4月20日提交的题为“BIAS GENERATION ANDDISTRIBUTION FOR A LARGE ARRAY OF SENSORS(用于大型的传感器阵列的偏置生成和分发)”的申请No.15/958,741的优先权，该申请被转让给本申请受让人并由此通过援引明确纳入于此。

领域

本公开的各方面涉及偏置生成和分发，尤其涉及用于大型的传感器阵列的减少偏置分发线的偏置生成和分发。

背景技术

当今智能手机和平板电脑带有大量传感器，以促进更好的用户体验，为app提供关于手机周围世界的增强信息，并提供稳健和增加的电池寿命。智能手机或平板电脑可以集成MEMS麦克风、图像传感器、加速度计、陀螺仪、大气压传感器、数字罗盘、光学接近性传感器、环境光传感器、湿度传感器、触摸传感器和指纹传感器。传感器是目的为检测事件或其环境中的变化并将此信息发送给其他电子设备(常常为处理器)的设备、模块或子系统。良好的传感器应当只对所测量的属性、而不对包括感测电路系统的该传感器自身的变化敏感。

大多数传感器需要将感测电路系统偏置在适当的电压或电流电平。为了具有良好的灵敏度，偏置电压或电流通常从具有低变化的源(诸如带隙参考)推导出。为了支持大量的传感器，需要大量的互连线来将偏置电流或电压从低变化源分发至诸传感器，这消耗了大量的布线资源并占用智能手机或平板电脑中的宝贵面积。对于触摸感测或指纹感测而言，此问题更为严重，触摸感测或指纹感测需要大型的点阵列，由此需要大型的传感器阵列。相应地，提供一种减少偏置分发线又提供可靠且稳定的偏置电流或电压的偏置生成和分发方案将是有益的。

概述

以下给出对一个或多个实现的简化概述以提供对此类实现的基本理解。此概述不是所有构想到的实现的详尽综览，并且既非旨在标识所有实现的关键或决定性要素亦非试图界定任何或所有实现的范围。本概述的唯一目的是要以简化形式给出与一个或多个实现相关的概念以作为稍后给出的更详细描述之序。

在一个方面，一种偏置生成电路包括偏置电压生成器。该偏置电压生成器具有：主NMOS晶体管，其使得该主NMOS晶体管的漏极和栅极均耦合至第一端子，主电阻器，其具有第一主电阻器端子和第二主电阻器端子，其中该第一主电阻器端子耦合至该主NMOS晶体管的源极，以及主PMOS晶体管，其使得该主PMOS晶体管的源极耦合至该第二主电阻器端子以及该主PMOS晶体管的漏极和栅极均耦合至第二端子，其中该第二端子耦合至主接地。该偏置生成电路进一步包括耦合至该第一端子和该第二端子的传感器阵列。

在另一方面，一种方法包括：提供电流源，以及通过偏置电压生成器在第一端子处生成第一偏置电压并在第二端子处生成第二偏置电压，该偏置电压生成器具有串联耦合的主PMOS晶体管、主NMOS晶体管和主电阻器。该主NMOS晶体管的漏极和栅极均耦合至该第一端子。该主电阻器的第一主电阻器端子耦合至该主NMOS晶体管的源极。该主PMOS晶体管的源极耦合至该主电阻的第二主电阻器端子，并且该主PMOS晶体管的漏极和栅极均耦合至该第二端子，其中该第二端子耦合至主接地。该方法进一步包括将该电流源的电流镜像到该偏置电压生成器，以及将传感器阵列耦合至该第一偏置电压和该第二偏置电压。

为了达成前述及相关目的，一个或多个实现包括在下文充分描述并在权利要求中特别指出的特征。以下说明和所附插图详细阐述了这一个或多个实现的某些解说性方面。但是，这些方面仅仅是指示了可采用各种实现的原理的各种方式中的若干种，并且所描述的实现旨在包括所有此类方面及其等效方案。

附图简述

图1解说了根据本公开的某些方面的用于大型的传感器阵列的示例偏置电流生成和分发方案。

图2解说了根据本公开的某些方面的用于大型的传感器阵列的示例性偏置电流生成和分发方案。

图3解说了根据本公开的某些方面的示例性偏置生成和分发方法。

详细描述

以下结合附图阐述的详细描述旨在作为各种方面的描述，而无意表示可实践本文中所描述的概念的仅有方面。本详细描述包括具体细节以旨在提供对各种概念的理解。然而，对于本领域技术人员将显而易见的是，没有这些具体细节也可以实践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以便避免湮没此类概念。

传感器为智能手机和平板电脑带来智能和意识。当今的移动设备中充斥着许多传感器系统，这些传感器系统产生关于运动、位置和我们周围的环境的原始数据。传感器电路系统通常从低变化源(例如带隙参考)推导出其偏置电流或电压。一些感测系统可能需要大量的感测点，由此需要大型的传感器阵列。例如，指纹感测系统可以包括80×180像素的阵列，这需要14,400个传感器。可能要求生成偏置电流或电压并将其分发至此类大型的传感器阵列。

图1解说了根据本公开的某些方面的用于大型的传感器阵列的示例偏置电流生成和分发方案。系统100包括主偏置生成电路150和感测电路阵列120。主偏置生成电路150包括具有电流I0的电流源154。电流I0通过PMOS晶体管152以及PMOS晶体管101、102、……、10n的阵列来被镜像，以生成n个偏置电流I1、I2、……、In。偏置电流I1、I2、……、In通过n条互连线被路由到感测电路阵列120(记为S1、S2、……、Sn)。互连线的数量n对应于感测电路阵列120中的感测电路的数量。对于具有14,400个传感器的指纹传感系统，需要14,400条互连线将偏置电流从主偏置生成电路150分发到感测电路阵列120。另外，感测电路阵列120可能远离主偏置生成电路150，结果导致主偏置生成电路150与感测电路阵列120之间的供电电压和接地变化，从而引起偏置电流I1、I2、……、In的变化。

图2解说了根据本公开的某些方面的用于大型的传感器阵列的示例性偏置电流生成和分发方案。系统200包括主偏置生成电路250和传感器阵列，每个传感器被记为220。像主偏置生成电路150一样，主偏置生成电路250也包括电流源254。电流源254可以为带隙参考或其他电路。

取代直接在主偏置生成电路中生成n个偏置电流的是，主偏置生成电路250包括偏置电压生成器210，该偏置电压生成器210具有主PMOS晶体管214、主NMOS晶体管216和主电阻器218以生成两个偏置电压：N偏置端子264处的N偏置电压Vgnb以及P偏置端子266处的P偏置电压Vgpb。主NMOS晶体管216、主电阻器218和主PMOS晶体管214串联耦合。也就是说，主NMOS晶体管216的源极耦合至主电阻器218的第一主电阻器端子。主电阻器218的第二主电阻器端子耦合至主PMOS晶体管214的源极。主PMOS晶体管214的漏极耦合至主接地。主NMOS晶体管216的漏极耦合至来自第二主PMOS晶体管212的电流。N偏置端子264耦合至主NMOS晶体管216的栅极和漏极。P偏置端子266耦合至主PMOS晶体管214的栅极和漏极。

主偏置生成电路250还包括由PMOS晶体管对252和212形成的主电流镜，该主电流镜将来自电流源254的电流镜像至偏置电压生成器210。电流源254、主电流镜PMOS晶体管对252和212以及偏置电压生成器210可以紧密地放置并共享相同的主供电电压和主接地。其间由主供电电压或主接地波动引起的变化因此很低。

系统200进一步包括传感器阵列220。每个传感器220包括局部偏置副本230。局部偏置副本230耦合至N偏置电压Vgnb和P偏置电压Vgpb，并生成局部偏置电流。像偏置电压生成器210一样，局部偏置副本230包括局部PMOS晶体管234、局部NMOS晶体管236和局部电阻器238。局部NMOS晶体管236、局部电阻器238和局部PMOS晶体管234串联耦合。也就是说，局部NMOS晶体管236的源极耦合至局部电阻器238的第一局部电阻器端子。局部电阻器238的第二局部电阻器端子耦合至局部PMOS晶体管234的源极。局部PMOS晶体管234的漏极耦合至局部接地。N偏置端子264耦合至局部NMOS晶体管236的栅极以将N偏置电压Vgnb提供给局部NMOS晶体管236。P偏置端子266耦合至局部PMOS晶体管234的栅极以将P偏置电压Vgpb提供给局部PMOS晶体管234。

局部偏置复本230生成偏置电流，该偏置电流被由PMOS晶体管对232和222形成的局部电流镜所镜像。局部电流镜在局部偏置端子226处耦合至局部偏置复本230。局部偏置端子226耦合至PMOS晶体管对232和222两者的栅极。局部偏置端子226也耦合至局部NMOS晶体管236的漏极。所镜像的电流随后将偏置提供给每个传感器220中的感测电路系统224。局部电流镜PMOS晶体管对232和222耦合至局部供电电压。

每个传感器220的局部供电电压可以与主供电电压电耦合。同样，每个传感器220的局部接地电压可以与主接地电耦合。理想地，当每个传感器220的局部供电电压被电耦合至主供电电压时，它们的电压电平在操作期间应当是相同的。类似地，当每个传感器220的局部接地被电耦合至主接地时，它们的电压电平在操作期间应当是相同的。然而，传感器阵列220可能远离主偏置生成电路250。例如，主偏置生成电路250可以在传感器阵列220的外围。对于大型的传感器阵列(诸如触摸传感器系统或指纹传感器系统)而言，主偏置生成电路250可以远离传感器阵列220中的一些感测电路。由于IR降、功率闪变和/或功率波动，主供电电压和局部供电电压或主接地和局部接地的电压电平可能并不总是相同的。尽管如此，流过偏置电压生成器210或局部偏置副本230的电流由于其差分偏置结构而基本上独立于接地或供电电压跨传感器阵列220的梯度或波动。它们的电流主要分别由跨主电阻器218和局部电阻器238的电压来决定。电流由此不那么受制于供电电压或接地的变化。

主电阻器218和局部电阻器238被放置在相应的偏置电压生成器210和局部偏置复本230中以使差分偏置器件退化。例如，主电阻器218使主差分晶体管即主NMOS晶体管216和主PMOS晶体管214退化。局部电阻器238使局部差分晶体管即局部NMOS晶体管236和局部PMOS晶体管234退化。退化电阻器即主电阻器218和局部电阻器238的使用缓解了晶体管失配、供电电压梯度或波动、和/或接地电压梯度或波动。

每个局部偏置副本230的局部电阻器238的电阻可被优化以改善失配、降低功耗、和/或节省面积。类似地，用于每个局部偏置副本230的晶体管即局部NMOS晶体管236和局部PMOS晶体管234的尺寸可被优化以改善失配、降低功耗、和/或节省面积。局部电阻器238和主电阻器218的电阻值的大小可被不同地设定。例如，局部电阻器238的电阻的大小可被设定为主电阻器218的电阻的k倍，其中k为正数。对应地，流过局部电阻器238的电流的大小被设定为基本上(在工艺、温度、电压和/或其他变化内)是流过主电阻器218的电流的1/k倍。相应地，局部NMOS晶体管236的沟道宽度和沟道长度之比(W/L)的大小被设定为基本上(在工艺、温度、电压和/或其他变化内)是主NMOS晶体管216的沟道宽度和沟道长度之比(W/L)的1/k倍，并且局部PMOS晶体管234的沟道宽度和沟道长度之比(W/L)的大小被设定为基本上(在工艺、温度、电压和/或其他变化内)是主PMOS晶体管214的沟道宽度和沟道长度之比(W/L)的1/k倍。一般地，为了较佳的工艺匹配，PMOS晶体管214和234的沟道长度将被选择为相同，NMOS晶体管216和236的沟道长度也是如此。沟道宽度和沟道长度之比(W/L)因此主要由沟道宽度来决定。也就是说，当沟道长度相同时，主NMOS晶体管216的沟道宽度的大小被设定为局部NMOS晶体管236的沟道宽度的k倍；并且主PMOS晶体管214的沟道宽度的大小被设定为局部PMOS晶体管234沟道宽度的k倍。通过对局部偏置复本230的器件尺寸的大小作出不同于偏置电压生成器210的设定，失配得以改善，功耗得以减小，并且局部偏置复本230的总面积被减小。k的值可以小于或大于1。k的值典型地可以为大约10。

传感器阵列220中的每个传感器的每个局部偏置副本230或每个局部电流镜可以具有相同的结构。每个局部偏置副本230和局部电流镜中的晶体管和电阻器大小可以相同或者可以不同。例如，对于指纹传感器系统中的每个感测电路，可以为每个局部偏置副本和局部电流镜选取相同的设计，包括相同的器件尺寸。然而，设计成用于触摸感测系统的局部偏置副本230的器件尺寸可以不同于设计成用于指纹感测系统的局部偏置副本230的器件尺寸。

如图2中所解说的，仅需要2条互连线来将偏置信号分发到传感器阵列220，一条用于N偏置电压并且一条用于P偏置电压，而不论传感器阵列220中的传感器数量如何。显著资源节省由此得以达成。

图3解说了根据本公开的某些方面的示例性偏置生成和分发方法。在302，提供电流源(例如，电流源154或254)。该电流源可以为带隙参考或其他电路。

在304，由偏置电压生成器(例如，偏置电压生成器210)来生成N偏置电压和P偏置电压。该偏置电压生成器包括串联耦合的主NMOS晶体管、主电阻器和主PMOS晶体管。可能需要主电流镜将电流源耦合至该偏置电压生成器。可在N偏置端子处提供N偏置电压，并且可在P偏置端子处提供P偏置电压。该主NMOS晶体管的漏极和栅极均耦合至该N偏置端子。第一主电阻器端子耦合至该主NMOS晶体管的源极，并且第二主电阻器端子耦合至该主PMOS晶体管的源极。该主PMOS晶体管的漏极和栅极均耦合至该P偏置端子。该P偏置端子耦合至主接地。

在306，该N偏置电压和该P偏置电压耦合至传感器阵列(例如，传感器阵列220)，以由该传感器阵列中的每个传感器中的局部偏置复本(例如，局部偏置复本230)来生成偏置电流。每个局部偏置复本耦合至该N偏置端子和该P偏置端子。每个局部偏置复本包括串联耦合的局部NMOS晶体管、局部电阻器和局部PMOS晶体管。该局部NMOS晶体管的漏极耦合至局部偏置端子。该局部电阻器的第一局部电阻器端子耦合至该局部NMOS晶体管的源极，并且该局部电阻器的第二局部电阻器端子耦合至该局部PMOS晶体管的源极。该局部PMOS晶体管的栅极耦合至该P偏置端子，并且该局部PMOS晶体管的漏极耦合至局部接地。该局部NMOS晶体管的栅极耦合至该N偏置端子。

该传感器阵列中的每个传感器进一步包括局部电流镜，其镜像该局部偏置复本的电流并将偏置电流提供给该传感器阵列的对应传感器中的感测电路。该局部电流镜通过局部NMOS晶体管的漏极来耦合至局部偏置复本。

局部接地和主接地可以通过接地互连电耦合。同样，局部供电电压和主供电电压可以通过供电电压互连电耦合。

局部NMOS晶体管、局部PMOS晶体管和局部电阻器的大小可被优化地设定以改善失配、功耗、和/或芯片面积。局部电阻器具有约为主电阻器的电阻值的k倍的电阻值，其中k可以为任何正数。良好的数可以为大约10。对应于局部电阻器与主电阻器的电阻值比，主NMOS晶体管可以具有与局部NMOS晶体管相同的沟道长度，但主NMOS晶体管具有基本上(在工艺、温度、电压和/或其他变化内)是局部NMOS晶体管的宽度的k倍的宽度，并且主PMOS晶体管可以具有与局部PMOS晶体管相同的沟道长度，但主PMOS晶体管具有基本上(在工艺、温度、电压和/或其他变化内)是局部PMOS晶体管的宽度的k倍的宽度。

提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的最广范围。

Claims (25)

1.一种偏置生成电路，包括：

偏置电压生成器，其包括：

主NMOS晶体管，其使得所述主NMOS晶体管的漏极和栅极均耦合至第一端子；

主电阻器，其具有第一主电阻器端子和第二主电阻器端子，其中所述第一主电阻器端子耦合至所述主NMOS晶体管的源极；以及

主PMOS晶体管，其使得所述主PMOS晶体管的源极耦合至所述第二主电阻器端子以及所述主PMOS晶体管的漏极和栅极均耦合至第二端子，其中所述第二端子耦合至主接地；以及

耦合至所述第一端子和所述第二端子的传感器阵列。

2.如权利要求1所述的偏置生成电路，其中所述偏置电压生成器被配置成在所述第一端子处生成第一偏置电压并在所述第二端子处生成第二偏置电压。

3.如权利要求1所述的偏置生成电路，进一步包括：耦合至所述偏置电压生成器的主电流镜，其中所述主电流镜包括镜像来自电流源的电流的第二主PMOS晶体管，其中所述第二主PMOS晶体管被配置成使得所述第二主PMOS晶体管的源极耦合至主供电电压、所述第二主PMOS晶体管的栅极耦合至所述电流源、以及所述第二主PMOS晶体管的漏极耦合至所述第一端子。

4.如权利要求1所述的偏置生成电路，其中所述传感器阵列中的每个传感器包括耦合至所述第一端子和所述第二端子的局部偏置副本。

5.如权利要求4所述的偏置生成电路，其中所述局部偏置副本包括：

局部NMOS晶体管，其使得所述局部NMOS晶体管的栅极耦合至所述第一端子；

局部电阻器，其具有第一局部电阻器端子和第二局部电阻器端子，其中所述第一局部电阻器端子耦合至所述局部NMOS晶体管的源极；以及

局部PMOS晶体管，其使得所述局部PMOS晶体管的源极耦合至所述第二局部电阻器端子、所述局部PMOS晶体管的栅极耦合至所述第二端子、以及所述局部PMOS晶体管的漏极耦合至局部接地。

6.如权利要求5所述的偏置生成电路，其中所述传感器阵列中的每个传感器进一步包括镜像所述局部偏置副本的电流的局部电流镜。

7.如权利要求6所述的偏置生成电路，其中所述局部电流镜被配置成将偏置电流提供给感测电路。

8.如权利要求6所述的偏置生成电路，其中所述局部电流镜包括第二局部PMOS晶体管，其使得所述第二局部PMOS晶体管的源极耦合至局部供电电压、以及所述第二局部PMOS晶体管的栅极和漏极均耦合至所述局部NMOS晶体管的漏极。

9.如权利要求5所述的偏置生成电路，其中所述局部接地和所述主接地被配置成通过接地互连来电耦合。

10.如权利要求5所述的偏置生成电路，其中所述局部电阻器具有为所述主电阻器的电阻值的约k倍的电阻值，其中k为正数。

11.如权利要求10所述的偏置生成电路，其中所述局部NMOS晶体管和所述局部PMOS晶体管的大小被设定以镜像出基本上为流过所述偏置电压生成器的电流的1/k倍的电流。

12.如权利要求11所述的偏置生成电路，其中所述主NMOS晶体管具有与所述局部NMOS晶体管相同的沟道长度，并且其中所述主NMOS晶体管具有基本上为所述局部NMOS晶体管的宽度的k倍的宽度。

13.如权利要求11所述的偏置生成电路，其中所述主PMOS晶体管具有与所述局部PMOS晶体管相同的沟道长度，并且其中所述主PMOS晶体管具有基本上为所述局部PMOS晶体管的宽度的k倍的宽度。

14.如权利要求4所述的偏置生成电路，其中用于所述传感器阵列中的每个传感器的所述局部偏置副本基本上相同。

15.如权利要求1所述的偏置生成电路，其中所述传感器阵列是指纹传感器或触摸传感器的阵列。

16.如权利要求1所述的偏置生成电路，其中所述偏置电压生成器位于所述传感器阵列的外围。

17.一种方法，包括：

提供电流源；

由偏置电压生成器在第一端子处生成第一偏置电压并在第二端子处生成第二偏置电压，所述偏置电压生成器具有串联耦合的主PMOS晶体管、主NMOS晶体管和主电阻器，其中：

所述主NMOS晶体管的漏极和栅极均耦合至所述第一端子；

所述主电阻器的第一主电阻器端子耦合至所述主NMOS晶体管的源极；并且

所述主PMOS的源极耦合至所述主电阻器的第二主电阻器端子，并且所述主PMOS晶体管的漏极和栅极均耦合至所述第二端子，其中所述第二端子耦合至主接地；

将所述电流源的电流镜像到所述偏置电压生成器；以及

将传感器阵列耦合至所述第一偏置电压和所述第二偏置电压。

18.如权利要求17所述的方法，其中所述传感器阵列中的每个传感器包括耦合至所述第一端子和所述第二端子的局部偏置副本。

19.如权利要求18所述的方法，其中所述局部偏置副本包括：

局部NMOS晶体管，其使得所述局部NMOS晶体管的栅极耦合至所述第一端子；

局部电阻器，其具有第一局部电阻器端子和第二局部电阻器端子，其中所述第一局部电阻器端子耦合至所述局部NMOS晶体管的源极；以及

局部PMOS晶体管，其使得所述局部PMOS晶体管的源极耦合至所述第二局部电阻器端子、所述局部PMOS晶体管的栅极耦合至所述第二端子、以及所述局部PMOS晶体管的漏极耦合至局部接地。

20.如权利要求19所述的方法，其中所述局部接地和所述主接地被配置成通过接地互连来电耦合。

21.如权利要求19所述的方法，其中所述局部电阻器具有为所述主电阻器的电阻值的k倍的电阻值，其中k为正数。

22.如权利要求21所述的方法，其中所述主NMOS晶体管具有与所述局部NMOS晶体管相同的沟道长度，并且其中所述主NMOS晶体管具有基本上为所述局部NMOS晶体管的宽度的k倍的宽度。

23.如权利要求18所述的方法，其中所述传感器阵列中的每个传感器进一步包括镜像所述局部偏置副本的电流的局部电流镜。

24.如权利要求23所述的方法，其中所述局部电流镜被配置成将偏置电流提供给感测电路。

25.如权利要求17所述的方法，其中所述传感器阵列是指纹传感器或触摸传感器的阵列。

Images